CN110364414A - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN110364414A
CN110364414A CN201910193342.2A CN201910193342A CN110364414A CN 110364414 A CN110364414 A CN 110364414A CN 201910193342 A CN201910193342 A CN 201910193342A CN 110364414 A CN110364414 A CN 110364414A
Authority
CN
China
Prior art keywords
region
semiconductor device
chip
semiconductor
containing layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910193342.2A
Other languages
English (en)
Inventor
宫本佳典
冈部德太郎
鹿儿岛优也
东谷圭介
尾崎千明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Chemical Co
Nichia Corp
Original Assignee
Japan Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Chemical Co filed Critical Japan Chemical Co
Publication of CN110364414A publication Critical patent/CN110364414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种能够提高生产率的半导体装置的制造方法以及半导体装置。根据实施方式，半导体装置的制造方法包括：准备具有上表面且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；和第2区域，以包围所述第1区域的方式设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及在所述上表面形成具有含Al层的半导体层的工序，所述含Al层包含AlzGa1‑zN(0.03≤z≤0.15)。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及半导体装置的制造方法以及半导体装置。
背景技术
在发光元件等半导体装置中，例如，半导体层生长在蓝宝石基板等晶片之上。有时半导体层上会产生裂纹，使成品率下降。需要提高生产率。
现有技术文献
专利文献
专利文献1：国际公开第2011/161975号
发明内容
发明欲解决的技术问题
本发明提供一种能够提高生产率的半导体装置的制造方法以及半导体装置。
用于解决问题的技术手段
根据本发明的一个方面，半导体装置的制造方法具有：准备具有上表面且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；和第2区域，以包围所述第1区域的方式设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
根据本发明的另一个方面，半导体装置的制造方法具有：准备具有上表面且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；第3区域，设置在所述第1区域的周围；和槽，在所述第1区域与所述第3区域之间以包围所述第1区域的方式设置，所述槽的深度为2μm以上；以及在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
根据本发明的另一个方面，半导体装置包括：晶片，是具有上表面且含有蓝宝石的晶片，所述上表面包括：第1区域；第2区域，以包围所述第1区域的方式设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及半导体层，设置在所述上表面并且具有含有AlzGa1-zN(0.03≤z≤0.15)的含Al层。
根据本发明的另一个方面，半导体装置包括：晶片，是具有上表面且含有蓝宝石的晶片，所述上表面包括：第1区域；第3区域，设置在所述第1区域的周围；和槽，在所述第1区域与所述第3区域之间以包围所述第1区域的方式设置，所述槽的深度为2μm以上；以及半导体层，设置在所述上表面并且具有包含AlzGa1-zN(0.03≤z≤0.15)的含Al层。
发明效果
根据本发明的一个方面，提供一种能够提高生产率的半导体装置的制造方法以及半导体装置。
附图说明
图1是示例实施方式涉及的半导体装置的制造方法的流程图。
图2是示例实施方式涉及的半导体装置的制造方法中使用的晶片的示意性剖面图。
图3是示例实施方式涉及的半导体装置的制造方法中使用的晶片的示意性剖面图。
图4是示例实施方式涉及的半导体装置的制造方法的一部分的示意性剖面图。
图5是示例实施方式涉及的半导体装置的制造方法的一部分的示意性剖面图。
图6是示例实施方式涉及的半导体装置的示意性剖面图。
图7是示例实施方式涉及的半导体装置的制造方法中使用的其他晶片的示意图。
图8是示例实施方式涉及的半导体装置的制造方法中使用的其他晶片的示意图。
图9是示例实施方式涉及的半导体装置的制造方法中使用的晶片的图表。
图10是示例实施方式涉及的半导体装置的制造方法中使用的晶片的图表。
图11是示例实施方式涉及的半导体装置的制造方法中使用的晶片的图表。
图12是示例与实施方式涉及的半导体装置的制造方法相关的试验结果的图表。
符号说明
10…上表面、
10B…下表面、
10E…外缘、
11…第1区域、
12…第2区域、
12S…高低差部、
12a…内侧端部、
12b…外侧端部、
12c…内侧端部、
12d…外侧端部、
12T…槽、
13…第3区域、
15…斜面部、
16…外端、
17…定向平面、
20…半导体层、
20X…裂纹、
21～23…第1～第3半导体区域、
31…第1半导体膜、
31a…第1膜、
31b…第2膜、
31c…第3膜、
32…第2半导体膜、
33…发光层、
33a…分隔膜、
33b…阱膜、
35…含Al层、
50、51…晶片、
50c…中心、
110…半导体装置、
AR1、AR2…箭头、
d1…高低差、
dT…深度、
t1、t2…厚度、
w11、w12、wT…宽
具体实施方式
以下，参照附图，对本发明的各实施方式进行说明。
需要说明的是，附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实际尺寸相同。另外，即使表示相同部分，在附图中，有时彼此的尺寸、比率也不同。
需要说明的是，在本申请说明书中，关于已经出现过的图，对于与前述相同的要素标注相同符号，并适当省略其详细说明。
(第1实施方式)
图1是示例实施方式涉及的半导体装置的制造方法的流程图。
如图1所示，实施方式涉及的半导体装置的制造方法包括：准备晶片的工序(步骤S110)以及形成半导体层的工序(步骤S120)。以下，对晶片的例子进行说明。
图2和图3是示例实施方式涉及的半导体装置的制造方法中使用的晶片的示意性剖面图。
图2是图3的II-II线剖面图。图3是从图2的箭头AR1观察到的俯视图。
如图2所示，晶片50具有：上表面10(例如第1面)和下表面10B(例如第2面)。例如，将与上表面10垂直的方向作为Z轴方向。将与Z轴方向垂直的一个方向作为X轴方向。将与Z轴方向和X轴方向垂直的方向作为Y轴方向。上表面10和下表面10B沿着X-Y平面。
晶片50作为用于使半导体层生长的基板而发挥作用。晶片50例如是蓝宝石基板。晶片50例如含有蓝宝石。在一个例子中，上表面10实质上沿着蓝宝石的c面。当“上表面10实质上沿着蓝宝石的c面”时，例如，上表面10与蓝宝石的c面之间的角度为5度以下。上表面10也可以相对c面倾斜。
晶片50的外端16是晶片50中位于最外侧的区域。晶片50的外端16例如与X-Y平面交叉。在晶片50中，在外端16的附近设有斜面部15。斜面部15的表面相对于X-Y平面(例如第1区域11)倾斜。斜面部15的厚度(沿Z轴方向的长度)在从外端16向内侧的方向增大。
在实施方式中，上表面10是除了斜面部15以外的部分。例如，在X-Y平面中，在上表面10的周围设置斜面部15。
如图3所示，晶片50的外端16例如是大致圆形。在晶片50的一部分设置有定向平面17。如图3所示，在外端16的内侧，设置环状的斜面部15。在其内侧，设置上表面10。上表面10的外缘10E与斜面部15连续地设置。外缘10E例如除了与定向平面17对应的部分以外，是大致圆形。
如图2和图3所示，上表面10包含第1区域11和第2区域12。第1区域11包含晶片50的中心50c(参照图3)。第1区域11是位于晶片50内侧的内侧区域。
如图3所示，第2区域12设置在第1区域11的周围。例如，第2区域12被设置为包围第1区域11。第2区域12是外周区域。
如图2所示，例如，第1区域11和第2区域12彼此实质上平行。例如，第1区域11和第2区域12沿着X-Y平面。在“第1区域11和第2区域12彼此实质上平行”时，例如，包括第1区域11的平面与第2区域12之间的角度的绝对值是5度以下。
第2区域12被设置在比第1区域11高或者比第1区域11低的位置。在图2示出的例子中，以第1区域11为标准，第2区域12设置在低的位置。例如，包括下表面10B的平面与第1区域11之间的沿着Z轴方向的距离(第1距离)比包括下表面10B的平面与第2区域12之间的沿着Z轴方向的距离(第2距离)长。
第1区域11的高度(Z轴方向上的位置)与第2区域12的高度(Z轴方向上的位置)之差(高低差d1)是2μm以上。高低差d1是沿着Z轴方向的长度。高低差d1对应于包括第1区域11的平面与第2区域12沿着Z轴方向的距离。第1距离与第2距离之差与高低差d1对应。
在该例子中，在第1区域11与第2区域12之间设置有高低差部12S。高低差部12S的高度(或者深度)与高低差d1对应。在一个例子中，上表面10包括：第1区域11、第2区域12和高低差部12S。
第2区域12具有内侧端部12a。内侧端部12a是第1区域11侧的端。在该例子中，第2区域12的外侧端部12b位于与上表面10的外缘10E相同的部分。在第2区域12中，将内侧端部12a与外缘10E之间的距离作为第2区域12的宽w12。宽w12对应于内侧端部12a与外缘10E之间沿着穿过晶片50的中心50c(参照图3)的直线的距离。在将晶片50的俯视形状假想为圆形状时，晶片50的中心50c是晶片50的中心。
第1区域11的宽w11与第1区域11的沿着穿过晶片50的中心50c的直线的长度对应。宽w12小于宽w11。宽w12例如是2.0mm以上且10mm以下，宽w11例如是5mm以上且300mm以下。
上述第2区域12例如能够通过在原始晶片的上表面形成掩模，并且利用第1湿式蚀刻除去晶片上表面的未被掩模覆盖的一部分，来形成。掩模覆盖上述的原始晶片的上表面中构成第1区域11的部分，并且使构成第2区域12的部分露出。进一步地，在第1湿式蚀刻之后，也可以进行第2湿式蚀刻。在第2湿式蚀刻中，将在第1湿式蚀刻时形成的掩模除去，对晶片50的表面进行处理。在由此得到的第1区域11的表面以及第2区域12的表面(底面)，除去掩模的残渣等。这些表面变得更平坦。第2湿式蚀刻中对晶片的蚀刻速率比第1湿式蚀刻中对晶片的蚀刻速率低。掩模例如可以使用含有SiO2的材料。
在具有这样的第1区域11和第2区域12的晶片50的上表面10形成半导体层20(步骤S120(参照图1))。以下，对形成半导体层20的例子进行说明。
图4和图5是示出实施方式涉及的半导体装置的制造方法的一部分的示意性剖面图。
图5放大地示出图4的一部分。
如图4和图5所示，在晶片50的上表面10形成半导体层20。半导体层20可以通过MOCVD(metal organic chemical vapor deposition，金属有机气相沉积)等来形成。成为半导体层20的晶体是外延生长的。
半导体层20包括：第1半导体区域21和第2半导体区域22。第1半导体区域21设置在上表面10的第1区域11。第2半导体区域22设置在上表面10的第2区域12。
如图5所示，在第1区域11与第2区域12之间设置有高低差(高度的差异)。因此，第1半导体区域21和第2半导体区域22是不连续的。因此，即使在第2半导体区域22产生了裂纹20X的情况下，也能够抑制在第2半导体区域22产生的裂纹20X向第1半导体区域21延伸。其结果，能够抑制由于半导体层20的第1半导体区域21中的裂纹而引起的品质不良。根据实施方式，能够提高生产率。在图5中，裂纹20X在半导体层20的厚度方向延伸。在实施方式中，裂纹20X的延伸方向是任意的。例如，半导体层20中产生的裂纹20X有时在图4所示的X轴方向延伸。
对于晶片50的上表面10，存在不设置第2区域12的第1参考例。在第1参考例中，上表面10只具有一个高度。可知在这种情况下，在半导体层20中，如果在斜面部15的附近区域产生裂纹20X，则以该裂纹20X为起点的裂纹容易向内侧区域延伸。在第1参考例中，可以认为，裂纹20X容易从斜面部15的附近区域向内侧区域延伸是因为半导体层20在斜面部15的附近区域和内侧区域是连续的。
与此相对，在实施方式中，利用第1区域11与第2区域12之间的高低差(高度的差异)，在这些区域上通过晶体生长成的第1半导体区域21和第2半导体区域22是不连续的。因此，即使在第2半导体区域22产生了裂纹20X，也能够抑制裂纹20X向第1半导体区域21延伸。
例如，在形成半导体层20之后的检查中，发现实施方式中的不合格率可以是上述第1参考例的不合格率的0.4倍以下。
如图4和图5所示，在该例子中，在晶片50的高低差部12S形成有第3半导体区域23。例如，在上表面10沿着蓝宝石的c面的情况下，第1区域11和第2区域12的面方位彼此是实质上相同的蓝宝石的c面。与此相对，高低差部12S表面的面方位与第1区域11和第2区域12的面方位不同。因此，可以认为在第3半导体区域23中，半导体层20实质上不外延生长。在上表面10中，主要是在第1区域11和第2区域12，半导体层20外延生长。在形成有第3半导体区域23的情况下，第1半导体区域21与第2半导体区域22之间的不连续性进一步提高。因此，能够进一步抑制第2半导体区域22的裂纹20X向第1半导体区域21延伸。基于此，能够提高生产率。
根据发明人的研究发现，在晶片50的外周部(例如，斜面部15的附近)，容易在半导体层20产生异常。例如，发现半导体层20在晶片50的外周部生长的厚度容易变得比在内侧部生长的半导体层20的厚度厚。而且，对于在晶片50的外周部生长的半导体层20，容易产生裂纹20X。并且发现，这样的倾向在生长的半导体层20为含Al的氮化物半导体的情况下非常显著。
例如，如图5所示，在第1区域11上生长成的第1半导体区域21的厚度t1在第1半导体区域21中实质上恒定。与此相对，在第2区域12上生长成的第2半导体区域22的厚度t2具有比厚度t1厚的倾向。而且，第2半导体区域22的厚度t2具有在从内侧区域(第1半导体区域21)向外端16的方向上扩大的倾向。进一步地，在第2半导体区域22，裂纹20X比在第1半导体区域21显著地容易发生。这样的第2半导体区域22中的特异状态可以认为例如是受到半导体层20在晶片50的外端16附近非预期生长的影响。
在实施方式涉及的晶片50中，在晶片50的上表面10设置第1区域11和第2区域12。在这些区域之间，设置高低差。基于此，即使在形成的半导体层20为含有Al的氮化物半导体的情况下，也能够有效地抑制在第2半导体区域22产生的裂纹20X向第1半导体区域21延伸。根据实施方式，能够提供可提高生产率的半导体装置的制造方法。
在第2区域12形成的第2半导体区域22是在形成半导体层20之后被除去而废弃的部分。在第1区域11形成的第1半导体区域21被用作半导体装置。如果第2半导体区域22的面积过大，则由一个晶片50得到的半导体装置的数量减少，生产率下降。因此，在能够抑制裂纹20X延伸的范围内，优选第2半导体区域22的宽度小。
根据发明人的研究发现，在晶片50的外周部上生长的半导体层20中，容易产生裂纹20X的区域的宽度(与斜面部15的距离)约为10mm以下。
在实施方式中，第2区域12的宽w12优选为2.0mm以上且10mm以下。通过使宽w12为2.0mm以上，从而在第1半导体区域21中，稳定地得到不易产生裂纹20X的效果。而且，即使在第2半导体区域22产生了裂纹20X，也能够利用高低差有效地抑制在第2半导体区域22产生的裂纹20X向第1半导体区域21延伸。通过将宽w12设定为10mm以下，从而能够减小不用作半导体装置的第2区域12。能够增加有效的第1区域11的面积，得到高的生产率。
如图2所示，在该例子中，第2区域12到达上表面10的外缘10E。例如，第2区域12在从第2区域12的内侧端部12a到外缘10E之间连续地设置。第2区域12沿着X-Y平面。在这样的第2区域12中，例如，得到与第1区域11类似的晶体。基于此，在第2区域12上，能够在半导体层20有效地生长，能够使发生了非预期生长的半导体层集中在所形成的第2半导体区域22。
例如，在硅基板的外周部分(斜面部15的附近区域)中，存在实施粗面加工的第2参考例。通过粗面加工，设置细微的凹凸。在第2参考例中，外周区域的表面的算术平均粗糙度Ra设定得比内侧部分(与第1区域11对应)的表面的算术平均粗糙度Ra大。外周区域中的算术平均粗糙度Ra例如约为230nm，内侧部分的算术平均粗糙度Ra例如约为2.1nm。在这样的第2参考例中，在外周部分(斜面部15的附近区域)生长的半导体层20成为多晶体。一般情况下，在氮化物半导体形成在硅基板之上时，由于热膨胀系数和晶格常数之差而导致在晶片端部容易产生裂纹。利用粗面加工，能够抑制这样的裂纹。
也可以考虑将第2参考例这样的粗面加工形成在蓝宝石基板。在这种情况下，利用粗面加工，在外周部分，多晶体生长。另一方面，在内周部分，实质上，单晶体生长。这样，在第2参考例中，在内周部分与外周部分，生长的膜的特性非常不同。因此，例如，由于粗面加工的原因，在内侧部分上生长的半导体层20之中，在靠近外周部分的区域与中心区域之间，半导体层20的特性容易不同。因此，在第2参考例中，对于内周部分的半导体层20而言，容易导致均匀性不够。
与此相对，在实施方式中，第2区域12的表面除了高度以外，例如与第1区域11的表面相同。因此，由于设置第2区域12而导致的对形成在第1区域11的第1半导体区域21的影响实质上不存在。在第1半导体区域21，能够容易得到均匀的特性。
进一步地，在晶片50的上表面10形成有半导体层20之后，在半导体层20形成电极等。然后，有时除去晶片50。该除去例如通过LLO(laser lift-off)处理等进行。在上述的第2参考例的情况下，由于在斜面部15的附近区域实施粗面加工，因此，LLO处理中照射的激光在粗面加工的部分(凹凸)发生散射，难以聚光。因此，在第2参考例中，难以高效地实施LLO处理。
与此相对，在实施方式中，第2区域12表面的平坦性高。因此，在LLO处理中，能够抑制激光在第2区域12散射。在实施方式中，能够高效地实施LLO处理。
在实施方式中，第2区域12的算术平均粗糙度Ra例如也可以与第1区域11的算术平均粗糙度Ra相同。
例如，第1区域11的算术平均粗糙度Ra为0.05nm以上且0.3nm以下，优选为0.1nm以上且0.2nm以下。第2区域12的算术平均粗糙度Ra为0.05nm以上且0.3nm以下，优选为0.1nm以上且0.2nm以下。
如以上说的那样，在半导体层20含有Al的情况下，在晶片50的外周部(例如，斜面部15的附近)，在半导体层20容易产生非预期的状态(例如，厚度异常以及裂纹20X的集中产生)。这样的现象在半导体层20在Al的组成比高(例如具有含AlGaN的层)的情况下特别显著。如果使Al的组成比高的AlGaN生长，则例如存在Al在晶片50的外周区域的浓度(组成比)比Al在晶片50的内侧区域的浓度高的倾向。由此也可以推测，在晶片50的外周区域，AlGaN发生异常，发生非预期生长。在这样的情况下，利用实施方式涉及的第2区域12，能够有效地抑制裂纹20X延伸。例如，能够抑制产生从晶片50外周部向内周部的裂纹20X。基于此，能够成品率良好地制造半导体装置(例如发光装置)。
在实施方式中，第2区域12优选位于比第1区域11低的位置。例如，在半导体层20形成在晶片50的上表面10时，原料气体沿着上表面10流动。通过使第2区域12位于比第1区域11低的位置，从而能够抑制气流紊乱。
以下，说明半导体层20具有含Al的氮化物半导体的例子。
图6是示例实施方式涉及的半导体装置的示意性剖面图。
如图6所示，在晶片50的上表面10的第1区域11之上，设置半导体层20(第1半导体区域21)。半导体层20成为半导体装置110的至少一部分。在该例子中，半导体装置110是发光装置(例如，LED或LD)。半导体装置110也可以包括晶片50。
半导体层20例如包括：第1半导体膜31、发光层33和第2半导体膜32。在第1半导体膜31之上设置发光层33。在发光层33之上设置第2半导体膜32。
第1半导体膜31包括：第1膜31a，包含未掺杂的GaN；第2膜31b，设置在第1膜31a之上，包含未掺杂的AlGaN；以及第3膜31c，设置在第2膜31b之上，包含作为杂质而掺杂有Si的AlGaN。第1半导体膜31作为n型半导体层而发挥作用。发光层33例如包含交替层叠的含有AlGaN的分隔膜33a和含有InGaN的阱膜33b。例如，将分隔膜33a和阱膜33b作为一组而设置3～5组。在该例子中，在发光层33中，除了分隔膜33a和阱膜33b的组之外，在最靠近第2半导体膜32的侧还设置有分隔膜33a。第2半导体膜32例如包含作为杂质而掺杂有Mg的AlGaN。第2半导体膜32作为p型半导体层而发挥作用。
例如，在含有Al的第2膜31b和第3膜31c中Al的组成比(Al在III族元素中的比率)例如为3％(原子％)以上且8％(原子％)以下。例如，第2膜31b和第3膜31c包含Alx1Ga1-x1N(0.03≤x1≤0.08)。
例如，分隔膜33a中Al的组成比(Al在III族元素中的比率)例如是3％(原子％)以上且15％(原子％)以下(例如约10％)。例如，分隔膜33a含有Alx3Ga1-x3N(0.03≤x3≤0.15)。
例如，第2半导体膜32中Al的组成比(Al在III族元素中的比率)例如是3％(原子％)以上且10％(原子％)以下(例如约7％)。例如，第2半导体膜32含有Alx2Ga1-x2N(0.03≤x2≤0.10)。
这样，半导体层20具有含Al层35。含Al层35具有含Al的氮化物半导体。在该例子中，含Al层35包括：第2膜31b、第3膜31c、分隔膜33a和第2半导体膜32。
含Al层35中，Al在III族元素中的比率为3％(原子％)以上且15％(原子％)以下。
将含Al层35的厚度设定为在含Al层35中含有的多个AlGaN膜的合计厚度。含Al层35的厚度例如是半导体层20的总膜厚(厚度t1)的20％以上且40％以下。在上述说明中，“厚度”是沿着Z轴方向的长度。
例如，第1膜31a的厚度约为6.5μm。例如，第2膜31b的厚度约为0.05μm。第3膜31c的厚度约为2μm。因此，第2膜31b和第3膜31c的合计厚度约为2μm。例如，分隔膜33a的合计厚度约为0.15μm。例如，第2半导体膜32的厚度约为0.18μm。
因此，含Al层35的厚度(含Al层35中含有的多个AlGaN膜的合计厚度)约为2.3μm。另一方面，半导体层20的总膜厚(厚度t1)约为9μm。因此，在一个例子中，含Al层35的厚度为厚度t1的约25％。
含Al层35的一部分(例如，第2膜31b和第3膜31c)位于在发光层33与晶片50之间。在含Al层35的位于发光层33与晶片50之间的部分中，Al组成比例如是3％以上且8％以下。含Al层35的位于发光层33与晶片50之间的部分含有Alx1Ga1-x1N(0.03≤x1≤0.08)。含Al层35也可以全部位于发光层33与晶片50之间。
也可以将含Al层35的位于发光层33与晶片50之间的部分视为第3膜31c。即使在这种情况下，在含Al层35的位于发光层33与晶片50之间的部分中，Al的组成比也例如是3％以上且8％以下。含Al层35的位于发光层33与晶片50之间的部分含有Alx1Ga1-x1N(0.03≤x1≤0.08)。
即使在这种情况下，含Al层35的位于发光层33与晶片50之间的部分的厚度实质上为20％以上且40％以下。
在实施方式中，从发光层33发射的光的峰值波长为330nm以上且400nm以下。在一个例子中，峰值波长约为365nm。在其他例子中，峰值波长约为385nm。
在从发光层33发射的光的峰值波长为330nm以上且400nm以下的情况下，如果含Al层35的一部分是不含有Al的例如含有GaN的半导体层，从发光层33发射的光容易被含Al层35的这部分吸收。在含Al层35的一部分中，通过提高Al的组成比，从而得到对从发光层33发射的光高的透过率。
例如，含Al层35的位于发光层33与晶片50之间的部分包含第3膜31c。第3膜31c例如作为设置n侧电极等的接触层而发挥作用。为了获得适当的电流扩散，第3膜31c被设置得较厚(例如，约2μm)。在这种情况下，通过设置与第1区域11不同高度的第2区域12，即使在设置有含Al组成比高的第3膜31c的情况下，也能够有效地抑制裂纹20X延伸。
以下，说明半导体层20具有含Al的氮化物半导体的其他例子。
半导体层20具有含Al层35。含Al层35具有含Al的氮化物半导体。
含Al层35中，Al在III族元素中的比率为50％(原子％)以上，优选为70％(原子％)以上。例如，含Al层35含有AlxGa1-xN(0.5≤x≤1)。
将含Al层35的厚度设定为含Al层35中含有的多个AlGaN膜和AlN膜的合计厚度。含Al层35的厚度例如是半导体层20的总膜厚(厚度t1)的70％以上，优选为80％以上。在上述说明中，“厚度”是沿着Z轴方向的长度。
在实施方式中，从发光层33发射的光的峰值波长是250nm以上且330nm以下。在一个例子中，峰值波长约为270nm。在其他例子中，峰值波长约为280nm。
在实施方式中，第1区域11与第2区域12之间的高低差d1例如优选为第3膜31c的厚度以上。
图7和图8是示例实施方式涉及的半导体装置的制造方法中使用的其他晶片的示意图。
图7是图8的VII-VII线剖面图。图8是从图7的箭头AR2观察到的俯视图。
如图7和图8所示，在实施方式涉及的其他晶片51中，晶片51的上表面10包括槽12T。例如，上表面10包括：第1区域11、槽12T和第3区域13。在第1区域11与第3区域13之间设置槽12T。槽12T被设置在第1区域11的周围。槽12T例如包围第1区域11。在槽12T的周围设置第3区域13。槽部12T具有内侧端部12c。内侧端部12c是第1区域11侧的端。槽部12T具有内侧端部12d。内侧端部12d是第2区域12侧的端。槽部12T具有：在内侧端部12c与底部之间的高低差部；以及在外侧端部12d与底部之间的高低差部。内侧端部12c是第1区域11侧的端。槽部12T是上表面10中的从内侧端部12c到外侧端部12d的区域。在第3区域13中，将第3区域13的内侧端部(槽部12T的外侧端部12d)与上表面10的外缘10E之间的距离设定为第3区域13的宽。
槽12T的深度dT例如是2μm以上。深度dT是第1区域11的上表面在Z轴方向上的位置与槽12T的底部在Z轴方向上的位置之间的在Z轴方向上的距离。槽12T的底部也可以包括沿着X-Y平面的区域。槽12T也可以不包括沿着X-Y平面的区域。槽12T例如也可以是“V字”状。槽12T的底部的宽wT(参照图7)优选例如是10μm以上且100μm以下。
在这样形状的上表面10形成半导体层20(参照图4)。该半导体层20例如具有含Al层35。在其他晶片51中，半导体层20在上表面10中主要是在第1区域11和第3区域13是外延生长的。
在晶片51中，即使在第2半导体区域22产生了裂纹20X的情况下，也能够抑制在第2半导体区域22产生的裂纹20X向第1半导体区域21延伸。能够抑制由于第1半导体区域21中的裂纹而造成的不良。即使对晶片51来说，也能够提高生产率。
在晶片51中，第2区域12例如也能够通过湿式蚀刻等(上述的第1湿式蚀刻和第2湿式蚀刻)来形成。例如，形成将晶片51的上表面10中的第1区域11和第3区域13覆盖并且使第2区域12露出的掩模，利用第1湿式蚀刻将露出部分的一部分除去，从而形成第2区域12。
第3区域13的宽优选例如是2.0mm以上且10mm以下。
第3区域13的宽为2.0mm以上，从而在半导体层20中的第1区域11之上的部分(第1半导体区域21、参照图7)，稳定地得到不易产生裂纹20X的效果。而且，即使在半导体层20中的第3区域13之上的区域产生了裂纹20X，也能够通过槽12T有效地抑制已产生的裂纹20X向第1半导体区域21延伸。通过使第3区域13的宽为10mm以下，从而能够缩小不用作半导体装置的第3区域13。能够增大有效的第1区域11的面积，得到高的生产率。
图9～11是对实施方式涉及的半导体装置的制造方法中使用的晶片机芯进行示例的图表。
这些图示出了高低差不同的三种晶片的上表面10的凹凸的评价结果。这些图的横轴是沿着X轴方向的位置。这些图的纵轴示出高度。
在图9所示的例子中，高低差d1约为3.1μm。在图10所示的例子中，高低差d1约为6.0μm。在图11所示的例子中，高低差d1约为8.8μm。如这些图所示，第1区域11的表面的凹凸以及第2区域12的表面的凹凸比高低差d1小非常多。
以下，针对与晶片相关的试验结果的例子进行说明。在第1试验中，制作改变了高低差d1的晶片的样品。用微分干涉显微镜来评价这些样品中的裂纹状态。在高低差d1为1μm的情况下，观察到第2半导体区域22(参照图5)的裂纹20X超过高低差而在第1半导体区域21延伸。延伸到第1半导体区域21的裂纹20X的数量与第2半导体区域22中的裂纹20X的数量之比约为47％。
与此相对，在高低差d1为2μm的情况下，对于第2半导体区域22的裂纹20X，未观察到延伸到第1半导体区域21的情况。这样，通过使高低差d1至少为2μm以上，从而能够可靠地抑制裂纹延伸。
图12是对与实施方式涉及的半导体装置的制造方法相关的试验结果进行示例的图表。
图12对在改变第2区域12(高低差不同的区域)的宽w12(参照图2)而制造时的半导体装置(LED)的特性的试验结果进行示例。图12的横轴是宽w12(mm)。纵轴是半导体装置的试验中的改善率Y1。在试验中，通过获取在对晶片整体照射激光的状态下的图像，从而算出未产生裂纹的区域的面积CR，并且将未产生裂纹的区域的面积CR与晶片整体的面积WR之比(CR/WR)作为合格率。将宽w12为0mm时的合格率YB与宽w12不为0mm时的合格率YA之差(YA-YB)作为改善率Y1。该例子是高低差d1(参照图2)为6μm时的结果。例如，如果裂纹20X向第1半导体区域21延伸，则半导体装置的发光特性变差，改善率Y1变低。
如图12所示，在宽w12为1.5mm以下的范围内，如果宽w12变大，则存在改善率Y1上升的倾向。宽w12为2.0mm以上时，改善率Y1的上升达到饱和。通过使宽w12为2.0mm以上，从而得到稳定且高的改善率Y1。
(第2实施方式)
本实施方式涉及晶片(例如，上述的晶片50或晶片51等)。以下，针对晶片50(参照图2和图3)进行说明。实施方式涉及的晶片50具有上表面10。上表面10包括第1区域11和第2区域12。第2区域12设置在第1区域11的周围。第2区域12设置在比第1区域11高2μm以上或者低2μm以上的位置。
在实施方式中，第2区域12位于比第1区域11低的位置。例如，第1区域11和第2区域12实质上互相平行(参照图2)。例如，晶片50包含蓝宝石。在本实施方式中，也可以设置槽12T(参照图7和图8)。槽12T的宽dT例如是10μm以上且100μm以下。
根据本实施方式，能够提供可提高生产率的晶片。
(第3实施方式)
第3实施方式涉及半导体装置。以下，针对图6中示出的半导体装置110的例子进行说明。
如图6所示，半导体装置110例如包括：晶片50；和半导体层20，设置在晶片50的上表面10。晶片50包括第2实施方式中说明的晶片(及其变形)。根据半导体装置110，得到高的生产率。半导体装置110包括在晶片50的上表面设置有半导体层20的方式。半导体装置110包括将设置有半导体层20的晶片50单片化后的状态。
如图6所示，半导体层20具有含Al层35。含Al层35中的Al在III族元素中的比率为3％(3原子％)以上且15％(15原子％)以下。该比率也可以是3％(3原子％)以上且8％(8原子％)以下。含Al层35例如含有AlzGa1-zN(0.03≤z≤0.15)。含Al层35例如也可以是AlzGa1-zN(0.03≤z≤0.08)。含Al层35的厚度(合计厚度)例如是半导体层20总膜厚(厚度t1)的20％以上且40％以下。
在半导体层20(半导体装置110)中，也可以设置发光层33。从发光层33射出的光的峰值波长是330nm以上且400nm以下。含Al层35的一部分(例如，第3膜31c等)也可以位于发光层33与晶片50之间。含Al层35的上述部分也可以是第3膜31c。
实施方式涉及的半导体装置110例如也可以包括晶体管(HEMT：High ElectronMobility Transistor等)。例如，在HEMT中，在晶片50设置含Al的氮化物半导体层(半导体层20)。在这种情况下，也得到高的生产率。
实施方式也可以包括以下结构。
(结构1)
一种半导体装置的制造方法，具有：
准备具有上表面并且包含蓝宝石的晶片的工序，所述晶片的所述上表面包括第1区域和围绕所述第1区域而设置有的第2区域，所述第2区域设置比所述第1区域高2μm以上或者低2μm以上的位置；以及
在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
(结构2)
根据结构1所述的半导体装置的制造方法，其中，所述第2区域到达所述上表面的外缘。
(结构3)
根据结构1或2所述的半导体装置的制造方法，其中，所述第2区域位于比所述第1区域低的位置。
(结构4)
根据结构1～3中任一项所述的半导体装置的制造方法，其中，所述第1区域和第2区域互相平行。
(结构5)
根据结构1～4中任一项所述的半导体装置的制造方法，其中，所述第2区域的内侧端部与所述上表面的外缘之间的距离为2.0mm以上且10mm以下。
(结构6)
一种半导体装置的制造方法，具有：
准备具有上表面并且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；第3区域，设置在所述第1区域的周围；和槽，在所述第1区域与所述第3区域之间以包围所述第1区域的方式设置，所述槽的深度为2μm以上；以及
在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
(结构7)
根据结构6所述的半导体装置的制造方法，其中，所述第3区域的内侧端部与所述上表面的外缘之间的距离的大小为2.0mm以上且10mm以下。
(结构8)
根据结构6或7所述的半导体装置的制造方法，其中，所述含Al层的厚度为所述半导体层的厚度的20％以上且40％以下。
(结构9)
根据结构6或7所述的半导体装置的制造方法，其中，所述半导体层具有多个所述含Al层，
所述多个含Al层的各层厚度之和为所述半导体层的厚度的20％以上且40％以下。
(结构10)
根据结构6～9中任一项所述的半导体装置的制造方法，其中，所述半导体层还包括发光层，该发光层发出峰值波长为330nm以上且400nm以下的光，
所述多个含Al层的一部分或者全部位于所述发光层与所述晶片之间。
(结构11)
一种半导体装置，其中，包括：
晶片，是具有上表面并且含有蓝宝石的晶片，所述上表面包括：第1区域；和第2区域，包围所述第1区域而设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及
半导体层，设置在所述上表面并且具有含有AlzGa1-zN(0.03≤z≤0.15)的含Al层。
(结构12)
根据结构11所述的半导体装置，其中，所述第2区域到达所述上表面的外缘。
(结构13)
根据结构11或12所述的半导体装置，其中，所述第2区域位于比所述第1区域低的位置。
(结构14)
根据结构11～13中任一项所述的半导体装置，其中，所述第1区域和第2区域互相平行。
(结构15)
根据结构11～14中任一项所述的半导体装置，其中，所述第2区域的内侧端部与所述上表面的外缘之间的距离为2.0mm以上且10mm以下。
(结构16)
一种半导体装置，其中，具有：
晶片，是具有上表面并且含有蓝宝石的晶片，所述上表面包括：第1区域；第3区域，设置在所述第1区域的周围；和槽，在所述第1区域与所述第3区域之间以围绕所述第1区域的方式设置，所述槽的深度为2μm以上；以及
半导体层，设置在所述上表面并且具有含有AlzGa1-zN(0.03≤z≤0.15)的含Al层。
(结构17)
根据结构16所述的晶片半导体装置，其中，所述第3区域的内侧端部与所述上表面的外缘之间的距离的大小为2.0mm以上且10mm以下。
(结构18)
根据结构16或17所述的半导体装置，其中，所述含Al层的厚度为所述半导体层的厚度的20％以上且40％以下。
(结构19)
根据结构16或17所述的半导体装置，所述半导体层具有多个所述含Al层，
所述多个含Al层的各层厚度之和为所述半导体层的厚度的20％以上且40％以下。
(结构20)
根据结构16～19中任一项所述的半导体装置，其中，所述半导体层还具有发光层，所述发光层发出峰值波长为330nm以上且400nm以下的光，
所述多个含Al层的一部分或者全部位于所述发光层与所述晶片之间。
根据实施方式，能够提供一种能够提高生产率的半导体装置的制造方法以及半导体装置。
需要说明的是，在本申请说明书中，“垂直”和“平行”不只是严格的垂直和严格地平行，例如也包括制造工序中的偏差等，也可以是实质上垂直和实质上平行。
以上，参照具体例，对具体实施方式进行说明。但是，本发明不限于这些具体例。例如，对于半导体装置的制造方法中使用的晶片、基板、半导体结构和激光等各自的具体结构，本领域技术人员可以在公知的范围内适当选择，从而同样地实施本发明，只要能够得到同样的效果，则包括在本发明的范围中。
另外，对于在技术上可能的范围内组合了各具体例的任意两个以上的要素，只要包含本发明的主旨，则包含在本发明的范围内。
此外，对于基于作为本发明的实施方式而说明的半导体装置的制造方法、晶片以及半导体装置，本领域技术人员能够适当设计变更而实施的所有的半导体装置的制造方法、晶片以及半导体装置，只要包含本发明的主旨，则属于本发明的范围。
此外，在本发明的思想的范畴内，本领域技术人员能够想到各种变更例及修正例，这些变更例及修正例也属于本发明的范围。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，具有：
准备具有上表面且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；和第2区域，其以包围所述第1区域的方式设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及
在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述第2区域到达所述上表面的外缘。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述第2区域位于比所述第1区域低的位置。
4.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述第1区域和第2区域互相平行。
5.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述第2区域的内侧端部与所述上表面的外缘之间的距离为2.0mm以上且10mm以下。
6.一种半导体装置的制造方法，其特征在于，具有：
准备具有上表面且含有蓝宝石的晶片的工序，所述晶片的所述上表面包括：第1区域；第3区域，其设置在所述第1区域的周围；和槽，其在所述第1区域与所述第3区域之间以包围所述第1区域的方式设置，所述槽的深度为2μm以上；以及
在所述上表面形成具有含Al层的半导体层的工序，所述含Al层含有AlzGa1-zN(0.03≤z≤0.15)。
7.根据权利要求6所述的半导体装置的制造方法，其中，
所述第3区域的内侧端部与所述上表面的外缘之间的距离的大小为2.0mm以上且10mm以下。
8.根据权利要求6或7所述的半导体装置的制造方法，其中，
所述含Al层的厚度为所述半导体层的厚度的20％以上且40％以下。
9.根据权利要求6或7所述的半导体装置的制造方法，其中，
所述半导体层具有多个所述含Al层，
所述多个含Al层的各层的厚度之和为所述半导体层的厚度的20％以上且40％以下。
10.根据权利要求6或7所述的半导体装置的制造方法，其中，
所述半导体层还具有发光层，所述发光层发出峰值波长为330nm以上且400nm以下的光，
所述多个含Al层的一部分或者全部位于所述发光层与所述晶片之间。
11.一种半导体装置，其特征在于，包括：
晶片，所述晶片具有上表面且含有蓝宝石，所述上表面包括：第1区域；第2区域，其以包围所述第1区域的方式设置，所述第2区域设置在比所述第1区域高2μm以上或者低2μm以上的位置；以及
半导体层，其设置在所述上表面并且具有含有AlzGa1-zN(0.03≤z≤0.15)的含Al层。
12.根据权利要求11所述的半导体装置，其中，
所述第2区域到达所述上表面的外缘。
13.根据权利要求11或12所述的半导体装置，其中，
所述第2区域位于比所述第1区域低的位置。
14.根据权利要求11或12所述的半导体装置，其中，
所述第1区域和第2区域互相平行。
15.根据权利要求11或12所述的半导体装置，其中，
所述第2区域的内侧端部与所述上表面的外缘之间的距离为2.0mm以上且10mm以下。
16.一种半导体装置，其特征在于，包括：
晶片，所述晶片具有上表面且含有蓝宝石，所述上表面包括：第1区域；第3区域，其设置在所述第1区域的周围；和槽，其在所述第1区域与所述第3区域之间以包围所述第1区域的方式设置，所述槽的深度为2μm以上；以及
半导体层，设置在所述上表面并且具有包含AlzGa1-zN(0.03≤z≤0.15)的含Al层。
17.根据权利要求16所述的晶片半导体装置，其中，
所述第3区域的内侧端部与所述上表面的外缘之间的距离的大小为2.0mm以上且10mm以下。
18.根据权利要求16或17所述的半导体装置，其中，
所述含Al层的厚度为所述半导体层的厚度的20％以上且40％以下。
19.根据权利要求16或17所述的半导体装置，其中，
所述半导体层具有多个所述含Al层，
所述多个含Al层的各层的厚度之和为所述半导体层的厚度的20％以上且40％以下。
20.根据权利要求16或17所述的半导体装置，其中，
所述半导体层还具有发光层，所述发光层发出峰值波长为330nm以上且400nm以下的光，
所述多个含Al层的一部分或者全部位于所述发光层与所述晶片之间。
CN201910193342.2A 2018-03-26 2019-03-14 半导体装置的制造方法以及半导体装置 Pending CN110364414A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018058967 2018-03-26
JP2018-058967 2018-03-26
JP2018178761A JP2019176124A (ja) 2018-03-26 2018-09-25 半導体装置の製造方法、及び、半導体装置
JP2018-178761 2018-09-25

Publications (1)

Publication Number Publication Date
CN110364414A true CN110364414A (zh) 2019-10-22

Family

ID=68167254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910193342.2A Pending CN110364414A (zh) 2018-03-26 2019-03-14 半导体装置的制造方法以及半导体装置

Country Status (3)

Country Link
JP (1) JP2019176124A (zh)
KR (1) KR20190112647A (zh)
CN (1) CN110364414A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022059244A1 (ja) * 2020-09-17 2022-03-24 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
CN116034186A (zh) 2020-09-17 2023-04-28 日本碍子株式会社 Iii族元素氮化物半导体基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008290919A (ja) * 2007-05-28 2008-12-04 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
CN101902014A (zh) * 2009-05-29 2010-12-01 夏普株式会社 氮化物半导体晶片、氮化物半导体芯片及其制造方法
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法
JP5521068B1 (ja) * 2013-01-30 2014-06-11 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子
US20140166980A1 (en) * 2011-07-26 2014-06-19 Nichia Corporation Semiconductor light emitting element
CN207134376U (zh) * 2017-08-10 2018-03-23 厦门三安光电有限公司 外延生长衬底及发光二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006865B2 (en) 2010-06-25 2015-04-14 Dowa Electronics Materials Co., Ltd. Epitaxial growth substrate, semiconductor device, and epitaxial growth method
US9012936B2 (en) * 2010-08-06 2015-04-21 Nichia Corporation Sapphire substrate having triangular projections with portions extending in direction of substrate crystal axis
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008290919A (ja) * 2007-05-28 2008-12-04 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
CN101902014A (zh) * 2009-05-29 2010-12-01 夏普株式会社 氮化物半导体晶片、氮化物半导体芯片及其制造方法
US20140166980A1 (en) * 2011-07-26 2014-06-19 Nichia Corporation Semiconductor light emitting element
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法
JP5521068B1 (ja) * 2013-01-30 2014-06-11 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子
CN207134376U (zh) * 2017-08-10 2018-03-23 厦门三安光电有限公司 外延生长衬底及发光二极管

Also Published As

Publication number Publication date
KR20190112647A (ko) 2019-10-07
JP2019176124A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
JP2016006892A (ja) 機能素子およびその製造方法
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
US8629531B2 (en) Structure and method to reduce wafer warp for gallium nitride on silicon wafer
JP2009091175A (ja) ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
CN110364414A (zh) 半导体装置的制造方法以及半导体装置
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
CN107227490A (zh) Iii族氮化物半导体及其制造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US11101404B2 (en) Method for manufacturing semiconductor device and semiconductor device
US8987026B2 (en) Semiconductor light emitting device
CN102810610B (zh) 氮化物半导体发光元件及其制造方法
US8558216B2 (en) Nitride semiconductor light emitting device and method for manufacturing the same
JP5723341B2 (ja) 半導体装置の製造方法
JP2012079722A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012238835A (ja) 半導体発光素子、ウェーハ及び半導体発光素子の製造方法
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
KR101697462B1 (ko) 수직형 자외선 발광소자, 이의 제조 방법, 수직형 자외선 발광소자용 AlN 템플릿 및 이의 제조 방법
WO2022217539A1 (zh) 半导体结构及其制作方法
JP2013179176A (ja) 窒化物半導体チップの製造方法
KR20110037086A (ko) 질화물 반도체 결정 성장 방법
US20210090914A1 (en) Method for manufacturing semiconductor element
US20220115265A1 (en) Method for manufacturing a semiconductor device using a patterned dielectric mask and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination