CN110359012B - 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法 - Google Patents

用于抑制二次电子发射的嵌套式微陷阱结构及制备方法 Download PDF

Info

Publication number
CN110359012B
CN110359012B CN201811368387.0A CN201811368387A CN110359012B CN 110359012 B CN110359012 B CN 110359012B CN 201811368387 A CN201811368387 A CN 201811368387A CN 110359012 B CN110359012 B CN 110359012B
Authority
CN
China
Prior art keywords
nested
trap
micro
electron emission
secondary electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811368387.0A
Other languages
English (en)
Other versions
CN110359012A (zh
Inventor
李东
封国宝
王琪
何鋆
胡天存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Xian Institute of Space Radio Technology
Original Assignee
Beijing Institute of Technology BIT
Xian Institute of Space Radio Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT, Xian Institute of Space Radio Technology filed Critical Beijing Institute of Technology BIT
Priority to CN201811368387.0A priority Critical patent/CN110359012B/zh
Publication of CN110359012A publication Critical patent/CN110359012A/zh
Application granted granted Critical
Publication of CN110359012B publication Critical patent/CN110359012B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构及制备方法,涉及物理电子学相关领域。本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构为双重嵌套式孔结构,在一级大孔内包含了若干二级小孔结构,所述一级大孔作为初级陷阱,若干二级小孔结构作为嵌套陷阱;整体二维嵌套式陷阱结构在基底材料上构型,所述的构型为双重嵌套式孔结构,并对所述双重嵌套式孔结构进行金属溅射并形成纳米级膜。本发明还公开所述嵌套式微陷阱结构的制备方法,本发明能够有效抑制陷阱结构内的二次电子出射和再发射所产生的多级倍增效应,从而达到提高材料表面总二次电子发射抑制效果,并提供所述嵌套式微陷阱结构的制备方法。

Description

用于抑制二次电子发射的嵌套式微陷阱结构及制备方法
技术领域
本发明涉及物理电子学相关领域,具体涉及一种可用于强有效抑制材料表面二次电子发射的表面微构型及其制备方法。
背景技术
我国的航天器有效载荷急需向着集成化和大功率化方向发展,然而,在恶劣的空间环境中,与此同时也会导致空间一些特殊效应的加剧。空间大功率微波部件的微放电效应就是首当其冲的问题。
空间微放电效应也称二次电子倍增效应,是指大功率微波部件在1×10-3Pa或更低气压下,传输大功率微波信号时产生的谐振放电现象。即航天器中的大功率微波无源器件、部组件结构间隙内的电子在微波电磁场的作用下加速,以一定能量撞击结构间隙的表面,当结构间隙尺寸、电磁场强度、微波频率、材料表面二次电子发射系数等满足一定条件时,会产生电子的倍增过程,最终形成一种电子的雪崩效应,进而产生微放电现象。依据反射电子表面的数量和表面材料成分的不同,将二次电子倍增效应分为谐振结构中的金属双边微放电和单介质表面的单边微放电。
微放电效应是影响航空航天电子设备可靠性的一个十分重要的因素,由于空间电子设备的高速更新换代发展,如何有效的抑制二次电子倍增已经成为制约空间通信技术发展的瓶颈问题。二次电子倍增效应可导致微波传输系统的驻波比逐渐增大,反射功率增加,噪声电平抬高,致使大功率微波系统不能正常工作;微放电还会引起腔内调谐、参数耦合、波导损耗和相位常数等的波动,产生谐波而引起带外干扰和无源互调产物,并对部件表面产生侵蚀等。谐振腔内的电荷密度呈指数式增加,会导致微放电的电流增大,进而使腔内负电荷增加,降低了品质因子,限制了腔内存储能量的能力,最终会导致微波器件使用效率的降低。谐振失谐能够破坏谐振腔内部的耦合性,这将使微波源的能量发射增加;不仅如此,表面放电将会产生真空条件下的高压绝缘,从而限制微波无源器件的使用;当二次电子倍增效应比较严重时,也可能会产生靠近载波频段的窄带噪声。所有这些因素都会导致部件性能下降,甚至造成系统的击穿破坏,进而不能正常工作。通常在部件内部电场驻波比的最大点处,以及阶梯、锐边缘、缝隙等场强增强处,当满足谐振条件时,会加剧二次电子倍增效应。因此,如何有效的减小和抑制二次电子倍增效应已经成为当前迫切需要解决的问题。
对于航空航天器件的二次电子倍增效应抑制技术研究而言,通过改变表面状况来减小SEY(Secondary Electron Yield,二次电子产额),进而实现抑制微放电的方法近来得到了科学界的广泛关注和深入的研究,是二次电子倍增效应抑制技术发展前景广阔的技术之一。近年来,欧洲太空局持续进行了多个项目对以上技术进行了深入系统的研究,主要的研究内容是各种能够有效抑制二次电子倍增效应的表面处理技术,包括反电子倍增涂层、化学腐蚀、构筑沟槽结构等。然而,对于普通沟槽式陷阱结构,由于槽内二次电子发射所产生的多级倍增效应,使得普通单一沟槽式陷阱结构对二次电子发射的抑制效果受到很大局限。
发明内容
为了解决现有技术表面陷阱结构由于陷阱内电子的多级倍增效应而导致的抑制效果受限的问题,本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构及制备方法要解决的技术问题是:有效抑制陷阱结构内的二次电子出射和再发射所产生的多级倍增效应,从而达到提高材料表面总二次电子发射抑制效果,并提供所述嵌套式微陷阱结构的制备方法。
本发明目的是通过下述技术方案实现的。
本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构,为双重嵌套式孔结构,在一级大孔内包含了若干二级小孔结构,所述一级大孔作为初级陷阱,若干二级小孔结构作为嵌套陷阱。所述若干二级小孔结构数量根据二级小孔的结构尺寸和占空比而定。整体二维嵌套式陷阱结构在基底材料上构型,所述的构型为双重嵌套式孔结构,并对所述双重嵌套式孔结构进行金属溅射并形成纳米级膜。
为获得较规整的陷阱结构,所述基底材料优选成熟半导体工艺中的硅基底材料。
本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构的工作方法为:单初始入射电子照射到样品材料表面时,由于入射能量相对较高,仅一级大孔结构对所产生的二次电子有较强的抑制效果(对于二级小孔而言,对较高能量电子的边缘遂穿效应导致抑制效果不好),而在一级大孔内所产生的多代二次电子均为能量较低的电子,所述多代二次电子还会在一级大孔内来回倍增,减弱大孔对二次电子出射的抑制效果。此时,由于二级小孔的存在能有效的抑制所述低能多代二次电子的倍增过程,实现对二次电子的再次抑制,并进一步加强了陷阱对二次电子表面出射的抑制。
本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构的制备方法,包括如下步骤:
步骤一:利用光刻工艺和剥离工艺得到二维嵌套式陷阱结构中一级大孔,并将所述一级大孔复制到基底样片表面,剥离后的样片先不进行刻蚀。
步骤二:利用光刻显影工艺将二级小孔结构复制到剥离后的样片之上。
步骤三:掩蔽刻蚀二级小孔结构。
步骤四:对一级大孔结构进行刻蚀,刻蚀深度要小于二级小孔的刻蚀深度,得到嵌套的基底表面二维嵌套式表面微陷阱阵列结构,为了便于测得二次电子发射,还在嵌套结构表面溅射上金属,即得到能够用于测量并能抑制二次电子发射的二维嵌套式表面微陷阱阵列结构。
考虑到空间微波部件表面通常采用镀银工艺处理,为保持与实际部件的一致,所述金属优选金属银Ag。
有益效果:
1、本发明公开的用于抑制二次电子发射的嵌套式微陷阱结构,为双重嵌套式孔结构,在一级大孔内包含了若干二级小孔结构,所述一级大孔作为初级陷阱,若干二级小孔结构作为嵌套陷阱。所述嵌套式的微陷阱结构相比于传统单孔结构能够更好的限制电子在陷阱内的多级倍增过程,从而更好的抑制二次电子从表面的总出射量,有助于进一步提高空间微波部件的微放电阈值。
2、结合现有制备工艺技术,本发明还公开用于抑制二次电子发射的嵌套式微陷阱结构的制备方法,采用具备陷阱结构的硅基底材料上再进行金属银纳米级溅射,相比于传统单金属材料的表面构型,在不影响二次电子出射特性的前提下更易于获得更为规整的表面微结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是二维嵌套式陷阱抑制二次电子发射过程的原理示意图,其中:①-一级大孔(初级陷阱)、②-二级小孔(嵌套陷阱);
图2是本专利的光刻工艺基本流程图;
图3是二维嵌套式陷阱阵列结构SEM分析结果和三维形貌图;
图4是单陷阱和二维嵌套陷阱阵列结构SEY测试结果对比图。
具体实施方式
为了更好的说明本发明的目的和优点,下面结合附图和实例对发明内容做进一步说明。
实施例1:
如图1所示,本实施例公开的用于抑制二次电子发射的嵌套式微陷阱结构,为双重嵌套式孔结构,在一级大孔1内包含了若干二级小孔1结构,所述一级大孔1作为初级陷阱,若干二级小孔1结构作为嵌套陷阱。所述若干二级小孔1结构数量根据二级小孔1的结构尺寸和占空比而定。整体二维嵌套式陷阱结构在硅基底材料上构型,所述的构型为双重嵌套式孔结构,并对所述双重嵌套式孔结构进行金属溅射并形成纳米级膜。
本实施例公开的用于抑制二次电子发射的嵌套式微陷阱结构的工作方法为:单初始入射电子照射到样品材料表面时,由于入射能量相对较高,仅一级大孔1结构对所产生的二次电子有较强的抑制效果(对于二级小孔1而言,对较高能量电子的边缘遂穿效应导致抑制效果不好),而在一级大孔1内所产生的多代二次电子均为能量较低的电子,所述多代二次电子还会在一级大孔1内来回倍增,减弱大孔对二次电子出射的抑制效果。此时,由于二级小孔1的存在能有效的抑制这种低能多代二次电子的倍增过程,实现对二次电子的再次抑制,并进一步加强了陷阱对二次电子表面出射的抑制。
本实施例采用硅基底材料作为加工制造表面二维嵌套式微陷阱阵列结构的基础材料,总体的技术方案如图2所示。
本实施例公开的用于抑制二次电子发射的嵌套式微陷阱结构的制备方法,包括如下步骤:
步骤一:一级大孔1掩模;
利用光刻工艺和剥离工艺得到二维嵌套式陷阱结构中一级大孔1,并将所述一级大孔1复制到基底样片表面,剥离后的样片先不进行刻蚀。
步骤一具体实现方法为:
步骤1.1:光刻显影;
实验中所使用的曝光机(ABM,ABM Inc,USA)为接触式曝光,先将匀过胶的硅片放到工作台上,然后通过抽气的方式将掩模版与硅片贴紧,去除两者之间的缝隙,提高曝光精度;紫外光通过掩模版透光部分照射光刻胶,使光刻胶发生反应,最终将掩模版的图形按1:1的比例复形到硅片表面;光刻完成后,立即将硅片放入0.5%的NaOH溶液中显影,显影过程中,被曝光的部分会发生化学反应,然后溶解于NaOH溶液中,非照射区域会被保留,最终形成所需的光刻图形,显影的时间据光刻胶的厚度和曝光时间来定。
步骤1.2:剥离;
剥离的基本过程就是将后烘竖膜后的样片上溅射一层300nm厚度的铝,本专利制造实验中所用的溅射机的型号为Deton Vacuum的explore 14型磁控靶材溅射机,然后将硅片放入丙酮溶液中浸泡,将光刻胶图形中有胶的地方反应掉,进而光刻胶上面的铝就会脱落,暴露出待刻蚀区域,最终形成以铝为掩蔽且与掩模版图形相反的复型图案。在剥离的过程中还要适当的超声,来加速光刻胶的溶解。但是剥离时间不能过长,容易腐蚀硅基底表面。
步骤二:二级小孔1掩模;
利用光刻显影工艺将二级小孔1结构复制到剥离后的样片之上。本步骤与上一级光刻显影工艺相同,仅在孔径大小上的区别,采用的为孔径较一级大孔1孔径要小一个数量级。
步骤三:掩蔽刻蚀二级小孔1结构;
以胶作为掩蔽刻蚀二级小孔1结构,刻蚀深度较后续的大孔要深一些。在微纳加工制造工艺中,对硅片的刻蚀方法按照刻蚀工艺的不同分为干法刻蚀和湿法刻蚀。湿法刻蚀是通过特定的化学试剂来与硅片进行反应来得到所需的微纳结构,常用的化学试剂为氢氟酸,由于湿法腐蚀刻硅片的方法很难对刻蚀的过程和结构的尺寸进行较为精准的控制;而干法刻蚀的基本原理是通过气体物理轰击的方法来对硅片进行刻蚀,虽然刻蚀过程中会有局部的物理化学反应,但是其可控性要比湿法腐蚀要高。综合来讲,由于本专利中对二维嵌套式微陷结构的侧壁垂直度要求较高,甚至会有负角度的要求(即倒梯形结构),故本专利中的二维嵌套式微陷的构型方法主要采用干法刻蚀。干法刻蚀是一种通过等离子体轰击样品表面的薄膜刻蚀技术,当气体处于等离子状态的情况下,具有以下特点:第一,由于等离子气体会携带很高的能量,故其物理化学活性相对于常态要高很多,故构型实验中,我们可以选择合适的气体,能够快速的和基底材料进行物理化学反应,以达到去除基底材料的目的。第二,由于气体分子处于离子状态,故可以通过外加电场对其进行导向和加速,当气体离子轰击样品表面时,击出被刻蚀样品材料的表面原子,通过物理能量转换的方式来达到表面构型的目的。
步骤四:一级大孔1刻蚀及金属溅射;
对一级大孔1结构进行刻蚀,刻蚀深度要小于二级小孔1的刻蚀深度,得到嵌套的基底表面二维嵌套式表面微陷阱阵列结构。以胶作为掩蔽层的刻蚀工艺,消耗胶和硅的速率比一般为1:50,相对较低,是低深宽比二维嵌套陷阱阵列结构的主要构型方法;以金属作为掩蔽层(本专利中采用铝)的刻蚀工艺主要是大深宽比二维嵌套陷阱阵列结构的构型方法,其刻蚀速率比一般较大,但是缺点就是剥离工艺对光刻的要求较高。图3给出了二维嵌套式阵列结构的SEM分析结果及三维形貌图。
为了便于测得二次电子发射,还需要在嵌套结构表面溅射上金属Ag,即得到能够用于测量并能抑制二次电子发射的二维嵌套式表面微陷阱阵列结构。
磁控溅射法是物理气相沉积法(PVD)中的一种,磁控溅射法可用于制备金属、半导体及绝缘体等多种材料,具有镀膜过程易于控制、镀膜面积大且附着力强等优点。磁控溅射的工作原理是电子在电场的作用下飞向基片过程中与氩原子碰撞,使氩原子电离产生Ar+和新电子,新电子飞向基片而Ar+在电场作用下飞向靶材,并轰击靶材表面发生溅射产生靶原子或分子以及二次电子,靶原子或分子沉积在基材表面,而产生的二次电子继续电离出大量Ar+轰击靶材,最终实现基材表面的镀膜。
由于硅片晶格稳定、易于实现腐蚀、导电导热性良好以及表面易于抛光等优点,利用前述典型的微纳构型工艺,在硅片表面获得了具有不同几何参数的微陷阱阵列结构,然后溅射上一层金属。得到的金属“电子陷阱”阵列结构表面平整,侧壁垂直度高。从所述显微分析结果可以看到,相比于直接刻蚀金属样片得到的微孔陷阱结构,通过光刻工艺得到的微陷阱阵列结构的形貌较为平正,且侧壁垂直度也比较高。
以上实施例仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.用于抑制二次电子发射的嵌套式微陷阱结构,其特征在于:为双重嵌套式孔结构,在一级大孔(1)内包含了若干二级小孔(2)结构,所述一级大孔(1)作为初级陷阱,若干二级小孔(2)结构作为嵌套陷阱;所述若干二级小孔(2)结构数量根据二级小孔(2)的结构尺寸和占空比而定;整体二维嵌套式陷阱结构在基底材料上构型,所述的构型为双重嵌套式孔结构,并对所述双重嵌套式孔结构进行金属溅射并形成纳米级膜。
2.如权利要求1所述的用于抑制二次电子发射的嵌套式微陷阱结构,其特征在于:所述基底材料选成熟半导体工艺中的硅基底材料。
3.如权利要求1或2所述的用于抑制二次电子发射的嵌套式微陷阱结构,其特征在于:工作方法为,单初始入射电子照射到样品材料表面时,由于入射能量相对较高,仅一级大孔(1)结构对所产生的二次电子有较强的抑制效果,而在一级大孔(1)内所产生的多代二次电子均为能量较低的电子,所述多代二次电子还会在一级大孔(1)内来回倍增,减弱大孔对二次电子出射的抑制效果;此时,由于二级小孔(2)的存在能有效的抑制低能多代二次电子的倍增过程,实现对二次电子的再次抑制,并进一步加强了陷阱对二次电子表面出射的抑制。
4.如权利要求1或2所述的用于抑制二次电子发射的嵌套式微陷阱结构,其特征在于:制备方法包括如下步骤,
步骤一:利用光刻工艺和剥离工艺得到二维嵌套式陷阱结构中一级大孔(1),并将所述一级大孔(1)复制到基底样片表面,剥离后的样片先不进行刻蚀;
步骤二:利用光刻显影工艺将二级小孔(2)结构复制到剥离后的样片之上;
步骤三:掩蔽刻蚀二级小孔(2)结构;
步骤四:对一级大孔(1)结构进行刻蚀,刻蚀深度要小于二级小孔(2)的刻蚀深度,得到嵌套的基底表面二维嵌套式表面微陷阱阵列结构,为了便于测得二次电子发射,还在嵌套结构表面溅射上金属,即得到能够用于测量并能抑制二次电子发射的二维嵌套式表面微陷阱阵列结构。
5.如权利要求4所述的用于抑制二次电子发射的嵌套式微陷阱结构,其特征在于:所述金属选金属银Ag。
CN201811368387.0A 2018-11-16 2018-11-16 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法 Expired - Fee Related CN110359012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811368387.0A CN110359012B (zh) 2018-11-16 2018-11-16 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811368387.0A CN110359012B (zh) 2018-11-16 2018-11-16 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法

Publications (2)

Publication Number Publication Date
CN110359012A CN110359012A (zh) 2019-10-22
CN110359012B true CN110359012B (zh) 2020-06-16

Family

ID=68214838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811368387.0A Expired - Fee Related CN110359012B (zh) 2018-11-16 2018-11-16 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法

Country Status (1)

Country Link
CN (1) CN110359012B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312758A (ja) * 1997-05-13 1998-11-24 Sony Corp 電子銃及びその製造方法
JP2000113851A (ja) * 1998-10-01 2000-04-21 New Japan Radio Co Ltd 電子増倍管およびマルチチャンネルプレートならびにそれらの製造方法
CN103882487B (zh) * 2014-03-24 2016-05-18 陕西科技大学 一种用于抑制微波部件表面二次电子发射的银膜陷阱结构的制备方法

Also Published As

Publication number Publication date
CN110359012A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
JP2003158099A (ja) エッチング方法及びエッチング装置
JPH0426208B2 (zh)
US9076658B1 (en) High precision metal thin film liftoff technique
JP2003109942A (ja) エッチング方法及びエッチング装置
US11724962B2 (en) Method for etching curved substrate
CN110396668A (zh) 一种用于抑制二次电子发射的碳基薄膜及其制备方法
KR102458996B1 (ko) 에칭 방법
US20050126711A1 (en) Plasma processing apparatus
CN110359012B (zh) 用于抑制二次电子发射的嵌套式微陷阱结构及制备方法
Liu et al. Characteristics of secondary electron emission and multipactor from a nested microtrap structure surface
JP4523892B2 (ja) プラズマエッチング方法
TWI778676B (zh) 用於離子束蝕刻腔的擋件
JPS62249421A (ja) プラズマエッチング方法
Yang et al. Nanofabrication techniques used for suppressing multipactor in space applications
JP2023516865A (ja) パルスバイアスを使用したオーバーハングの低減
CN115161776B (zh) 一种激光诱导化学气相刻蚀yig薄膜的方法
TW202230448A (zh) 雙壁多結構石英筒裝置
JPH11345803A (ja) プラズマ発生加工方法およびプラズマ発生加工装置
CN103000482B (zh) 蚀刻方法和装置
JP3550466B2 (ja) プラズマ処理方法
JP4384295B2 (ja) プラズマ処理装置
CN118116788A (zh) 一种离子束刻蚀设备及刻蚀方法
WO2023207053A1 (zh) 一种类光栅结构金属电极制造方法和电极
US20200255948A1 (en) Anti-multipactor coating deposited on an rf or mw metal component, method for forming same by laser surface texturing
JP5670177B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200616

Termination date: 20211116

CF01 Termination of patent right due to non-payment of annual fee