CN110349845A - 形成半导体结构的方法 - Google Patents

形成半导体结构的方法 Download PDF

Info

Publication number
CN110349845A
CN110349845A CN201810297807.4A CN201810297807A CN110349845A CN 110349845 A CN110349845 A CN 110349845A CN 201810297807 A CN201810297807 A CN 201810297807A CN 110349845 A CN110349845 A CN 110349845A
Authority
CN
China
Prior art keywords
semiconductor structure
axes
size
forming method
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810297807.4A
Other languages
English (en)
Other versions
CN110349845B (zh
Inventor
林刚毅
张峰溢
林盈志
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810297807.4A priority Critical patent/CN110349845B/zh
Priority to US15/969,788 priority patent/US10672612B2/en
Publication of CN110349845A publication Critical patent/CN110349845A/zh
Application granted granted Critical
Publication of CN110349845B publication Critical patent/CN110349845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种形成半导体结构的方法，其包含以下步骤。首先，在基底上形成目标层，并在目标层上形成数个轴心体。接着，在目标层上形成材料层，覆盖轴心体。然后，进行蚀刻制作工艺，部分移除各轴心体与覆盖在各轴心体上的材料层，以形成数个掩模。最后，通过掩模，图案化目标层，以形成数个图案。其中，各掩模包含来自于各轴心体的未蚀刻部以及来自于覆盖在各轴心体上的材料层的侧壁部，使得各图案的尺寸大于各轴心体的尺寸。

Description

形成半导体结构的方法
技术领域
本发明涉及一种形成半导体结构的方法，且特别是涉及一种利用间隙壁自对准双图案法(spacer self-aligned double patterning,SADP)转移图案以形成半导体结构的方法。
背景技术
在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，是在目标材料层之上形成掩模层(mask layer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。
随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlay accuracy)的严格要求，单一图案化(single patterning)方法已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，如何改良该些微结构的现有制作工艺及其布局即为本领域现今的重要课题之一。
发明内容
本发明的一目的在于提供一种形成半导体结构的方法，其是利用多重图案化制作工艺，例如是侧壁图案转移(sidewall image transfer,SIT)技术，形成交替设置的间隙壁与轴心体，再利用间隙壁与轴心体共同构成的掩模进行图案化制作工艺。由此，可在简化制作工艺的前提下，形成结构优化且尺寸较大的半导体结构。
为达上述目的，本发明的一实施例提供一种半导体结构的形成方法，其包含以下步骤。首先，在一基底上形成一目标层，并在该目标层上形成多个轴心体。接着，在该目标层上形成一材料层，覆盖该些轴心体。然后，进行一蚀刻制作工艺，部分移除各该轴心体与覆盖在各该轴心体上的该材料层，以形成多个掩模。其中，各该掩模包含来自于各该轴心体的一未蚀刻部以及来自于覆盖在各该轴心体上的该材料层的一侧壁部。最后，通过该些掩模，图案化该目标层，以形成多个图案。
为达上述目的，本发明的另一实施例提供一种半导体结构的形成方法，其包含以下步骤。首先，在一基底上形成一目标层，并在该目标层上形成多个轴心体。接着，在该目标层上形成一材料层，覆盖该些轴心体。然后，进行一蚀刻制作工艺，部分移除各该轴心体与覆盖在各该轴心体上的该材料层，以形成多个掩模。最后，通过该些掩模，图案化该目标层，以形成多个图案，其中各该图案的尺寸大于各该轴心体的尺寸。
整体来说，本发明是一种利用侧壁图案转移技术来形成目标图案或目标结构的方法。相较于一般侧壁图案转移技术在完全移除轴心体后，仅利用该些轴心体两侧的间隙壁来定义各该目标图案或目标结构，本发明的方法是利用部分移除后的轴心体与间隙壁所共同组成的掩模来定义各该目标图案或目标结构，使得该些目标图案或目标结构可在维持其微小间距(例如是约为75纳米至85纳米左右)的前提下，尽可能地缩小该些目标图案或目标结构的间隔，而达到扩增的尺寸。因此，本发明的方法可实际应用于一半导体存储装置中，例如是动态随机处理存储器装置的制作工艺，配合产品需求而形成布局相对密集、尺寸均匀且扩增的图案或结构，使该动态随机处理存储器装置可具有优化的结构，进而提其装置效能。
附图说明
图1至图4为本发明第一实施例中形成半导体结构的方法的步骤示意图；其中：
图1为形成轴心体后的一半导体结构的剖面示意图；
图2为形成侧壁材料层后的一半导体结构的剖面示意图；
图3为形成图案后的一半导体结构的剖面示意图；
图4为移除间隙壁后的一半导体结构的剖面示意图。
图5至图9绘为本发明第二实施例中形成半导体结构的方法的步骤示意图；其中：
图5为形成轴心体后的一半导体结构的剖面示意图；
图6为形成侧壁材料层后的一半导体结构的剖面示意图；
图7为形成掩模后的一半导体结构的剖面示意图；
图8为进行蚀刻制作工艺后的一半导体结构的剖面示意图；
图9为形成图案后的一半导体结构的剖面示意图。
主要元件符号说明
100 基底
110 目标层
115、117 目标图案
130、330 轴心体
131 图案化掩模
150、350 侧壁材料层
155 间隙壁
117 目标图案
335 未蚀刻部
355 侧壁部
360 掩模
D1、D2 尺寸
G1、G2、G3、G4、G5 间隔
P1、P2 间距
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参照图1至图4，所绘示者为本发明第一优选实施例中形成半导体结构的方法的步骤示意图。首先，提供一基底100，基底100例如是仅包含一半导体基底，如含硅基底(silicon containing substrate)、硅覆绝缘基底(silicon-on-insulator substrate)等，或是同时包含该半导体基底以及其上或其内进一步形成的绝缘层(insulating layer)或主动元件(active element)等，且基底100上形成一目标层(target layer)110。在本实施例中，目标层110例如是一硬掩模层(hard mask layer)，其可选择包含氮化硅(SiN)、氮氧化硅(SiON)或碳氮化硅(SiCN)等绝缘材质，但不以此为限。而在其他实施例中，该目标层也可选择包含一半导体层如硅层(silicon layer)、外延硅层(epitaxial silicon layer)等，一导电层如铝层(aluminum layer,Al layer)、铜层(copper layer,Cu layer)或钨层(tungsten layer,W layer)等，或是一非导电层如介电层(dielectric layer)等，但不以此为限。
接着，在目标层110上形成多个图案化的轴心体(mandrel)130。轴心体130的材质例如包含多晶硅(polysilicon)，或是与下方目标层110相较具蚀刻选择比的合适材料，如氧化硅、氮化硅等。并且，轴心体310的制作工艺可整合一般现有的半导体制作工艺，如一标准栅极制作工艺，以在目标层110上形成多个相互分隔的栅极图案作为轴心体130。或者是，如图1所示，在目标层110上依序形成整体覆盖的一材料层(未绘示)与数个图案化掩模131，再将图案化掩模131的图案转移至下方的该材料层中，使得具有对应图案的该材料层即可作为各轴心体130。
具体来说，各轴心体130之间是被一间隔(gap)G1相互分隔，而具有相同的一间距(pitch)P1，而间隔G1例如是其曝光制作工艺中所能达到的最小尺寸(criticaldimension,CD)。其中，间距P1的长度(length)较佳是至少大于轴心体130的尺寸(dimension)/宽度(width)，但不以此为限。在一实施例中，还可依据实际元件需求，而在轴心体130形成后选择性地进行一蚀刻制作工艺，移除各轴心体130的一部份，形成具有较小尺寸/宽度的轴心体(未绘示)。
然后，在各轴心体130两侧形成间隙壁155。间隙壁155的形成方式，例如是全面性地在基底100上形成一侧壁材料层150，完全覆盖图案化掩模131、轴心体130以及下方的目标层110，如图2所示，再针对侧壁材料层150进行一回蚀刻制作工艺，选择性地移除一部分的侧壁材料层150，暴露出图案化掩模131的顶面，而形成如图3所示的间隙壁155。由此，侧壁材料层150较佳是包含不同于图案化掩模131、目标层110的材质，如氧化硅等。
后续，则可在该回蚀刻制作工艺后，完全移除图案化掩模131与轴心体130，并以间隙壁155作为蚀刻掩模，继续图案化下方的目标层110，形成所需的目标图案115或目标结构(未绘示)。其中，目标图案115是对应于间隙壁155而形成，因此，各目标图案115之间是被一间隔G2相互分隔，而具有相同的一间距P2。各间隔G2的尺寸小于原始轴心体130之间的间隔G1(即该最小尺寸)，并约等于各轴心体130的宽度，如图3所示。在本实施例中，较佳是使间隙壁155形成时的厚度约等于各轴心体130的尺寸/宽度，使得后续形成的目标图案115的间距P2，可大体上为轴心体130间距P1的二分之一，例如是约为75纳米(nm)至85纳米左右。本领域者应可以理解，前述目标图案115的间隔、尺寸等条件，均取决于该侧壁图案转移技术中轴心体130与间隙壁155尺寸与厚度的设计等，本实施例中虽是以最终形成间距P2较小，而尺寸约等同于间隙壁155(即等同于轴心体130)的实施态样作为说明，但其实际操作并不限于此，而可依据实际元件需求做适当调整。
然后，如图4所示，完全移除间隙壁155，而保留其下方的目标图案115。在本实施例中，可继续通过目标图案115作为后续蚀刻制作工艺的掩模，进一步图案化基底100，例如是该半导体基底本身及/或其上所形成的该绝缘层。而在该目标层包含该半导体层、该导电层或该非导电层的实施例中，则可利用所形成的该等目标图案，继续进行后续所需制作工艺。
由此，即完成本发明第一实施例中形成半导体结构的方法。在本实施例中，是利用侧壁图案转移技术来形成目标图案115或其他目标结构，并通过控制轴心体130与间隙壁155的间距、尺寸与厚度等条件设计，而使目标图案115或其他目标结构可相对于最初形成的轴心体130而具有较小的间距P2与较小的间隔G2。由此，通过本实施例的方法，即可在制作工艺简化的前提下，形成布局相对密集且尺寸均匀的目标结构。
然而，在某些情况下，为因应产品需求，需在维持前述间距(约为75纳米至85纳米左右)的前提下，尽可能地扩大该等目标图案或目标结构的尺寸。由此，在前述实施例的方法的概念下，若需满足间距维持但尺寸扩大的条件，则应尽量缩小该等轴心体的尺寸，或是尽量扩大该间隙壁的厚度，但该些调整却易导致该等轴心体的倒塌(mandrel collapse)，或是使覆盖在各该轴心体上的该侧壁材料层易发生合并(merge)或产生悬突(overhang)等问题。
因此，本领域者应可轻易了解，为能满足实际产品需求的前提下，本发明形成半导体结构的方法也可能有其它态样，而不限于前述。因此，下文将进一步针对本发明形成半导体结构的方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参照图5至图9所示，其绘示本发明第二优选实施例中形成半导体结构的方法的步骤示意图。本实施例的形成方法虽同样是利用侧壁图案转移技术来图案化目标层110，但其与前述实施例的主要差异在于，形成尺寸由上而下渐增的多个轴心体330，如图5所示。再一实施例中，轴心体330的形成，例如是通过在目标层110上依序形成整体覆盖的一材料层(未绘示)与数个如前述图1所示的图案化掩模131，先进行一蚀刻制作工艺，整体性地缩小图案化掩模131的尺寸，再进行一各向同性蚀刻(isotropic etching)制作工艺图案化该材料层，使得被图案化后的该材料层可作为各轴心体330。或者，轴心体330的形成也可选择在形成整体覆盖的该材料层与如前述图1所示的图案化掩模131后，先进行该各向同性蚀刻，将该材料层图案化为多个上小下大的图案(未绘示)，再进行另一蚀刻制作工艺整体性地缩小图案化掩模131与该些图案的尺寸，而形成各轴心体330。
依据前述方法，各轴心体330的顶部可具有小于前述各轴心体130尺寸的一尺寸D1，例如是约为各轴心体130尺寸的二分之一至四分之一，但不以此为限。而各轴心体330的底部则因受到该侧向蚀刻的影响，而具有相对较大的一尺寸D2，例如是约为尺寸D1的1.5至2.5倍左右，但不以此为限。在本实施例中，为便于对照前述实施例的实施样态，而选择使各轴心体330可具有与前述实施例的轴心体130相同的间距P1，但本实施例所形成的轴心体的具体设置样态并不限于此，而可依据实际产品需求而调整相关参数。此外，各轴心体330之间虽同样具有间距P1，但由于各轴心体330的顶部与底部具有尺寸差异，各轴心体330之间的间隔G3不等于前述实施例中各轴心体130的间隔G1，较佳的是小于间隔G1，如图5所示。不过，在其他实施例中，也可按照实际产品需求，而选择使各轴心体330的间隔大于间隔G1。
如图6所示，全面性地在基底100上形成一侧壁材料层350，完全覆盖轴心体330以及下方的目标层110。侧壁材料层350可选择与前述侧壁材料层150具有相同的材质，例如是氧化硅，或是具有不同的材质。然后，进行至少一蚀刻制作工艺，依序移除部分的侧壁材料层350、图案化掩模131与部分的各轴心体330。详细来说，例如是先针对侧壁材料层350进行一回蚀刻制作工艺，选择性地移除一部分的侧壁材料层350移除覆盖在各轴心体330顶面与覆盖在目标层110上的侧壁材料层350，暴露出图案化掩模131与部分目标层110的顶面；接着，针对图案化掩模131的暴露顶面与其下方的部分轴心体330进行一垂直蚀刻(vertically etching)制作工艺，例如是一干蚀刻或湿蚀刻制作工艺，选择性地移除图案化掩模131再向下移除部分的轴心体330，如图7所示。在一实施例中，该垂直蚀刻制作工艺例如是选择通入流速为每分钟35～45标准毫升(sccm)的氧硫化碳(COS)气体、流速为每分钟200～250标准毫升的氮气(N2)以及流速为每分钟80-150标准毫升的氧气(O2)，并且在反应压力为10～12毫托耳(mTorr,mT)，等离子体系统的功率为400～600瓦(W)等条件下进行，但不以此为限。
由此，在该垂直蚀刻制作工艺后，各轴心体330以及覆盖在在各轴心体330顶面与覆盖在各轴心体330上的侧壁材料层350都被蚀刻为相互分隔的两个部分，其中，各轴心体330未被蚀刻的部分形成两未蚀刻部(unetched portions)335，而覆盖在各轴心体330上的侧壁材料层350未被蚀刻的部分则形成两侧壁部(spacer portions)355，并且，两未蚀刻部335是位于两侧壁部355内侧，并直接接触相邻的侧壁部355，如图7所示。使得位于内侧的两未蚀刻部335之间具有一间隔G4，其大体上等同于各轴心体330的尺寸D1，而位于外侧的侧壁部355则与相邻侧壁部355之间具有一间隔G5。本实施例较佳是调整前述侧壁材料层350的形成厚度，而使间隔G4大体上等同于间隔G5，但不以此为限。在其他实施例中，也可选择使间隔G4不同于间隔G5。在此设置下，各未蚀刻部335与其相互接触的各侧壁部355即可共同构成一掩模360，而各掩模360之间是被间隔G4、G5分该而相互分隔，如图7所示。
然后，如图8所示，利用各掩模360作为蚀刻掩模，继续图案化下方的目标层110，形成所需的目标图案117或目标结构(未绘示)。其中，目标图案117是对应于各掩模360而形成，因此，各目标图案117之间是被间隔G4、G5相互分隔，间隔G4、G5小于前述第一实施例中各目标图案的间隔G2。在本实施例中，为便于对照前述第一实施例的实施样态，较佳是调整制作工艺参数，而使所形成的各目标图案117可具有与前述实施例的目标图案115相同的间距P2，例如是约为75纳米至85纳米左右，但并不限于此。也就是说，本实施例所形成的目标图案117在维持相同的间距P2下，各目标图案117之间的间隔G4、G5(即尺寸D1)明显小于前述实施例中各目标图案115的间隔G2，而使各目标图案117的尺寸明显大于前述实施例中各目标图案115的尺寸，如图8所示。并且，各目标图案117的尺寸应明显大于各轴心体330的尺寸D1，较佳是约等同或大于各轴心体330的尺寸D2。
后续，如图9所示，完全移除掩模360，而保留其下方的目标图案117。在本实施例中，可继续通过目标图案117作为后续蚀刻制作工艺的掩模，进一步图案化基底100，例如是该半导体基底本身及/或其上所形成的该绝缘层。而在该目标层包含该半导体层、该导电层或该非导电层的实施例中，则可利用所形成的该等目标图案，继续进行后续所需制作工艺。
由此，即完成本发明第二实施例中形成半导体结构的方法。在本实施例中，同样是利用侧壁图案转移技术来形成目标图案117，但却是利用各轴心体330的一部分与覆盖在各轴心体330上的侧壁材料层350的一部分共同构成的掩模360作为后续图案化目标层110的蚀刻掩模。由此，本实施例的各目标图案117应是同时对应于侧壁部355与未蚀刻部335的图案而形成，相对于仅对应于间隙壁155而形成的目标图案115，可具有扩增的尺寸，例如是约等同或大于初始形成的各轴心体330的尺寸D2。由此，通过本实施例的方法，即可在制作工艺简化的前提下，有效形成布局相对密集、尺寸均匀且扩增的目标结构。
整体来说，本发明提供一种利用侧壁图案转移技术来形成目标图案或目标结构的方法。相较于一般侧壁图案转移技术在完全移除轴心体后，仅利用该些轴心体两侧的间隙壁来定义各该目标图案或目标结构，本发明的方法是利用部分移除后的轴心体与间隙壁所共同组成的掩模来定义各该目标图案或目标结构，使得该些目标图案或目标结构可在维持其微小间距(例如是约为75纳米至85纳米左右)的前提下，尽可能地缩小该些目标图案或目标结构的间隔，而达到扩增的尺寸。因此，本发明的方法可实际应用于一半导体存储装置中，配合产品需求而形成布局相对密集、尺寸均匀且扩增的图案或结构。举例来说，本发明可应用于一动态随机处理存储器(dynamic random access memory,DRAM)装置的制作工艺，利用前述方法形成目标图案117作为图案化掩模，用于定义可电连接各存储节点(storage node contact,SNC)的各个接触垫(SN pad)，使得该动态随机处理存储器装置内所设置的该接触垫可具有布局相对密集、尺寸均匀且扩增等特性，有利于优化该动态随机处理存储器装置的整体结构与装置效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包含：
在一基底上形成一目标层；
在该目标层上形成多个轴心体；
在该目标层上形成一材料层，覆盖该些轴心体；
进行一蚀刻制作工艺，部分移除各该轴心体与覆盖在各该轴心体上的该材料层，以形成多个掩模，其中各该掩模包含来自于各该轴心体的一未蚀刻部以及来自于覆盖在各该轴心体上的该材料层的一侧壁部；以及
通过该些掩模，图案化该目标层，以形成多个图案。
2.依据权利要求1所述的半导体结构的形成方法，其特征在于，该些图案之间具有多个间隔而彼此分隔，且各该间隔的尺寸小于各该轴心体的尺寸。
3.依据权利要求1所述的半导体结构的形成方法，其特征在于，该未蚀刻部与该侧壁部直接接触。
4.依据权利要求2所述的半导体结构的形成方法，其特征在于，在该蚀刻制作工艺后，各该轴心体被蚀刻为两个未蚀刻部，且覆盖在各该轴心体上的该材料层被蚀刻为两个侧壁部。
5.依据权利要求4所述的半导体结构的形成方法，其特征在于，该些间隔包含第一间隔与第二间隔，该第一间隔形成在任两相邻未蚀刻部之间，该第二间隔形成在任两相邻侧壁部之间。
6.依据权利要求1所述的半导体结构的形成方法，其特征在于，各该轴心体的顶部具有第一尺寸，各该轴心体的底部具有第二尺寸，该第二尺寸大于该第一尺寸。
7.依据权利要求6所述的半导体结构的形成方法，其特征在于，该些图案之间具有多个间隔而彼此分隔，各该间隔的尺寸约等于该第一尺寸。
8.依据权利要求6所述的半导体结构的形成方法，其特征在于，各该图案的尺寸大于各该轴心体的该第一尺寸。
9.依据权利要求1所述的半导体结构的形成方法，其特征在于，该蚀刻步骤包含提供氧硫化碳气体进行反应。
10.依据权利要求1所述的半导体结构的形成方法，其特征在于，该蚀刻步骤包含提供氧气或氮气进行反应。
11.一种半导体结构的形成方法，其特征在于，包含：
在一基底上形成一目标层；
在该目标层上形成多个轴心体；
在该目标层上形成一材料层，覆盖该些轴心体；
进行一蚀刻制作工艺，部分移除各该轴心体与覆盖在各该轴心体上的该材料层，以形成多个掩模；以及
通过该些掩模，图案化该目标层，以形成多个图案，其中各该图案的尺寸大于各该轴心体的尺寸。
12.依据权利要求11所述的半导体结构的形成方法，其特征在于，在该蚀刻制作工艺后，各该轴心体被蚀刻为两个未蚀刻部，且覆盖在各该轴心体上的该材料层被蚀刻为两个侧壁部。
13.依据权利要求12所述的半导体结构的形成方法，其特征在于，各该掩模包含相邻且直接接触的未蚀刻部以及侧壁部。
14.依据权利要求12所述的半导体结构的形成方法，其特征在于，该些图案之间具有多个间隔而彼此分隔，且各该间隔的尺寸小于各该轴心体的尺寸。
15.依据权利要求14所述的半导体结构的形成方法，其特征在于，该些间隔包含第一间隔与第二间隔，该第一间隔形成在任两相邻未蚀刻部之间，该第二间隔形成在任两相邻侧壁部之间。
16.依据权利要求11所述的半导体结构的形成方法，其特征在于，该蚀刻步骤包含提供氧硫化碳气体进行反应。
17.依据权利要求11所述的半导体结构的形成方法，其特征在于，该蚀刻步骤包含提供氧气或氮气进行反应。
CN201810297807.4A 2018-04-04 2018-04-04 形成半导体结构的方法 Active CN110349845B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810297807.4A CN110349845B (zh) 2018-04-04 2018-04-04 形成半导体结构的方法
US15/969,788 US10672612B2 (en) 2018-04-04 2018-05-03 Method of forming semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810297807.4A CN110349845B (zh) 2018-04-04 2018-04-04 形成半导体结构的方法

Publications (2)

Publication Number Publication Date
CN110349845A true CN110349845A (zh) 2019-10-18
CN110349845B CN110349845B (zh) 2020-09-22

Family

ID=68096101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810297807.4A Active CN110349845B (zh) 2018-04-04 2018-04-04 形成半导体结构的方法

Country Status (2)

Country Link
US (1) US10672612B2 (zh)
CN (1) CN110349845B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11232952B2 (en) 2020-03-05 2022-01-25 Nanya Technology Corporation Semiconductor device structure with fine patterns and method for forming the same
CN113506727A (zh) * 2021-06-29 2021-10-15 上海华力微电子有限公司 一种改善自对准双重曝光工艺侧墙倾斜的制作方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120247A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Method of forming fine patterns using multiple spacer patterns
CN102239541A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
US20150348795A1 (en) * 2014-05-27 2015-12-03 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048813B2 (en) 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
US8883649B2 (en) 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US9188516B2 (en) * 2011-10-19 2015-11-17 Wuhan Cell Marker & Machine Tech Co., Ltd. Device for staining suspended cells
JP2015185770A (ja) * 2014-03-25 2015-10-22 株式会社東芝 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120247A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Method of forming fine patterns using multiple spacer patterns
CN102239541A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
US20150348795A1 (en) * 2014-05-27 2015-12-03 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN110349845B (zh) 2020-09-22
US20190311901A1 (en) 2019-10-10
US10672612B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US20220254644A1 (en) Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
US9536778B2 (en) Self-aligned double patterning process for metal routing
US8871648B2 (en) Method for forming high density patterns
TWI488238B (zh) 一種半導體線路製程
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
CN109148269B (zh) 半导体装置的形成方法
CN102446703A (zh) 双重图形化方法
CN109309091A (zh) 图案化方法
CN109920730A (zh) 一种图案化方法
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
WO2021258561A1 (zh) 存储器的形成方法及存储器
CN110534525A (zh) 半导体装置及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN110349845A (zh) 形成半导体结构的方法
US8053370B2 (en) Semiconductor device and fabrications thereof
US20210391167A1 (en) Recognition method for photolithography process and semiconductor device
CN104078329A (zh) 自对准多重图形的形成方法
CN108281413B (zh) 制作电容器的方法
CN110391136B (zh) 图案化方法
CN109003937B (zh) 半导体存储器件的制作方法
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US10562762B2 (en) Method of forming semiconductor device
CN112735947A (zh) 半导体结构及其形成方法
CN110911272A (zh) 在半导体器件中形成微图案的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant