JP2015185770A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015185770A
JP2015185770A JP2014062668A JP2014062668A JP2015185770A JP 2015185770 A JP2015185770 A JP 2015185770A JP 2014062668 A JP2014062668 A JP 2014062668A JP 2014062668 A JP2014062668 A JP 2014062668A JP 2015185770 A JP2015185770 A JP 2015185770A
Authority
JP
Japan
Prior art keywords
hole
trench
etching
layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014062668A
Other languages
English (en)
Inventor
山本　洋
Hiroshi Yamamoto
洋 山本
佐々木　俊行
Toshiyuki Sasaki
俊行 佐々木
大村　光広
Mitsuhiro Omura
光広 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014062668A priority Critical patent/JP2015185770A/ja
Priority to US14/453,925 priority patent/US20150279689A1/en
Publication of JP2015185770A publication Critical patent/JP2015185770A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ホールおよびトレンチを垂直形状に加工し、ホールおよびトレンチのサイドエッチングを抑制する半導体装置の製造方法を提供する。
【解決手段】エッチング対象となる層の上に、第１面と第１面とは反対側の第２面とを有し第１面から第２面にまで貫通する第１ホールまたは第１トレンチが設けられたマスク層を形成する工程Ｓ１０と、第１ホールまたは第１トレンチから露出する層をエッチングすることにより層に第２ホールまたは第２トレンチを形成し、第１ホールの側壁または第１トレンチの側壁に、第１ホールまたは第１トレンチを閉塞せず第１ホールまたは第１トレンチの開口を狭める庇部を形成する工程Ｓ２０と、庇部下の第２ホール内または第２トレンチ内に斜めに入射するイオンを有するエッチングガスを供給し、第２ホールの側壁または第２トレンチの側壁をエッチングガスによりエッチングする工程Ｓ３０とを備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造に、プラズマ処理が用いられる。プラズマ処理は、プラズマを発生し、このプラズマ中のイオンを基板（例えば、半導体ウェーハ）、あるいは基板上に設けられた被膜に入射させることで基板、被膜を処理する方法である。半導体装置の製造プロセスにおいて、入射されたイオンが基板、被膜をエッチングすることで基板、被膜にホール、トレンチが形成される。半導体装置の製造プロセスでは、半導体装置の電気性能確保のために、加工形状の精密制御が要求される。例えば、ビアホール側壁やトレンチ側壁の垂直加工が要求される。
しかし、ホール、トレンチのアスペクト比が高くなり、ホール内、トレンチ内に斜めにイオンが入射すると、斜めに入射されたイオンがホール、トレンチの側壁に到達して、ホール、トレンチの側壁のエッチング（サイドエッチング）を引き起こし、加工形状の精密制御ができなくなる場合がある。
特開２０１１−２１１１６８号公報
本発明が解決しようとする課題は、ホールおよびトレンチを垂直形状に加工し、ホールおよびトレンチのサイドエッチングを抑制する半導体装置の製造方法を提供することである。
実施形態の半導体装置の製造方法は、エッチング対象となる層の上に、第１面と前記第１面とは反対側の第２面とを有し前記第１面から前記第２面にまで貫通する第１ホールまたは第１トレンチが設けられたマスク層を形成する工程と、前記第１ホールまたは前記第１トレンチから露出する前記層をエッチングすることにより前記層に第２ホールまたは第２トレンチを形成し、前記第１ホールの側壁または前記第１トレンチの側壁に、前記第１ホールまたは前記第１トレンチを閉塞せず前記第１ホールまたは前記第１トレンチの開口を狭める庇部を形成する工程と、前記庇部下の前記第２ホール内または前記第２トレンチ内に斜めに入射するイオンを有するエッチングガスを供給し、前記第２ホールの側壁または前記第２トレンチの側壁を前記エッチングガスによりエッチングする工程と、を備える。
図１は、本実施形態に係る半導体装置の製造方法を表すフロー図である。 図２（ａ）は、本実施形態に係る半導体装置の製造方法を表す模式的断面図であり、図２（ｂ）は、本実施形態に係る半導体装置の製造方法を表す模式的平面図である。 図３は、本実施形態に係る半導体装置の製造方法を表す模式的断面図である。 図４は、本実施形態に係る半導体装置の製造方法を表す模式的断面図である。 図５は、本実施形態に係る半導体装置の製造方法を表す模式的断面図である。 図６は、本実施形態に係る半導体装置の製造方法を表す模式的断面図である。 図７は、参考例に係る半導体装置の製造方法を表す模式的断面図である。 図８（ａ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的断面図であり、図８（ｂ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的平面図である。 図９（ａ）〜図９（ｃ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的断面図である。 図１０は、本実施形態に係るプラズマ処理装置を表す概略構成図である。 図１１は、本実施形態に係る基板電極を表す斜視図である。 図１２は、本実施形態に係る電極素子に印加される電圧波形（位相差π／２）を表す図である。 図１３は、本実施形態に係るサンプルに入射されるイオンを表す模式図である。 図１４（ａ）および図１４（ｂ）は、本実施形態に係るトレンチおよびホールの側壁を加工している様子を表す模式図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
本実施形態では、ホール側壁、トレンチ側壁の垂直加工が可能なプラズマ処理装置を用いてホール加工、トレンチ加工を行う。このプラズマ処理装置では、プラズマ中のイオンをホール内、トレンチ内に斜めに入射させることができる。プラズマ処理装置の詳細については後述する。まず、本実施形態に係る半導体装置の製造方法について説明する。
図１は、本実施形態に係る半導体装置の製造方法を表すフロー図である。
本実施形態では、まず、エッチング対象となる層の上に、表面と、表面とは反対側の裏面とを有し表面から裏面にまで貫通する第１ホールが設けられたマスク層を形成する（ステップＳ１０）。
次に、第１ホールから露出する上記の層をエッチングすることにより、この層に第２ホールを形成し、第１ホールの側壁に、第１ホールを閉塞せず第１ホールの開口を狭める庇部を形成する（ステップＳ２０）。
次に、庇部下の第２ホール内に斜めに入射するイオンを有するエッチングガスを供給し、第２ホールの側壁をエッチングガスによりエッチングする（ステップＳ３０）。
図１のフローの具体例を、図２（ａ）〜図６を用いながら説明する。
図２（ａ）は、本実施形態に係る半導体装置の製造方法を表す模式的断面図であり、図２（ｂ）は、本実施形態に係る半導体装置の製造方法を表す模式的平面図であり、図３〜図６は、本実施形態に係る半導体装置の製造方法を表す模式的断面図である。本実施形態では、図にＸＹＺ座標系を導入している。
図２（ａ）に表すように、下地１０の上に層２０を形成する。続いて、層２０の上にマスク層３０を形成する。マスク層３０は、表面３０ｓと表面３０ｓとは反対側の裏面３０ｒとを有する。マスク層３０には、表面３０ｓから裏面３０ｒにまで貫通するホール３０ｈが設けられている。マスク層３０を上面視したホール３０ｈの外形は、例えば、円状になっている。なお、マスク層３０を上面視したホール３０ｈの外形は、円状に限らず、四角形等の矩形も含む。
ここで、下地１０は、半導体基板、絶縁層等である。また、層２０は、半導体層または絶縁層を有する。例えば、層２０は、図中のＺ方向に導電層と絶縁層とが交互に積層された層、シリコン酸化物、シリコン窒化物を含む層等である。マスク層３０の材料は、カーボン（Ｃ）、酸化シリコン（ＳｉＯ２）等である。マスク層３０の材料は、その下層の層２０に対してエッチング速度が遅い材料が選択される。
次に、図３に表すように、ホール３０ｈから露出する層２０を、エッチングする。エッチングは、例えばＲＩＥ（Reactive Ion Etchig）である。これにより、層２０にホール２０ｈが形成される。ここで、ホール２０ｈの内径に対する、ホール２０ｈの深さの比の値（アスペクト比）は、１０以上である。このＲＩＥでは、層２０からマスク層３０に向かうＺ方向に平行に飛遊するイオンをホール３０ｈ内に入射させる。図では、エッチングガス中のイオンが進行する様子を矢印４０で表している。これを、イオン４０とする。エッチングガスは、例えば、ＣＨＦ３等の炭素（Ｃ）、フッ素（Ｆ）を含むガス、臭化水素（ＨＢｒ）、酸素（Ｏ２）等である。
エッチング後において、ホール２０ｈの下部は、その径が下地１０に向かうほど小さくなるテーパ形状をなす。テーパ形状をなすホール２０ｈの部分をテーパ部２０ｔｐとする。テーパ部２０ｔｐが形成される要因として、例えば、アスペクト比の大きいホール２０ｈの下部ではＺ方向に平行に進行するイオン（エッチャント）の量が充分でなかったり、あるいは、アスペクト比の大きいホール２０ｈの下部では、エッチングされた層２０の成分が再付着したりすること等が考えられる。
ホール２０ｈを形成した後は、層２０をエッチングするエッチングガスの供給を停止する。
次に、図４に表すように、ホール３０ｈの側壁３０ｗに、ホール３０ｈを閉塞せず側壁３０ｗからホール３０ｈの中心軸３０ｃに向かって突出する庇部３１を形成する。庇部３１は、マスク層３０の一部をエッチングし、このエッチングしたマスク層３０の成分をホール３０ｈの側壁３０ｗに再付着させることにより形成する。マスク層３０をエッチングするガスとしては、層２０のエッチング速度よりもマスク層３０のエッチング速度が速くなるガスが選択される。
また、マスク層３０のエッチングでは、化学的エッチングではなく、物理的エッチングが支配的となる条件でエッチングを進める。物理的エッチングとは、例えば、スパッタリング等である。物理的エッチングで用いられるエッチングガスは、アルゴン（Ａｒ）等の希ガス、硫化カルボニル（ＣＯＳ）と酸素（Ｏ２）との混合ガス、窒素（Ｎ２）等である。
例えば、マスク層３０がカーボンを含む場合、マスク層３０をエッチングするエッチングガスとして、硫化カルボニル（ＣＯＳ）と酸素（Ｏ２）とを含むプラズマガスが選択される。このようなプラズマガスを用いることにより、マスク層３０は化学的エッチングよりも物理的エッチングが支配的な条件でエッチングされる。
また、庇部３１を形成する工程では、ホール３０ｈの側壁３０ｗからの庇部３１の高さＬが次のように制御される。
例えば、図１に示したステップＳ３０において、図５に表すマスク層３０の表面３０ｓに対して垂直な法線９０からのイオン４０が傾く最大角度をθｍとする。この最大角度θｍは、例えば、１°〜１０°とする。
次に、層２０の表面２０ｓと、斜めイオン入射によってホール２０ｈの側壁２０ｗをエッチングする位置との間の最小距離をａとする。本実施形態では、ホール２０ｈのテーパ部２０ｔｐの側壁２０ｗをエッチングし、最終的にホール２０ｈを垂直形状にすることを目的としている。このため、最小距離ａは、層２０の表面２０ｓとテーパ部２０ｔｐの上部までの距離になる。そして、プラズマガスに印加するバイアスパワーを調整して、庇部３１の高さＬを、ｔａｎθｍ＝Ｌ／ａの式を満たすように制御する。
庇部３１は、プラズマガス中のイオンエネルギーを増大させるほど成長速度が速い。例えば、プラズマガスに印加するバイアスパワーを増大させるほど、庇部３１の成長速度が速くなる。例えば、プラズマガスに印加している高周波電圧（パルスバイアス）のパワーを２００Ｗ以上の範囲で調整し、所望の高さＬの庇部３１を形成する。ここで、パルスバイアスの周波数は１３ＭＨｚである。
なお、上述した方法では、層２０にホール２０ｈを形成した後に、マスク層３０をエッチングして、庇部３１を形成する方法のほか、庇部３１を、層２０にホール２０ｈを形成している際に形成してもよい。
上述したように、マスク層３０の材料は、その下層の層２０に対してエッチング速度が遅い材料が選択されている。しかし、ＲＩＥによって層２０にホール２０ｈを形成しているときには、マスク層３０の一部もエッチングされている。このエッチングされるマスク層３０の成分をマスク層３０の側壁３０ｗに再付着させて庇部３１を形成してもよい。
次に、図６に表すように、庇部３１下のホール２０ｈ内にエッチングガスを供給する。エッチングガスは、斜めに入射するイオン４０を含んでいる。従って、ホール２０ｈのテーパ部２０ｔｐの側壁２０ｗには、イオン４０が照射されて、テーパ部２０ｔｐの側壁２０ｗがエッチングされる。但し、距離ａで表される部分の側壁２０ｗには、庇部３１の遮蔽効果によって、イオン４０が照射されない。
ここで、「θｍ」は、イオン４０の傾きの最大角度としている。従って、最大角度θｍよりも小さい角度θで入射するイオン４０もエッチングガス中に含まれている。また、図５、６では、法線９０から右側に傾くイオン４０の様子が表されているが、法線９０から左側に傾くイオン４０も存在している。また、プラズマ処理装置は、下地１０、層２０、およびマスク層３０を回転することもできる（後述）。
従って、テーパ部２０ｔｐの側壁２０ｗ全域にイオン４０が照射されて、エッチング後の最終的なホール２０ｈの形状は、図６のように垂直形状になる。この後、庇部３１は、例えばエッチングによって除去される。
（参考例）
図７は、参考例に係る半導体装置の製造方法を表す模式的断面図である。
図７のように、庇部３１を設けないでホール２０ｈ内にエッチングガスを供給すると、斜めに入射するイオン４０が距離ａで表される部分の側壁２０ｗに照射されてしまう。これにより、ホール２０ｈの側壁２０ｗが矢印２０ｓｅで示すごとく、サイドエッチングされてしまう。
これに対し、本実施形態では、庇部３１を設けたことにより、距離ａで表される部分の側壁２０ｗにイオン４０が照射されない。これにより、ホール２０ｈの側壁２０ｗはサイドエッチングされず、さらに、テーパ部２０ｔｐの側壁２０ｗがエッチングされて、垂直形状のホール２０ｈが形成される。
（変形例）
図８（ａ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的断面図であり、図８（ｂ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的平面図である。
図８（ａ）および図８（ｂ）に表すように、層２０の上に形成するマスク層３０には、ホール３０ｈに代えて、トレンチ３０ｔを形成してもよい。トレンチ３０ｔは、マスク層３０の表面３０ｓから裏面３０ｒにまで貫通している。トレンチ３０ｔは、例えば、Ｘ方向に延在している。
図９（ａ）〜図９（ｃ）は、本実施形態の変形例に係る半導体装置の製造方法を表す模式的断面図である。
次に、図９（ａ）に表すように、トレンチ３０ｔから露出する層２０をエッチングすることにより、層２０にトレンチ２０ｔを形成する。
次に、図９（ｂ）に表すように、トレンチ３０ｔの側壁に、トレンチ３０ｔを閉塞せず、トレンチ３０ｔの側壁３０ｗからトレンチ３０ｔの幅（開口）を狭める庇部３２を形成する。庇部３２は、Ｘ方向に延在している。
次に、図９（ｃ）に表すように、庇部３２の下のトレンチ２０ｔ内に、斜めに入射するイオンを有するエッチングガスを供給し、トレンチ２０ｔの側壁２０ｗをエッチングガスによりエッチングする。ここで、図９（ｃ）には、法線から右側に傾くイオン４０の様子が表されているが、法線から左側に傾くイオン４０も存在している（後述）。従って、テーパ部２０ｔｐの側壁２０ｗ全域にイオン４０が照射されて、エッチング後の最終的なトレンチ２０ｔの形状は、垂直形状になる。この後、庇部３２は、例えばエッチングによって除去される。
（プラズマ処理装置）
本実施形態に係るプラズマ処理装置を説明する。
図１０は、本実施形態に係るプラズマ処理装置の概略構成図である。
プラズマ処理装置１００は、平行平板型のＲＩＥ（Reactive Ion Etching）装置である。
プラズマ処理装置１００は、プラズマＰＬ中のイオン４０を、半導体基板を有するサンプル８０に入射することで、サンプル８０をエッチングし、ホール、トレンチ、庇部等を形成する。
プラズマ処理装置１００は、チャンバ１１０、排気口１２０、プロセスガス導入管１３０、サセプタ１４０、基板電極１５０、対向電極１６０、容量１７０ａ、１７０ｂ、ＲＦ高周波電源２１０、ＲＦ低周波電源２２０ａ、２２０ｂ、フィルタ２３０ａ、２３０ｂ、２４０ａ、２４０ｂ、位相調整器２５０を有する。サセプタ１４０は、回転することができ、サセプタ１４０が回転することにより、サンプル８０が回転する。
チャンバ１１０は、サンプル８０のエッチングを行うエッチング処理室である。排気口１２０は、図示しない圧力調整バルブ、排気ポンプに接続されている。チャンバ１１０内の気体は、排気口１２０から排気され、チャンバ１１０内が高真空に保たれる。また、プロセスガス導入管１３０からプロセスガスが導入される場合、プロセスガス導入管１３０から流入するガスの流量と排気口１２０から流出するガスの流量が釣り合い、チャンバ１１０の圧力が略一定に保たれる。
プロセスガス導入管１３０は、サンプル８０の処理用のプロセスガスをチャンバ１１０内に導入する。このプロセスガスは、プラズマＰＬの形成に用いられる。放電により、プロセスガスがイオン化してプラズマＰＬとなり、プラズマＰＬ中のイオン４０がサンプル８０のエッチングに用いられる。
サセプタ１４０は、サンプル８０を保持する保持部である。基板電極１５０は、サセプタ１４０に配置され、サンプル８０の下面と近接または接触する上面を有する略平板状の電極である。
図１１は、本実施形態に係る基板電極を表す斜視図である。
基板電極１５０は、複数に分割される分割電極であり、交互に配置される、２つのグループの電極素子Ｅ１、Ｅ２を有する。２つのグループの電極素子Ｅ１、Ｅ２は、軸方向Ａに沿う中心軸、および直径Ｒの略円柱形状を有し、間隔Ｄ（中心軸間の距離）で、略平行に配置される。
基板電極１５０に、ＲＦ高周波電源２１０、ＲＦ低周波電源２２０ａ、２２０ｂからＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが印加される。電極素子Ｅ１に、ＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ａが重畳された電圧波形ＲＦ１が印加される。電極素子Ｅ２に、ＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ｂが重畳された電圧波形ＲＦ２が印加される。
ＲＦ高周波電圧Ｖ１は、電極素子Ｅ１、Ｅ２の双方に印加され、プラズマＰＬの発生に用いられる高周波の交流電圧である。ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂは、電極素子Ｅ１、Ｅ２にそれぞれ印加され、プラズマＰＬからのイオン４０の引き込みに用いられる低周波の交流電圧である。
対向電極１６０（図１０）は、チャンバ１１０内に基板電極１５０に対向して配置され、グランド電位とされている。この対向電極１６０と基板電極１５０とにより、プラズマ処理装置１００には、平行平板電極が設けられている。
容量１７０ａ、１７０ｂは、ＲＦ高周波電源２１０、ＲＦ低周波電源２２０ａ、２２０ｂからサンプル８０に至るまでの経路上の容量を合成した合成容量である。
ＲＦ高周波電源２１０は、基板電極１５０へ印加するＲＦ高周波電圧Ｖ１を発生する。ＲＦ高周波電圧Ｖ１の周波数ｆｈは、１０ＭＨｚ〜１０００ＭＨｚである。
ＲＦ低周波電源２２０ａ、２２０ｂは、基板電極１５０へ印加するＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂを発生する。ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの周波数ｆｌは０．１ＭＨｚ以上、２０ＭＨｚ以下である。ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂは、略同一周波数であり、位相差α（例えば、π／２、π）を有する。なお、周波数ｆｈと周波数ｆｌとは同じ周波数が重ならないように制御される。
図示しない整合器によって、ＲＦ高周波電源２１０、およびＲＦ低周波電源２２０ａ、２２０ｂとプラズマＰＬとのインピーダンスが整合される。
ここで、ＲＦ高周波電圧Ｖ１は、Ｖ１＝Ｖ０１・ｓｉｎ（２π・ｆｈ・ｔ）の式で表され、ＲＦ低周波電圧Ｖ２ａは、Ｖ２ａ＝Ｖ０２・ｓｉｎ（２π・ｆｌ・ｔ）の式で表され、ＲＦ低周波電圧Ｖ２ｂは、Ｖ２ｂ＝Ｖ０２・ｓｉｎ（２π・ｆｌ・ｔ＋α）で表される。
フィルタ２３０ａ、２３０ｂ（ＨＰＦ（High Pass Filter））は、ＲＦ低周波電源２２０ａ、２２０ｂからのＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂがＲＦ高周波電源２１０に入力するのを防止する。フィルタ２４０ａ、２４０ｂ（ＬＰＦ（Low Pass Filter））は、ＲＦ高周波電源２１０からのＲＦ高周波電圧Ｖ１がＲＦ低周波電源２２０ａ、２２０ｂに入力するのを防止する。
位相調整器２５０は、ＲＦ低周波電源２２０ａ、２２０ｂからのＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの位相差αを調整する。なお、高周波の波形は、ｓｉｎ波に限らず、パルスバイアスを用いてもよい。
図１２は、本実施形態に係る電極素子に印加される電圧波形（位相差π／２）を表す図である。
ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが電極素子Ｅ１、Ｅ２（基板電極１５０）に印加される。ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが基板電極１５０、対向電極１６０間に印加されることで、基板電極１５０（サンプル８０）の面に垂直な方向Ａｐ（図１１参照）の電界（垂直電界）が生成される。この結果、プラズマＰＬ中のイオン４０が基板電極１５０（サンプル８０）に引き込まれる。
ここで、電極素子Ｅ１、Ｅ２に印加されるＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂは、位相差αを有する。このため、垂直電界に加えて、基板電極１５０（サンプル８０）の面に平行で、電極素子Ｅ１、Ｅ２の軸方向Ａに直交する方向Ａｈに平行な方向の電界Ｆが発生する（後述の図１３参照）。この結果、この電界Ｆに追随して、イオン４０が垂直方向に対して入射角度θを有するように（斜めに）入射する。イオン４０が斜入射することで、サンプル８０の高精度でのエッチングが可能となる。
この電界Ｆは、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの周期に応じて振動する。この結果、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの周期に応じて、イオン４０の入射角度θが周期的に振動する。
このように、サンプル８０に、軸方向Ａに沿って、入射角度θが正方向、負方向のイオンが交互に入射する。即ち、本実施形態では、サンプル８０に対して、イオン４０を入射角度θで斜入射できる。
（プラズマ処理装置の動作）
図１３は、本実施形態に係るサンプルに入射されるイオンを表す模式図である。
真空引きされ所定の圧力（例えば、０．０１Ｐａ以下）に達したチャンバ１１０内に、図示しない搬送機構によりサンプル８０が搬送される。次に、サセプタ１４０にサンプル８０が保持される。
次に、プロセスガス導入管１３０からサンプル８０の処理用のプロセスガスが導入される。このとき、チャンバ１１０内に導入されたプロセスガスは、図示しない圧力調整バルブと排気ポンプにより排気口１２０から所定の速度で排気される。この結果、チャンバ１１０内の圧力は略一定（例えば、１．０〜６．０Ｐａ程度）に保たれる。
次に、ＲＦ高周波電源２１０、ＲＦ低周波電源２２０ａ、２２０ｂからＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが基板電極１５０へ印加される。電極素子Ｅ１に、ＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ａが重畳された電圧波形ＲＦ１が印加される。電極素子Ｅ２に、ＲＦ高周波電圧Ｖ１、ＲＦ低周波電圧Ｖ２ｂが重畳された電圧波形ＲＦ２が印加される。
ＲＦ高周波電源２１０からのＲＦ高周波電圧Ｖ１により、プラズマＰＬの密度が制御される。ＲＦ低周波電源２２０ａ、２２０ｂからのＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂにより、サンプル８０へ入射するイオン４０の入射エネルギーが制御される。このイオン４０により、サンプル８０がエッチングされる。
また、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが電極素子Ｅ１、Ｅ２（基板電極１５０）に印加される。ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが基板電極１５０、対向電極１６０間に印加されることで、基板電極１５０（サンプル８０）の面に垂直な方向Ａｐの垂直電界が生成される（図１０参照）。この結果、プラズマＰＬ中のイオン４０が基板電極１５０（サンプル８０）に引き込まれる。
ここで、電極素子Ｅ１、Ｅ２に印加されるＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂは、位相差αを有する。このため、垂直電界に加えて、基板電極１５０（サンプル８０）の面に平行で、電極素子Ｅ１、Ｅ２の軸方向Ａに直交する方向Ａｈに平行な方向の電界Ｆが発生する（図１１参照）。この結果、電界Ｆに追随して、イオン４０が垂直方向に対して入射角度θを有するように入射する。
この電界Ｆは、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの周期に応じて振動する。この結果、ＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂの周期に応じて、イオン４０の入射角度θが周期的に振動する。このように、サンプル８０に、軸方向Ａに沿って、入射角度θが正方向、負方向のイオンが交互に入射する。
なお、ＲＦ低周波電源２２０ａ、２２０ｂからＲＦ低周波電圧Ｖ２ａ、Ｖ２ｂが位相差なく印加されるように位相調整器２５０を制御することにより、イオン４０の振動を停止することもできる。つまり、プラズマ処理装置１００は、イオン４０が略垂直に入射する通常のＲＩＥを行うこともできる。すなわち、図３〜図６に表す工程は、同じエッチング処理室内で行うことができる。これにより、半導体装置製造のスループットが向上する。
図１４（ａ）および図１４（ｂ）は、本実施形態に係るトレンチおよびホールの側壁を加工している様子を表す模式図である。
図１４（ａ）および図１４（ｂ）に表すように、サンプル８０は、下地１０、層２０、およびマスク層３０を有する。下地１０上に層２０が形成され、層２０上にマスク層３０が形成されている。
図１４（ａ）に表すマスク層３０には、Ｘ軸に沿う複数のトレンチ３０ｔが設けられている。図１４（ｂ）に表すマスク層３０には、複数のホール３０ｈが設けられている。
ここで、図１４（ａ）では、サンプル８０が回転していない。一方、図１４（ｂ）では、サンプル８０が回転しているとする。図１４（ａ）および図１４（ｂ）では、Ｘ軸が図１１に示す電極素子Ｅ１、Ｅ２が延びる方向と一致しているとする。
図１４（ａ）は、Ｘ軸を回転軸としてイオン４０の入射角度θ（−７．５°≦θ≦７．５°）が変化する。その結果、トレンチ２０ｔのテーパ部２０ｔｐの側壁にイオン４０が入射する。なお、ここでの入射角度θの値は一例であり、この値に限らない。図１４（ｂ）では、サンプル８０が回転され、イオン４０の入射角度がＹ軸とＸ軸とで対称となる。つまり、全方位からイオン４０が斜入射して、ホール２０ｈのテーパ部２０ｔｐの側壁が全方位からエッチングされる。つまり、斜めに入射するイオンを有するエッチングガスを供給する際に、エッチング対象を保持する保持部（サセプタ１４０）が回転されて、ホール２０ｈの側壁が全方位からエッチングガスによりエッチングされる。
このように、本実施形態によれば、通常のＲＩＥと、庇部の形成と、斜めイオンによるＲＩＥとを組み合わせ、サイドエッチングが抑制された垂直形状のホール、トレンチを形成することができる。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下地、 ２０ 層、 ２０ｈ ホール（第２ホール）、 ２０ｓ 表面、 ２０ｔ トレンチ（第２トレンチ）、 ２０ｔｐ テーパ部、 ２０ｗ 側壁、 ３０ マスク層、 ３０ｃ 中心軸、 ３０ｈ ホール（第１ホール）、 ３０ｒ 裏面（第２面）、 ３０ｓ 表面（第１面）、 ３０ｔ トレンチ（第１トレンチ）、 ３０ｗ 側壁、 ３１、３２ 庇部、 ４０ イオン、 ８０ サンプル、 ９０ 法線、 １００ プラズマ処理装置、 １１０ チャンバ、 １２０ 排気口、 １３０ プロセスガス導入管、 １４０ サセプタ、 １５０ 基板電極、 １６０ 対向電極、 １７０ａ、１７０ａ 容量、 ２１０ 高周波電源、 ２２０ａ、２２０ｂ 低周波電源、 ２３０ａ、２３０ｂ フィルタ、 ２４０ａ、２４０ｂ フィルタ、 ２５０ 位相調整器

Claims (5)

  1. エッチング対象となる層の上に、第１面と前記第１面とは反対側の第２面とを有し前記第１面から前記第２面にまで貫通する第１ホールまたは第１トレンチが設けられたマスク層を形成する工程と、
    前記第１ホールまたは前記第１トレンチから露出する前記層をエッチングすることにより前記層に第２ホールまたは第２トレンチを形成し、前記第１ホールの側壁または前記第１トレンチの側壁に、前記第１ホールまたは前記第１トレンチを閉塞せず前記第１ホールまたは前記第１トレンチの開口を狭める庇部を形成する工程と、
    前記庇部下の前記第２ホール内または前記第２トレンチ内に斜めに入射するイオンを有するエッチングガスを供給し、前記第２ホールの側壁または前記第２トレンチの側壁を前記エッチングガスによりエッチングする工程と、
    を備えた半導体装置の製造方法。
  2. 前記第２ホールまたは前記第２トレンチの形成と、前記第２ホールの側壁または前記第２トレンチの側壁のエッチングとを、同じエッチング処理室内で行う請求項１に記載の半導体装置の製造方法。
  3. 前記庇部を、前記層に前記第２ホールまたは前記第２トレンチを形成している際に形成する請求項１または２に記載の半導体装置の製造方法。
  4. 前記庇部を、前記層に前記第２ホールまたは前記第２トレンチを形成した後に、前記マスク層を物理的にエッチングして形成する請求項１または２に記載の半導体装置の製造方法。
  5. 前記斜めに入射するイオンを有するエッチングガスを供給する際に、前記エッチング対象を保持する保持部が回転されて、前記第２ホールの側壁を全方位から前記エッチングガスによりエッチングする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
JP2014062668A 2014-03-25 2014-03-25 半導体装置の製造方法 Pending JP2015185770A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014062668A JP2015185770A (ja) 2014-03-25 2014-03-25 半導体装置の製造方法
US14/453,925 US20150279689A1 (en) 2014-03-25 2014-08-07 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014062668A JP2015185770A (ja) 2014-03-25 2014-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015185770A true JP2015185770A (ja) 2015-10-22

Family

ID=54191407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014062668A Pending JP2015185770A (ja) 2014-03-25 2014-03-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20150279689A1 (ja)
JP (1) JP2015185770A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645921B2 (ja) * 2016-07-07 2020-02-14 キオクシア株式会社 プラズマ処理装置およびプラズマ処理方法
US10658184B2 (en) * 2016-12-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern fidelity enhancement with directional patterning technology
CN110349845B (zh) * 2018-04-04 2020-09-22 联华电子股份有限公司 形成半导体结构的方法
US11848176B2 (en) * 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897155B2 (en) * 2002-08-14 2005-05-24 Applied Materials, Inc. Method for etching high-aspect-ratio features
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures

Also Published As

Publication number Publication date
US20150279689A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US20170169996A1 (en) Plasma processing apparatus and plasma processing methdo
KR102375658B1 (ko) 다층막을 에칭하는 방법
JP6373160B2 (ja) プラズマ処理装置
KR100319664B1 (ko) 플라즈마처리장치
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US10074545B2 (en) Plasma processing apparatus and plasma processing method
US20160005833A1 (en) Feol low-k spacers
US20150155189A1 (en) Polarity control for remote plasma
US20160042968A1 (en) Integrated oxide and si etch for 3d cell channel mobility improvements
US20160042919A1 (en) Etching method of multilayered film
US9390935B2 (en) Etching method
JP2007180358A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR20180000692A (ko) 에칭 처리 방법
JP2009239012A (ja) プラズマ処理装置及びプラズマエッチング方法
JP2012015451A (ja) 基板処理装置及び基板処理方法
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
TWI674597B (zh) 蝕刻磁性層之方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US9263239B1 (en) Etching method of multilayered film
JP2015185770A (ja) 半導体装置の製造方法
TWI751423B (zh) 電漿處理裝置及電漿處理方法
TW200416856A (en) Method and device for plasma-etching organic material film
KR20150066519A (ko) 플라즈마 에칭 방법
KR20150016498A (ko) 플라즈마 에칭 방법