CN110289243B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN110289243B
CN110289243B CN201910643646.4A CN201910643646A CN110289243B CN 110289243 B CN110289243 B CN 110289243B CN 201910643646 A CN201910643646 A CN 201910643646A CN 110289243 B CN110289243 B CN 110289243B
Authority
CN
China
Prior art keywords
fin
silicon nitride
channel
nitride layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910643646.4A
Other languages
English (en)
Other versions
CN110289243A (zh
Inventor
刘厥扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910643646.4A priority Critical patent/CN110289243B/zh
Publication of CN110289243A publication Critical patent/CN110289243A/zh
Application granted granted Critical
Publication of CN110289243B publication Critical patent/CN110289243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件的制备方法，属于半导体技术领域。所述方法包括：提供一衬底，在衬底上制备鳍式场效晶体管Fin‑FET的N沟道和P沟道，N沟道包括至少一个第一鳍部，P沟道包括至少一个第二鳍部；在衬底、第一鳍部以及第二鳍部的表面覆盖第一氮化硅层；在第一鳍部的上方制备磷硅层；对第一氮化硅层进行第一清除处理；在磷硅层、第一鳍部的侧表面以及第二鳍部的表面覆盖第二氮化硅层；在第二鳍部的上方制备锗硅层；对第二氮化硅层进行第二清除处理。本申请通过对氮化硅层的两次清除处理，能够较为彻底地清除氮化硅残留，解决了在制备Fin‑FET的过程中产生的微小缺陷问题，提高了Fin‑FET的稳定性。

Description

半导体器件的制备方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件的制备方法。
背景技术
鳍式场效晶体管(Fin Field-effect transistor，Fin-FET)是一种互补式金氧半导体晶体管，Fin-FET的形状与鱼鳍相似，采用鱼鳍形状的设计可以减少电路中的漏电流，缩短晶体管的闸长。
通常，在Fin-FET的制备过程中，在Fin-FET的N沟道(NFET)上方生长完磷硅层(SiP)后，在Fin-FET的P沟道(PFET)上方生长氮化硅(SiN)层，并进一步在氮化硅层上生长锗硅层(GeSi)，然后将P沟道和N沟道上方的氮化硅层去除。
由于锗硅层生长在氮化硅层上，后续的步骤中难以将氮化硅盖帽层完全清除，从而产生微小缺陷(tiny defect)，该微小缺陷经由后续的制备步骤会在元件的表面形成断键(dangling bond)。
发明内容
本申请实施例提供了一种半导体器件的制备方法，可以解决相关技术中Fin-FET的制备过程中产生微小缺陷的问题。
一方面，本申请实施例提供了一种半导体器件的制备方法，所述方法包括：
提供一衬底，在所述衬底上制备鳍式场效晶体管Fin-FET的N沟道和P沟道，所述N沟道包括至少一个第一鳍部，所述P沟道包括至少一个第二鳍部；
在所述第一鳍部以及所述第二鳍部的表面覆盖第一氮化硅层；
在所述第一鳍部的上方制备磷硅层；
对所述第一氮化硅层进行第一清除处理；
在所述磷硅层、所述第一鳍部的侧表面以及所述第二鳍部的表面覆盖第二氮化硅层；
在所述第二鳍部的上方制备锗硅层；
对所述第二氮化硅层进行第二清除处理。
在一个可选的实施例中，所述对所述第一氮化硅层进行第一清除处理，包括：
通过酸清除的方式对所述第一氮化硅层进行所述第一清除处理；和/或，通过刻蚀的方式对所述第一氮化硅层进行所述第一清除处理。
所述对所述第二氮化硅层进行第二清除处理，包括：
通过酸清除的方式对所述第二氮化硅层进行所述第二清除处理；和/或，通过刻蚀的方式对所述第二氮化硅层进行所述第二清除处理。
在一个可选的实施例中，所述酸清除的方式包括通过磷酸溶液，和/或，氢氟酸溶液进行清除。
在一个可选的实施例中，在所述第一鳍部的上方制备磷硅层，包括：
通过第一掩模板，对所述第一鳍部上方的第一氮化硅层进行刻蚀处理，所述第一掩模板遮挡所述P沟道的上方；
在所述第一鳍部的上方沉积所述磷化硅层。
在一个可选的实施例中，所述在所述第一鳍部的上方沉积所述磷化硅层，包括：
通过第三掩模板，在所述第一鳍部的上方沉积所述磷化硅层，所述第三掩模板遮挡住除所述第一鳍部上表面以外的其它区域。
在一个可选的实施例中，所述在所述第一鳍部的上方沉积所述磷化硅层，包括：
在所述衬底、所述N沟道以及所述P沟道的表面覆盖光刻胶；
通过第三掩模板对所述第一鳍部上方的光刻胶进行曝光，所述第三掩模板遮挡住除所述第一鳍部上表面以外的其它区域；
对所述第一鳍部上方被曝光的光刻胶进行清洗；
在所述第一鳍部上方沉积所述磷化硅层；
对所述光刻胶进行清洗。
在一个可选的实施例中，所述在所述第二鳍部的上方制备锗硅层，包括：
通过第二掩模板，对所述第二鳍部上方的第二氮化硅层进行刻蚀处理，所述第二掩模板遮挡所述N沟道的上方；
在所述第二鳍部的上方沉积所述锗硅层。
在一个可选的实施例中，所述在所述第二鳍部的上方沉积所述锗硅层，包括：
通过第四掩模板，在所述第二鳍部的上方沉积所述锗硅层，所述第四掩模板遮挡住除所述第二鳍部上表面以外的其它区域。
在一个可选的实施例中，所述在所述第二鳍部的上方沉积所述锗硅层，包括：
在所述衬底、所述N沟道以及所述P沟道的表面覆盖光刻胶；
通过第四掩模板对所述第二鳍部上方的光刻胶进行曝光，所述第四掩模板遮挡住除所述第二鳍部上表面以外的其它区域；
对所述第二鳍部上方被曝光的光刻胶进行清洗；
在所述第二鳍部上方沉积所述锗硅层；
对所述光刻胶进行清洗。
本申请技术方案，至少包括如下优点：
通过在形成Fin-FET的N沟道和P沟道，在N沟道的第一鳍部上方制备得到磷化硅层后，对制备磷化硅层过程中覆盖的第一氮化硅层进行第一清除处理，在P沟道的第二鳍部上方制备得到锗硅层后，对制备锗硅层过程中覆盖的第二氮化硅层，以及第一氮化硅层的残留进行第二清除处理，通过对氮化硅层的两次清除处理，能够较为彻底地清除氮化硅残留，解决了在制备Fin-FET的过程中产生的微小缺陷问题，提高了Fin-FET的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的Fin-FET的制备方法的流程图；
图2至图8为相关技术中的Fin-FET的制备过程的示意图；
图9为本申请一个示例性实施例提供的半导体器件的制备方法的流程图；
图10至图17为本申请一个示例性实施例提供的半导体器件的制备过程的示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1，示出了相关技术中的Fin-FET的制备方法的流程图。该方法应用于在衬底上形成N沟道和P沟道的步骤之后，如图1所示，相关技术中的Fin-FET的制备方法包括：
步骤101，在衬底、N沟道以及P沟道的表面覆盖第一氮化硅层。
如图2所示，衬底110上形成有N沟道120和P沟道130，其中，N沟道包括多个鳍部121，P沟道包括多个鳍部131。在该步骤中，在衬底110、N沟道120以及P沟道130的表面覆盖第一氮化硅层111。
步骤102，在N沟道的鳍部的上方制备磷硅层。
如图3和图4所示，通过第一掩模板201遮挡P沟道，对除P沟道130所在区域的其它区域的第一氮化硅层111进行刻蚀，刻蚀掉位于N沟道120的鳍部121的顶端的氮化硅层，在鳍部121的上方制备磷硅层1211。
步骤103，在磷硅层的表面、N沟道的鳍部的侧表面、以及P沟道的鳍部的表面覆盖第二氮化硅层。
如图5所示，在鳍部121的上方制备完成磷硅层1211后，在磷硅层1211的表面、鳍部121的侧表面、以及鳍部131的表面覆盖第二氮化硅层112。
步骤104，在P沟道的鳍部的上方制备锗硅层。
如图6和图7所示，通过第二掩模板202遮挡N沟道，对除N沟道120所在区域的其它区域的第二氮化硅层112进行刻蚀，刻蚀掉位于P沟道130的鳍部131的顶端的氮化硅层，在鳍部131的上方制备锗硅层1311。
步骤105，对第一氮化硅层和第二氮化硅层进行清除处理。
如图8所示，可通过刻蚀或其它方式对第一氮化硅层和第二氮化硅进行清除处理，由于在覆盖第一氮化硅层111和第二氮化硅层112在刻蚀处理中难以清除干净，因此会导致锗硅层1311生长在残留的氮化硅层上，后续的清除步骤中难以将氮化硅层完全清除，从而产生微小缺陷1312，该微小缺陷1312经由后续的制备步骤会在元件的表面形成断键。
图9，示出了本申请一个示例性实施例提供的半导体器件的制备方法。该方法应用于对Fin-FET的制备，如图9所示，该方法包括：
步骤901，提供一衬底，在该衬底上制备Fin-FET的N沟道和P沟道。
示例性的，该衬底1010可以是硅(Si)基衬底，也可以是氧化硅(SiOx)衬底，也可以是玻璃衬底。
步骤902，在第一鳍部以及第二鳍部的表面覆盖第一氮化硅层。
如图10所示，衬底1010上制备有N沟道1020以及P沟道1030。其中，N沟道1020包括至少一个第一鳍部1021，P沟道1030包括至少一个第二鳍部1031。
在第一鳍部1021以及第二鳍部1031的表面覆盖第一氮化硅层211。例如，可通过化学气相沉积，或者物理气相沉积的方式在衬底1010、第一鳍部1021以及第二鳍部1031的表面覆盖第一氮化硅层211。
步骤903，在第一鳍部的上方制备磷硅层。
示例性的，如图11所示，通过第一掩模板301，对第一鳍部1021上方的第一氮化硅层211进行刻蚀处理。其中，第一掩模板301遮挡了P沟道1030的上方，将除P沟道1030区域的其它区域的第一氮化硅层211进行了清除。
示例性的，如图12所示，对第一鳍部1021上方的第一氮化硅层211进行刻蚀处理后，在第一鳍部1021的上方沉积磷化硅层1022。例如，可通过第三掩模板(图12中未标示)在第一鳍部1021的上方沉积磷化硅层1022，第三掩模板遮挡住了除第一鳍部1021上表面的其它区域；或者，可通过在衬底1010、N沟道1020以及P沟道1030区域覆盖光刻胶，通过第三掩模板对第一鳍部1021上方的光刻胶进行曝光，对第一鳍部1021上方被曝光的光刻胶进行清洗后，在第一鳍部1021上方沉积磷化硅层1022，再对光刻胶进行清洗。
步骤904，对第一氮化硅层进行第一清除处理。
可选的，可通过酸清除的方式对第一氮化硅层211进行第一清除处理；和/或，通过刻蚀的方式对第一氮化硅层211进行第一清除处理。
示例性的，如图13所示，可通过磷酸溶液，和/或，氢氟酸溶液对第一氮化硅层211进行第一清除处理。
步骤905，在磷硅层、第一鳍部的侧表面、以及第二鳍部的表面覆盖第二氮化硅层。
示例性的，如图14所示，在衬底1010、第一鳍部1021的侧表面、以及第二鳍部1031的表面覆盖第二氮化硅层212。例如，可通过化学气相沉积，或者物理气相沉积的方式在衬底1010、第一鳍部1021的侧表面、以及第二鳍部1031的表面覆盖第一氮化硅层211。
步骤906，在第二鳍部的上方制备锗硅层。
示例性的，如图15所示，通过第二掩模板302，对第二鳍部1031上方的第二氮化硅层212进行刻蚀处理，使第二鳍部1031的上方暴露在外。其中，第二掩模板302遮挡了N沟道1020的上方，将除N沟道1020区域的其它区域的第二氮化硅层212进行了清除。
示例性的，如图16所示，对第二鳍部1031上方的第二氮化硅层212进行刻蚀处理后，在第二鳍部1031的上方沉积锗硅层1023。例如，可通过第四掩模板(图16中未标示)在第二鳍部1031的上方沉积锗硅层1023，第四掩模板遮挡住了除第二鳍部1031上表面的其它区域；或者，可通过在衬底1010、N沟道1020以及P沟道1030区域覆盖光刻胶，通过第四掩模板对第二鳍部1031上方的光刻胶进行曝光，对第二鳍部1031上方被曝光的光刻胶进行清洗后，在第二鳍部1031上方沉积锗硅层1023，再对光刻胶进行清洗。
步骤907，对第二氮化硅层进行第二清除处理。
可选的，可通过酸清除的方式对第一氮化硅层211进行第一清除处理；和/或，通过刻蚀的方式对第一氮化硅层211进行第一清除处理。
可选的，可通过酸清除的方式对第二氮化硅层212进行第二清除处理；和/或，通过刻蚀的方式对第二氮化硅层212进行第二清除处理。
示例性的，如图17所示，可通过磷酸溶液，和/或，氢氟酸溶液对第二氮化硅层212进行第二清除处理。
综上所述，本申请实施例中，通过在形成Fin-FET的N沟道和P沟道，在N沟道的第一鳍部上方制备得到磷化硅层后，对制备磷化硅层过程中覆盖的第一氮化硅层进行第一清除处理，在P沟道的第二鳍部上方制备得到锗硅层后，对制备锗硅层过程中覆盖的第二氮化硅层，以及第一氮化硅层的残留进行第二清除处理，通过对氮化硅层的两次清除处理，能够较为彻底地清除氮化硅残留，解决了在制备Fin-FET的过程中产生的微小缺陷问题，提高了Fin-FET的稳定性。
可选的，本申请实施例中，通过磷酸溶液，和/或，氢氟酸溶液对第一氮化硅层和第二氮化硅层进行清除处理，能够较为彻底地清除在制备Fin-FET的过程中产生的氮化硅层，进一步提高了Fin-FET的稳定性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上制备鳍式场效晶体管Fin-FET的N沟道和P沟道，所述N沟道包括至少一个第一鳍部，所述P沟道包括至少一个第二鳍部；
在所述第一鳍部以及所述第二鳍部的表面覆盖第一氮化硅层；
在所述第一鳍部的上方制备磷硅层；
对所述第一氮化硅层进行第一清除处理；
在所述磷硅层、所述第一鳍部的侧表面以及所述第二鳍部的表面覆盖第二氮化硅层；
在所述第二鳍部的上方制备锗硅层；
对所述第二氮化硅层进行第二清除处理。
2.根据权利要求1所述的制备方法，其特征在于，所述对所述第一氮化硅层进行第一清除处理，包括：
通过酸清除的方式对所述第一氮化硅层进行所述第一清除处理；
所述对所述第二氮化硅层进行第二清除处理，包括：
通过酸清除的方式对所述第二氮化硅层进行所述第二清除处理。
3.根据权利要求2所述的制备方法，其特征在于，所述酸清除的方式包括通过磷酸溶液，和/或，氢氟酸溶液进行清除。
4.根据权利要求1至3任一所述的制备方法，其特征在于，在所述第一鳍部的上方制备磷硅层，包括：
通过第一掩模板，对所述第一鳍部上方的第一氮化硅层进行刻蚀处理，所述第一掩模板遮挡所述P沟道的上方；
在所述第一鳍部的上方沉积所述磷硅层。
5.根据权利要求4所述的制备方法，其特征在于，所述在所述第一鳍部的上方沉积所述磷硅层，包括：
通过第三掩模板，在所述第一鳍部的上方沉积所述磷硅层，所述第三掩模板遮挡住除所述第一鳍部上表面以外的其它区域。
6.根据权利要求4所述的制备方法，其特征在于，所述在所述第一鳍部的上方沉积所述磷硅层，包括：
在所述衬底、所述N沟道以及所述P沟道的表面覆盖光刻胶；
通过第三掩模板对所述第一鳍部上方的光刻胶进行曝光，所述第三掩模板遮挡住除所述第一鳍部上表面以外的其它区域；
对所述第一鳍部上方被曝光的光刻胶进行清洗；
在所述第一鳍部上方沉积所述磷硅层；
对所述光刻胶进行清洗。
7.根据权利要求1至3任一所述的制备方法，其特征在于，所述在所述第二鳍部的上方制备锗硅层，包括：
通过第二掩模板，对所述第二鳍部上方的第二氮化硅层进行刻蚀处理，所述第二掩模板遮挡所述N沟道的上方；
在所述第二鳍部的上方沉积所述锗硅层。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述第二鳍部的上方沉积所述锗硅层，包括：
通过第四掩模板，在所述第二鳍部的上方沉积所述锗硅层，所述第四掩模板遮挡住除所述第二鳍部上表面以外的其它区域。
9.根据权利要求7所述的制备方法，其特征在于，所述在所述第二鳍部的上方沉积所述锗硅层，包括：
在所述衬底、所述N沟道以及所述P沟道的表面覆盖光刻胶；
通过第四掩模板对所述第二鳍部上方的光刻胶进行曝光，所述第四掩模板遮挡住除所述第二鳍部上表面以外的其它区域；
对所述第二鳍部上方被曝光的光刻胶进行清洗；
在所述第二鳍部上方沉积所述锗硅层；
对所述光刻胶进行清洗。
CN201910643646.4A 2019-07-17 2019-07-17 半导体器件的制备方法 Active CN110289243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910643646.4A CN110289243B (zh) 2019-07-17 2019-07-17 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910643646.4A CN110289243B (zh) 2019-07-17 2019-07-17 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN110289243A CN110289243A (zh) 2019-09-27
CN110289243B true CN110289243B (zh) 2021-08-10

Family

ID=68023088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910643646.4A Active CN110289243B (zh) 2019-07-17 2019-07-17 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN110289243B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489555A (zh) * 2014-09-19 2016-04-13 中国科学院微电子研究所 半导体器件制造方法
CN106024713A (zh) * 2015-04-03 2016-10-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108122976A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN109087892A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法、鳍式场效应晶体管的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120276695A1 (en) * 2011-04-29 2012-11-01 International Business Machines Corporation Strained thin body CMOS with Si:C and SiGe stressor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489555A (zh) * 2014-09-19 2016-04-13 中国科学院微电子研究所 半导体器件制造方法
CN106024713A (zh) * 2015-04-03 2016-10-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108122976A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN109087892A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法、鳍式场效应晶体管的形成方法

Also Published As

Publication number Publication date
CN110289243A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
KR101598669B1 (ko) 핀 변형 모듈
US9059252B1 (en) Silicon waveguide on bulk silicon substrate and methods of forming
US9385022B2 (en) Silicon waveguide on bulk silicon substrate and methods of forming
US20080217702A1 (en) Semiconductor device and method of fabricating isolation region
CN103843130A (zh) 具有化合物半导体与元素半导体的单片式异质集成的结构
CN110491837B (zh) 用于替换栅极流程的内部l间隔件
US7611937B2 (en) High performance transistors with hybrid crystal orientations
US8829642B2 (en) Semiconductor device and method for manufacturing the same
CN110473834A (zh) 栅极的制造方法
CN110289243B (zh) 半导体器件的制备方法
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
CN110504218B (zh) 半导体器件的制造方法和形成cmos器件的方法
DE102020120509A1 (de) Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung
US8847344B2 (en) Process for fabricating a backside-illuminated imaging device and corresponding device
CN103855073A (zh) 一种浅沟槽隔离结构的制备方法
US8642419B2 (en) Methods of forming isolation structures for semiconductor devices
CN114121663B (zh) 半导体器件的形成方法
KR100319186B1 (ko) 트렌치 격리의 제조 방법
US8012877B2 (en) Backside nitride removal to reduce streak defects
US20090233413A1 (en) Method for fabricating semiconductor device
CN103187352A (zh) 半导体器件的制作方法
US20210202300A1 (en) Fabricating metal-oxide semiconductor device using a post-linear-anneal operation
CN110556341B (zh) 半导体器件的制造方法
US6225189B1 (en) Method of fabricating shallow trench isolation structure
KR20150031122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant