CN110277450A - 耐辐射线金属氧化物半导体场效应晶体管 - Google Patents

耐辐射线金属氧化物半导体场效应晶体管 Download PDF

Info

Publication number
CN110277450A
CN110277450A CN201811547165.5A CN201811547165A CN110277450A CN 110277450 A CN110277450 A CN 110277450A CN 201811547165 A CN201811547165 A CN 201811547165A CN 110277450 A CN110277450 A CN 110277450A
Authority
CN
China
Prior art keywords
oxide semiconductor
metal oxide
mentioned
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811547165.5A
Other languages
English (en)
Inventor
李熙哲
盧永卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Priority to CN202211346146.2A priority Critical patent/CN115692503A/zh
Publication of CN110277450A publication Critical patent/CN110277450A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及阻断由总剂量效应引起的泄漏电流路径并减少由单粒子效应引起的电流脉冲的影响的耐辐射线金属氧化物半导体场效应晶体管(MOSFET)，上述耐辐射线金属氧化物半导体场效应晶体管包括：多晶硅栅极层(poly gate layer)，用于指定栅极(gate)区域及至少一个虚拟栅极(Dummy gate)区域；源极(source)及漏极(drain)；P+层及P‑有源层，在上述源极及漏极指定P+区域；以及虚拟漏极(Dummy Drain)，可施加电压。根据上述本发明，可提供在具有粒子辐射线和电磁波辐射线的辐射线环境下也可正常工作的电子部件。

Description

耐辐射线金属氧化物半导体场效应晶体管
技术领域
本发明涉及耐辐射线金属氧化物半导体场效应晶体管(MOSFET)，更详细地，涉及具有抗单粒子效应和总剂量效应的耐辐射线特性的金属氧化物半导体场效应晶体管。
背景技术
辐射线是指由构成原子或分子的成员在以高能级状态不稳定的情况下发射的能量流，以X射线、γ射线、α射线、β射线、中子、质子等的辐射线形式出现。它们分为粒子形式或电磁波，粒子形式称为粒子辐射线，电磁波形式称为电磁波辐射线。即使是各不相同的辐射线，也可从能量流的本质根据能量的传递或被吸收的量的大小评价辐射线的强度或对物体的影响。
将通过入射辐射线来制造离子(Ion)的辐射线称为电离辐射线，除此之外的辐射线称为非电离辐射线。尤其，电离辐射线对构成电子部件的金属氧化物半导体场效应晶体管的半导体物质的原子进行电离或离子化而导致受损，从而无法确保正常的工作并使电子部件受到暂时或永久损伤。
图1为常规金属氧化物半导体场效应晶体管的结构图。
参照图1，常规金属氧化物半导体场效应晶体管包括：栅极(Gate)，用于控制晶体管(Transistor)的动作；漏极(Drain)和源极(Source)，通过栅极来使电流信号流动；以及主体(Body)。晶体管的氧化膜厚度为10nm以上，若电离辐射线向形成有电场的部分入射，则空穴(Hole)在氧化膜与硅之间的边界产生陷阱(Trapping)。若在向栅极施加电压的状态下入射电离辐射线，则在漏极与源极之间的氧化膜边界产生空穴陷阱(Hole trapping)，从而产生沟道反转(Channel inversion)来形成电流流动的泄漏电流路径(Leakage currentpath)。通过电离辐射线形成的泄漏电流路径引起金属氧化物半导体场效应晶体管的非正常动作，这种现象称为电离总剂量辐射线效应(Total Ionizing Dose Effect)。
金属氧化物半导体场效应晶体管的漏极/源极和主体由PN结(PN junction)构成。在PN结中，若向形成有反向偏压(Reverse bias)的部分入射粒子辐射线，则生成多个电子空穴对(Electron hole pair)，上述反向偏压为向N形部分施加正电压、向P形部分施加负电压，电子和空穴借助由反向偏压引起的电磁场分别使电流脉冲(Pulse)以漏极/源极方向和主体方向流动。通常，在PN结中施加反向偏压的状态下，内建电位(Built-in potential)高于平衡状态下的电位，因而多个载流子(Carrier)无法向相反区域移动，使得电流不流动。通过入射辐射线产生的电流脉冲影响由金属氧化物半导体场效应晶体管构成的电路，从而引起改变存储的数据等的问题，这种现象称为单粒子效应(Single Event Effect)。
由于这种电离总剂量辐射线效应和单粒子效应，在辐射线环境下无法确保金属氧化物半导体场效应晶体管的正常工作，这也成为由这种金属氧化物半导体场效应晶体管构成的电路或系统在辐射线环境下异常工作的原因。
作为耐辐射线单元器件来利用图3所示的虚拟栅极的金属氧化物半导体场效应晶体管通过适用虚拟栅极层(Dummy poly gate later)和P-有源层(P-active layer)、P+层(P+layer)、虚拟金属-1层(Dummy Metal-1layer)来阻断因电离总剂量辐射线效应而引起的泄漏电流路径。
即，利用以往的虚拟栅极的金属氧化物半导体场效应晶体管包括：N-有源层(N-active layer)，指定晶体管的有源(active)区域，在进行工序的时候使隔离场氧化物(isolation field oxide)不在相应位置产生；多晶硅栅极层(poly gate layer)，利用多晶硅(poly silicon)指定晶体管的栅极区域；以及N+层(n+layer)，为了生成源极和漏极，通过自对准(self-align)方法指定n-类型的掺杂位置，上述金属氧化物半导体场效应晶体管还包括：虚拟多晶硅栅极层(Dummy poly gate layer)，若晶体管栅极的氧化膜厚度成为10nm以下，则利用不产生空穴陷阱的现象来阻断泄漏电流路径；以及P-有源层和P+层，通过提高临界电压来抑制在陷阱的空穴产生的沟道反转，从而阻断泄漏电流的产生。在这种结构中，通过虚拟多晶硅栅极层、P-有源层、P+层包围晶体管的源极和漏极，从而阻断由辐射线引起的泄漏电流路径。
但是，这种结构只能使因电离总剂量辐射线效应引起的影响最小化，在发生单粒子效应的情况下，存在所生成的电流脉冲(Current pulse)对电路产生影响的局限性。
现有技术文献
专利文献
专利文献01：美国授权专利公报第8907380B1号
专利文献02：韩国授权专利公报第10-1492807号
专利文献03：韩国授权专利公报第10-1494808号
非专利文献
非专利文献01：“Dummy Gate-Assisted n-MOSFET Layout for a Radiation-Tolerant Integrated Circuit”，Min Su Lee and Hee Chul Lee，IEEE Transactions onNuclear Science，60(4)，3084-3091，2013
非专利文献02：“TID and SEE Hardened n-MOSFET Layout on a Bulk SiliconSubstrate which Combines a DGA n-MOSFET and a Guard Drain”，in Proc.2015IEEENuclear Science Symposium and Medical Imaging Conference(NSS/MIC)，DOI：10.1109/NSSMIC.2015.7581808，2015
发明内容
本发明实施方式的目的在于，提供可通过金属氧化物半导体场效应晶体管防止因电离总剂量辐射线效应而产生泄漏电流路径的现象的耐辐射线金属氧化物半导体场效应晶体管。
本发明实施方式的另一目的在于，提供如下的耐辐射线金属氧化物半导体场效应晶体管，即，可使由于因发生单粒子效应而生成的电流脉冲向通过漏极或源极构成的电路流动而引起的影响最小化。
本发明实施例的减少由单粒子效应引起的电流脉冲的影响的耐辐射线金属氧化物半导体场效应晶体管包括：多晶硅栅极层，用于指定栅极区域及至少一个虚拟栅极(Dummy gate)区域；源极及漏极；以及虚拟漏极(Dummy Drain)，可施加电压。
上述虚拟漏极可分散由入射辐射线引起的电子(Electron)及空穴的流动。
上述虚拟漏极与上述多晶硅栅极层相联接，并且可位于上述源极及漏极的各个侧面。
上述虚拟漏极可位于上述源极及漏极的上端或下端。
本发明实施例的耐辐射线金属氧化物半导体场效应晶体管还可包括以与上述虚拟漏极隔开规定距离的方式形成的N阱层(N-well layer)。
上述N阱层能够以包括上述源极及漏极和上述虚拟漏极的深度形成。
上述耐辐射线金属氧化物半导体场效应晶体管还可包括以能够单独向上述N阱层施加电压的方式构成的N阱/金属-1通孔(N-well/Met al-1 via)。
上述N阱/金属-1通孔可位于形成在上述耐辐射线金属氧化物半导体场效应晶体管的外围的多个上述N阱层各自重叠的部分。
并且，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管还可包括形成于上述N阱层的下部的深N阱层(Deep N-well layer)。
上述深N阱层形成于上述N阱层、上述源极及漏极以及上述虚拟漏极的下部，并且能够以包括以上述栅极区域为基准位于两侧的上述N阱层的长度形成。
上述耐辐射线金属氧化物半导体场效应晶体管可利用上述N阱层和位于上述N阱层的下部的上述深N阱层来分散或阻断向上述晶体管的源极和漏极流动且由单粒子效应引起的电流脉冲。
在上述耐辐射线金属氧化物半导体场效应晶体管中，在上述深N阱层与上述虚拟漏极以及上述晶体管的源极与漏极之间存在耗尽区域(depletion region)，可通过向上述N阱层施加的电压来调整上述耗尽区域的厚度。
上述耐辐射线金属氧化物半导体场效应晶体管可利用布局修改技术(LayoutModify Technique)形成。
上述耐辐射线金属氧化物半导体场效应晶体管可由具有P型金属氧化物半导体(PMOS)栅电极图案的P型金属氧化物半导体或具有N型金属氧化物半导体(NMOS)栅电极图案的N型金属氧化物半导体构成。
本发明另一实施例的耐辐射线金属氧化物半导体场效应晶体管包括：多晶硅栅极层，用于指定栅极区域；N+层，用于生成晶体管的源极和漏极；虚拟多晶硅栅极层，用于阻断泄漏电流路径；以及P-有源层和P+层，用于阻断泄漏电流的产生，从而减少由单粒子效应引起的电流脉冲的影响，上述耐辐射线金属氧化物半导体场效应晶体管包括可向上述晶体管施加电压的虚拟漏极(Dummy Drain；DD)。
上述虚拟漏极与上述P+层的外侧及上述P-有源层的内侧相接触，并且可位于上述源极及上述漏极的上端或下端。
上述耐辐射线金属氧化物半导体场效应晶体管可借助位于N阱层的下部的深N阱层来分散或阻断向上述晶体管的源极和漏极流动且由单粒子效应引起的电流脉冲，上述N阱层以与包括上述虚拟漏极的上述耐辐射线金属氧化物半导体场效应晶体管隔开规定距离的方式形成。
上述耐辐射线金属氧化物半导体场效应晶体管可由具有N型金属氧化物半导体栅电极图案的N型金属氧化物半导体或具有P型金属氧化物半导体栅电极图案的P型金属氧化物半导体构成。
根据本发明的实施方式，使用N-有源层、N+层、N阱层、深N阱层、N+/金属-1通孔(N+/Metal-1via)、N阱/金属-1通孔的布局的至少一部分来衰减或阻断基于单粒子效应影响的电流脉冲，由此减少对于电路的影响，从而可利用于作为存在粒子辐射线和电磁波辐射线的辐射线环境的宇宙空间、探索其他行星以及即使在核电厂反应堆也可正常工作的电子部件的设计。
并且，根据本发明的实施方式，在利用以往的虚拟栅极的金属氧化物半导体场效应晶体管适用用于衰减或阻断基于单粒子效应影响的电流脉冲结构，从而可制造抗电离总剂量辐射线效应及单粒子效应影响的单元器件。
并且，根据本发明的实施方式，仅在晶体管布局(Transistor layout)上加以变形，从而可适用于商用硅工序，而无需绝缘体上硅膜(Silicon on Insulator：SOI)、蓝宝石上硅膜(Silicon on Sapphire：SOS)等的额外的追加工序。
附图说明
图1为示出以往的商用金属氧化物半导体场效应晶体管(n-MOSFET)的布局(layout)的图。
图2为示出以往所提出的封闭型布局晶体管(Enclosed Layout Transistor，ELT)结构的布局的图。
图3为示出以往的利用耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管(Dummy Gate Assisted n-MOSFET：DGA n-MOSFET)的布局的图。
图4为示出本发明实施例的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图5为示出本发明一实施例的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图6为示出在图5的布局追加虚拟XX’线及YY’线的图。
图7a及图7b为示出图6中的线的截面。
图8为示出相当于本发明实施例1的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图9为示出相当于本发明实施例2的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图10a及图10b为示出图9的布局的XX’截面及YY’截面的图。
图11为示出相当于本发明实施例3的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图12a及图12b为示出图11的布局的XX’截面及YY’截面的图。
图13为示出相当于本发明实施例4的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图14a及图14b为示出图13的布局的XX’截面及YY’截面的图。
图15a至图15c为示出相当于本发明实施例5的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
图16为示出在以往的N型金属氧化物半导体和各实施例的N型金属氧化物半导体中施加辐射线的情况下的漏极电流波形的结果曲线图。
图17a及图17b为示出通过照射γ射线的总辐射线量效应实验的结果曲线图。
附图标记的说明
400：耐辐射线金属氧化物半导体场效应晶体管(MOSFET)
410：栅极(Gate)
411：漏极(Drain)
412：源极(Source)
413：虚拟栅极(Dummy Gate)
414：虚拟漏极(Dummy Drain)
415：N+层(N+Layer)
416：N-有源层(N-active Layer)
417：P-有源层(P-active Later)
418：P+层(P+Layer)
419：N阱层(N-well Layer)
420：深N阱层(Deep N-well Layer)
421：N阱/金属-1通孔(N-well/Metal-1 via)
422：N+/金属-1通孔(N+/Metal-1 via)
522：虚拟金属-1(Dummy Metal-1)
具体实施方式
以下，参照附图对本发明的优选实施例进行详细说明。但是，在下述说明及附图中，将省略对可能混淆本发明的主旨的公知功能或结构的详细说明。并且，需要注意的是，在所有附图中，对相同的结构要素尽可能赋予了相同的附图标记。
在下述的本说明书及发明要求保护范围中所使用的术语或词语不应以通常或词典上的含义来限定地进行解释，而是应立足于发明人可以为了以最佳方法来说明自己的发明而对术语的概念进行适当的定义的原则，以符合本发明的技术思想的含义和概念来解释。
因此，记载于本说明书的实施例和附图所示的结构仅为本发明的最优选的一实施例，并不代表本发明的全部技术思想，因此，需要理解的是，在本申请的时间点，还可以存在可代替这些的多种等同技术方案和变形例。
在附图中，以夸张、省略或简要的方式示出部分结构要素，各结构要素的大小并非反映实际大小。本发明并不局限于附图中所示出的相对大小或间隔。
在说明书全文中，当提出一个部分“包括”一个结构要素时，除非具有特别相反的记载，则意味着还可包括其他结构要素，而不是排除其他结构要素。并且，当提出一个部分与另一部分“连接”时，不仅包括“直接连接”的情况，还包括两者之间隔着其他器件“电连接”的情况。
除非在文脉上明确表示不同，单数的表达包括复数的表达。需要理解的是，“包括”或“具有”等的术语用于指定记载于说明书的特征、数字、步骤、动作、结构要素、部件或它们的组合的存在，而不是事先排除一个或一个以上的其他特征或数字、步骤、动作、结构要素、部件或它们的组合的存在或附加可能性。
以下，参照附图对本发明的实施例进行详细说明，使本发明所属技术领域的普通技术人员容易实施。但是，本发明可通过各种不同的方式实现，而并不局限于在此说明的实施例。并且，为了明确说明本发明，在附图中省略了与说明无关的部分，在说明书全文中，对类似的部分赋予了类似的附图标记。
在对本发明的实施例进行说明之前，对本发明的原理进行简要说明。
图1为示出以往的商用金属氧化物半导体场效应晶体管的布局的图。
参照图1，以往的商用金属氧化物半导体场效应晶体管使用N-有源(N-active)、多晶硅栅极(Poly gate)、N+层、P+层构成布局。
每个层(Layer)起到如下的作用。
N-有源层通过指定晶体管的有源区域来在进行工序的过程中，使隔离场氧化物不在区域内生成。多晶硅栅极层在区域内形成栅极氧化膜(Gate oxide)和多晶硅层来指定栅极区域。N+层为指定具有n型(n-type)的高掺杂(Doping)浓度(Concentration)的层，以借助自对准方法生成源极和漏极。P+层为指定具有p型(p-type)的高掺杂浓度(Dopingconcentration)的层，以生成n型金属氧化物半导体场效应晶体管的主体。
在本方法中，基于利用以往的耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管(DGA n-MOSFET)来简要说明进行发明的理由。
图2为示出以往所提出的封闭型布局晶体管结构的布局的图，图3为示出利用以往的耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管的布局的图。
图2所示的封闭型布局晶体管为栅极包围源极的结构，从而无法实现2.26以下的宽度长度比(Width over length ratio)，并且源极和漏极的大小呈现出互不相同的非对称性。
相反，图3的利用以往的耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管可实现设计电路所需的2.26以下的宽度长度比，并且具有源极和漏极对于栅极具有对称性的特性。图3所示的利用以往的耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管由于单粒子效应影响而存在产生电流脉冲的问题。
为了使在如上所述的利用以往的虚拟栅极的金属氧化物半导体场效应晶体管中产生的单粒子效应的影响最小化，本发明中选择性地追加了虚拟漏极、N阱层(N-welllayer；NW)及深N阱层(Deep N-well layer；DNW)中的全部或一部分。
由于追加的层，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管可减少借助辐射线向漏极(Dranin)/源极流动的单粒子效应电流脉冲(Single event currentpulse)。
以下，以源极及漏极为N型半导体区域、基板为P型半导体区域，即，通过以具有N型金属氧化物半导体栅电极图案的N型金属氧化物半导体区分定义来对本发明实施例的耐辐射线金属氧化物半导体场效应晶体管进行了说明，但不限于N型金属氧化物半导体，可由具有P型金属氧化物半导体栅电极图案的P型金属氧化物半导体(例如，源极及漏极为P型半导体区域，基板为N型半导体区域)实现。
图4为示出本发明实施例的耐辐射线金属氧化物半导体场效应晶体管的布局的图，图5为示出本发明一实施例的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
更具体地，图5为在图4的结构中的P+层418的上部追加虚拟金属-1522(DummyMetal-1)的结构。
图4及图5的耐辐射线金属氧化物半导体场效应晶体管400还包括在左右侧与虚拟栅极413相联接的虚拟漏极414。并且，包括虚拟漏极414的耐辐射线金属氧化物半导体场效应晶体管400包括以隔开规定距离的方式形成在外侧周围的N阱层419以及N阱层419的下部的深N阱层420。
如图7a及图7b所示，通过上述结构，N阱层419和深N阱层420以包围耐辐射线金属氧化物半导体场效应晶体管400的侧面和下部面的方式构成。
参照图4及图5，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400的虚拟漏极414分别位于晶体管的漏极411侧面及源极412侧面来施加额外的电压。
根据实施例，虚拟漏极414可位于源极412及漏极411的上端或下端，还可仅位于源极412及漏极411的两侧或一侧。例如，虚拟漏极414在源极412的上端、源极412的下端、漏极411的上端及漏极411的下端中的一个以上的位置形成一个或多个，如图4所示，还能够在漏极411的右侧侧面及源极412的左侧侧面形成一个或多个。
即，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400向虚拟漏极414施加额外的电压来使由单粒子效应引起的电流脉冲分散并流动，从而可减少向与电路相连接的漏极411和源极412流动的脉冲。
为此，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400包括N-有源层416、N+层415以及N+/金属-1通孔422。
更具体地，因产生单粒子效应而生成的电子空穴通过由于施加于晶体管的PN结的反向偏压而形成的电磁场分别向漏极411/源极412方向和主体方向产生电流脉冲。相反，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400使利用N阱层419及深N阱层420产生的电流脉冲向侧面或底面流动，从而分散或阻断向漏极411及源极412流动且由单粒子效应引起的电流路径。
并且，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400从N阱层419或深N阱层420的外部阻断由单粒子效应引起的电流的流入。此时，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400包括N阱层419、深N阱层420以及N阱/金属-1通孔421。
此时，参照图7a，N阱层419位于硅的局部氧化(LOCOS)侧面，能够以包括源极412及漏极411和虚拟漏极414的深度形成。并且，参照图7a，深N阱层420形成于N阱层419、源极412及漏极411、虚拟漏极414的下部，并且能够以包括以栅极区域410为基准位于两侧的N阱层419的长度形成。
N阱/金属-1通孔421能够以单独向N阱层419施加电压的方式构成，如图4及图5所示，可位于N阱层419各自的重叠的部分，上述N阱层419形成于本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400的外围。
本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400能够利用布局修改技术来以抗单粒子效应和总剂量效应的方式设计。
布局修改技术为仅变更晶体管的布局构建耐辐射线特性的方法，具有可直接适用已经确立工序的最新商用半导体制造工序的优点。
本发明的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管400利用下述3种效应。
第一，电子和空穴借助因施加于晶体管的PN结的反向偏压而形成的电磁场来产生分别向漏极411/源极412方向和主体方向流动的电流脉冲。此时，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管400在漏极411/源极412侧面适用可施加电压的虚拟漏极414，从而使由单粒子效应引起的向上部流动的电流分散并流动，进而起到减少流向与实际电路相连接的漏极411/源极412的电流的作用。
在本发明的实施方式中，在虚拟漏极414以以往的晶体管和隔离场氧化物来分开设置的情况下，其效果衰减，因此，本发明通过N-有源层416扩张有源区域，将N+层415用作虚拟漏极414，可通过N+/金属-1通孔422施加电压。由此，本发明使由单粒子效应引起的电流脉冲向上部的虚拟漏极414方向流动，从而可期待减少单粒子效应影响的效果。
第二，在晶体管的漏极411/源极412与基板(Substrate)之间形成有PN结(PNJunction)，收集(collection)由单粒子效应引起的多个电子空穴对的深度为PN结合时所形成的耗尽宽度(Depletion width)的3倍左右。此时，本发明使在基板部分产生的电子空穴对通过壁面或底面流动，从而起到减少流向与实际电路相连接的漏极411/源极412的电流的作用。
在本发明的实施方式中，耐辐射线金属氧化物半导体场效应晶体管400在晶体管的底面适用深N阱层420，在侧面构成利用N阱层419包围的结构及形态来以与底面的深N阱层420相连接的方式适用，并且可通过N阱/金属-1通孔421施加额外的电压，从而使由单粒子效应引起的电流脉冲向侧面及底面流动，由此可期待减少单粒子效应影响的效果。
第三，通过维持及扩张利用以往的耐辐射线虚拟栅极的金属氧化物半导体场效应晶体管布局，来阻断本发明的耐辐射线金属氧化物半导体场效应晶体管的泄漏电流路径。
更具体地，以往的栅极和漏极、源极结构的金属氧化物半导体场效应晶体管通过配置P-有源层和P+层来提高阈值电压(Threshold voltage)，因而即使由于辐射线产生空穴捕获(trapped hole)而降低阈值电压，也可充分补偿阈值电压，从而阻断可能在漏极与源极之间产生的泄漏电流路径。
并且，若氧化膜的厚度降低至约10nm以下，则不产生空穴捕获。若氧化膜的厚度变薄，则即使通过辐射线在氧化膜产生电子空穴对，空穴也会通过隧穿(Tunneling)不在氧化膜和基板的表面捕获，而是从氧化膜和基板的表面脱离。如上所述，由于空穴不被捕获，因而不产生辐射线引起的泄漏电流。另外，还通过扩张至虚拟漏极区域的P-有源层和P+层来阻断可能在虚拟漏极与漏极/源极之间产生的泄漏路径。
图6为示出在图5的布局追加虚拟XX’线及YY’线的图，图7a及图7b为示出图6中的线的截面的图。
更具体地，图7a示出切开图6的XX’线的截面，图7b示出切开图6的YY’线的截面。进而，图7a及图7b示出在将硅的局部氧化用作隔离场氧化物的情况下的剖视图。即使隔离场氧化物以浅沟槽隔离(Shallow trench Isolation，STI)方式改变，抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管依然具有耐辐射线特性。
参照图7a，本发明实施例的耐辐射线金属氧化物半导体场效应晶体管对由虚拟漏极、深N阱层及N阱层和辐射线引起的电子及空穴进行分散，并可阻断向表面聚集。
并且，在图7a中，在深N阱层与虚拟漏极、晶体管的源极/漏极之间可具有耗尽区域，可通过向N阱层施加的电压来调整耗尽区域的厚度。
以下，参照附图对本发明的各种实施方式进行说明。分别将适用虚拟漏极414、深N阱层420及N阱层419三种的情况作为实施例1、将仅适用虚拟漏极414的情况作为实施例2、将仅适用虚拟漏极414和深N阱层420的情况作为实施例3、将适用虚拟漏极414和N阱层419的情况作为实施例4、将虚拟漏极414适用于源极及漏极的上端或下端的情况作为实施例5来进行说明。
以下，尽管局限于N型金属氧化物半导体来进行了说明，但本发明实施例的耐辐射线金属氧化物半导体场效应晶体管不仅可适用于N型金属氧化物半导体，还可适用于P型金属氧化物半导体的单一金属氧化物半导体(MOS)。
实施例1
图8为相当于本发明实施例1的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
参照图8，在实施例1中，适用了虚拟漏极和深N阱层、N阱层三种。在此情况下，如图16中以紫色(Drain Current(DGA NMOS with DD，NW，and DNW))示出，可知基于单粒子效应影响的电流脉冲最小。
实施例2
图9为相当于本发明实施例2的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
并且，图10a示出图9的布局的XX’截面，图10b示出图9的布局的YY’截面。
参照图9，实施例2为利用N-有源层和N+层、N+/金属-1通孔部分仅适用虚拟漏极的情况。相比于实施例1，此布局可通过相对窄的面积实现，当实施例1等情况违反商用工序的特定设计规则(design rule)或无法使用深N阱层时可使用该布局。在实施例2的情况下，如图16中以青色(Drain Current(DGA NMOS with Dummy Drain(DD)))示出，可知基于单粒子效应影响的电流脉冲虽然比其他实施例大，但比以往的结构(Drain Current(Conventional NMOS))显著减少。
实施例3
图11为相当于本发明实施例3的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
并且，图12a示出图11的布局的XX’截面，图12b示出图11的布局的YY’截面。
参照图11，实施例3为在虚拟漏极和底面仅适用深N阱层的情况。
更详细地，N阱(N-well；NW)并不是包围本发明实施例的耐辐射线金属氧化物半导体场效应晶体管的形式，但具有在底面配置深N阱层的形式。由于形成于根据图11所示的结构的基板与深N阱(Deep N-well；DNW)之间的PN结，无法向底面施加额外的电压，因而由单粒子效应引起的电流脉冲不通过底面流动，并且在深N阱的下端部中由单粒子效应引起的多个电子空穴对不被收集，因此，可期待减少单粒子效应影响的效果。相比于实施例1，此布局可通过相对窄的面积实现，并且当实施例1等的情况违反商用工序的特定设计规则或无法通过追加侧面的N阱层来以包围金属氧化物半导体场效应晶体管的形式使用时可使用该布局。
在实施例3的情况下，如图16中以橘黄色(Drain Current(DGA NMOS with DD andDNW))示出，可知虽然基于单粒子效应影响的电流脉冲比实施例1大，但相比于其他实施例减少。
实施例4
图13为相当于本发明实施例4的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
并且，图14a示出图13的布局的XX’截面，图14b示出图13的布局的YY’截面。
参照图13，实施例4为仅适用虚拟漏极和包围金属氧化物半导体场效应晶体管的N阱层的情况。
在实施例4的情况下，可通过N阱/金属-1通孔施加额外的电压，从而使由单粒子效应引起的电流脉冲向侧面流动，由此可期待减少单粒子效应影响的效果。
在实施例4的情况下，如图16中以绿色(Drain Current(DGA NMOS With DD andNW))示出，可知基于单粒子效应影响的电流脉冲虽然比实施例1和实施例3大，但比实施例2减少。
实施例5
图15a至图15c为相当于本发明实施例5的抗单粒子效应和总剂量效应的耐辐射线金属氧化物半导体场效应晶体管的布局的图。
在图15a至图15c所示的实施例5中，与实施例1相同地，适用了虚拟漏极、深N阱层、N阱层三种，但虚拟漏极(Dummy Drain：DD)位于源极及漏极的上(上端)侧面或下(下端)侧面。
更具体地，图15a示出虚拟漏极位于P+层的外侧(或上侧)的图，图15b示出虚拟漏极位于P-有源层的内侧(或下侧)的图，图15c示出图15a的虚拟漏极仅位于一侧的图。
此时，在图15c中，将虚拟漏极(DD)的位置示出于漏极的上(上端)侧面，但不限于此，可在源极及漏极的上端或下端中位于两侧或仅一侧，在仅位于一侧的情况下，可位于源极及漏极的上端右侧、上端左侧、下端左侧及下端右侧中的至少一侧。
并且，之前说明的实施例2、实施例3、实施例4中的虚拟漏极的位置也能够以如实施例5的方式适用。
图17a及图17b为示出通过照射γ射线的总辐射线量效应实验的结果曲线图。
更详细地，图17a示出与以往的金属氧化物半导体场效应晶体管有关的总辐射线量效应实验(TID Experiment)结果，图17b示出与本发明实施例的耐辐射线金属氧化物半导体场效应晶体管有关的总辐射线量效应实验结果。
此时，向漏极及源极施加的电压为0.05V。
参照图17a及图17b，可从实验结果确认，所提出的本发明实施例的耐辐射线金属氧化物半导体场效应晶体管即使在1.15Mrad(Si)的总辐射线量下也不产生泄漏电流。
以上，虽然以适用于各种实施例的本发明的新特征为主进行了说明，但需要理解的是，本技术领域的普通技术人员可在不脱离本发明的范围内对所说明的上述装置及方法的形式及具体事项进行各种删除、替换及变更。因此，本发明的范围通过发明要求保护范围定义，而不是通过上述说明定义。发明要求保护范围的等同范围内的所有变形包括在本发明的范围之内。

Claims (18)

1.一种耐辐射线金属氧化物半导体场效应晶体管，用于减少由单粒子效应引起的电流脉冲的影响，其特征在于，包括：
多晶硅栅极层，用于指定栅极区域及至少一个虚拟栅极区域；
源极及漏极；以及
虚拟漏极，能够施加电压。
2.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述虚拟漏极分散由入射辐射线引起的电子及空穴的流动。
3.根据权利要求2所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述虚拟漏极与上述多晶硅栅极层相联接，并位于上述源极及漏极的各个侧面。
4.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述虚拟漏极位于上述源极及漏极的上端或下端。
5.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管还包括以与上述虚拟漏极隔开规定距离的方式形成的N阱层。
6.根据权利要求5所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述N阱层以包括上述源极及漏极和上述虚拟漏极的深度来形成。
7.根据权利要求6所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管还包括以能够单独向上述N阱层施加电压的方式构成的N阱/金属-1通孔。
8.根据权利要求7所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述N阱/金属-1通孔位于形成在上述耐辐射线金属氧化物半导体场效应晶体管的外围的多个上述N阱层各自重叠的部分。
9.根据权利要求5所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管还包括形成于上述N阱层的下部的深N阱层。
10.根据权利要求9所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述深N阱层形成于上述N阱层、上述源极及漏极以及上述虚拟漏极的下部，并以包括以上述栅极区域为基准位于两侧的上述N阱层的长度来形成。
11.根据权利要求9所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管利用上述N阱层和位于上述N阱层的下部的上述深N阱层来分散或阻断向上述晶体管的源极和漏极流动且由单粒子效应引起的电流脉冲。
12.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，在上述耐辐射线金属氧化物半导体场效应晶体管中，在上述深N阱层与上述虚拟漏极以及上述晶体管的源极与漏极之间存在耗尽区域，通过向上述N阱层施加的电压来调整上述耗尽区域的厚度。
13.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管利用布局修改技术来形成。
14.根据权利要求1所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管由具有P型金属氧化物半导体栅电极图案的P型金属氧化物半导体或具有N型金属氧化物半导体栅电极图案的N型金属氧化物半导体来构成。
15.一种耐辐射线金属氧化物半导体场效应晶体管，包括：
多晶硅栅极层，用于指定栅极区域；
N+层，用于生成晶体管的源极和漏极；
虚拟多晶硅栅极层，用于阻断泄漏电流路径；以及
P-有源层和P+层，用于阻断泄漏电流的产生，从而减少由单粒子效应引起的电流脉冲的影响，
上述耐辐射线金属氧化物半导体场效应晶体管的特征在于，
包括能够向上述晶体管施加电压的虚拟漏极。
16.根据权利要求15所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述虚拟漏极与上述P+层的外侧及上述P-有源层的内侧相接触，并且位于上述源极及上述漏极的上端或下端。
17.根据权利要求15所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管借助位于N阱层的下部的深N阱层来分散或阻断向上述晶体管的源极和漏极流动且由单粒子效应引起的电流脉冲，上述N阱层以与包括上述虚拟漏极的上述耐辐射线金属氧化物半导体场效应晶体管隔开规定距离的方式来形成。
18.根据权利要求17所述的耐辐射线金属氧化物半导体场效应晶体管，其特征在于，上述耐辐射线金属氧化物半导体场效应晶体管由具有N型金属氧化物半导体栅电极图案的N型金属氧化物半导体或具有P型金属氧化物半导体栅电极图案的P型金属氧化物半导体来构成。
CN201811547165.5A 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管 Pending CN110277450A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211346146.2A CN115692503A (zh) 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180029994 2018-03-15
KR10-2018-0029994 2018-03-15
KR10-2018-0080899 2018-07-12
KR1020180080899A KR101927667B1 (ko) 2018-03-15 2018-07-12 단일 사건 현상과 누적 이온화 현상에 강인한 내방사선 단위 모스펫

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211346146.2A Division CN115692503A (zh) 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管

Publications (1)

Publication Number Publication Date
CN110277450A true CN110277450A (zh) 2019-09-24

Family

ID=64670654

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811547165.5A Pending CN110277450A (zh) 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管
CN202211346146.2A Pending CN115692503A (zh) 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211346146.2A Pending CN115692503A (zh) 2018-03-15 2018-12-18 耐辐射线金属氧化物半导体场效应晶体管

Country Status (5)

Country Link
US (1) US10756028B2 (zh)
EP (1) EP3540783A1 (zh)
KR (1) KR101927667B1 (zh)
CN (2) CN110277450A (zh)
WO (1) WO2019177210A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112711894B (zh) * 2020-12-29 2024-01-30 中国人民解放军63921部队 一种在轨元器件抗单粒子能力量化评定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105904A1 (en) * 2011-11-01 2013-05-02 Texas Instruments Incorporated Radiation hardened integrated circuit
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
KR101492807B1 (ko) * 2013-06-28 2015-02-12 한국과학기술원 내방사선 모조 게이트를 이용한 단위 모스펫
US20170338310A1 (en) * 2016-05-19 2017-11-23 IHP GmbH - Innovations for High Performance Microelectronics/Leibniz-Institut Fur Innovative Mos transistor for radiation-tolerant digital cmos circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4698793B2 (ja) * 2000-04-03 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2006059481A (ja) 2004-08-23 2006-03-02 Renesas Technology Corp 半導体記憶装置
JP4791855B2 (ja) 2006-02-28 2011-10-12 株式会社東芝 半導体記憶装置
KR101424012B1 (ko) 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
US8995176B2 (en) 2013-03-07 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM systems
US8907380B1 (en) 2013-06-28 2014-12-09 Korea Advanced Institute Of Science Radiation tolerant dummy gate-assisted n-MOSFET, and method and apparatus for modeling channel of semiconductor device
KR101494808B1 (ko) 2013-08-14 2015-02-23 한국과학기술원 반도체 소자의 채널 모델링 장치 및 방법
KR101948481B1 (ko) * 2018-04-04 2019-02-14 한국과학기술원 단일 사건 현상과 누적 이온화 현상에 강인한 내방사선 입체 단위 모스펫

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105904A1 (en) * 2011-11-01 2013-05-02 Texas Instruments Incorporated Radiation hardened integrated circuit
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
KR101492807B1 (ko) * 2013-06-28 2015-02-12 한국과학기술원 내방사선 모조 게이트를 이용한 단위 모스펫
US20170338310A1 (en) * 2016-05-19 2017-11-23 IHP GmbH - Innovations for High Performance Microelectronics/Leibniz-Institut Fur Innovative Mos transistor for radiation-tolerant digital cmos circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOUNG TAK ROH AND HEE CHUL LEE: "TID and SEE Hardened n-MOSFET Layout on a Bulk Silicon Substrate which Combines a DGA n-MOSFET and a Guard Drain", 《2015 IEEE NUCLEAR SCIENCE SYMPOSIUM AND MEDICAL IMAGING CONFERENCE(NSS/MIC)》 *

Also Published As

Publication number Publication date
US10756028B2 (en) 2020-08-25
CN115692503A (zh) 2023-02-03
US20190287923A1 (en) 2019-09-19
WO2019177210A1 (ko) 2019-09-19
KR101927667B1 (ko) 2018-12-10
EP3540783A1 (en) 2019-09-18

Similar Documents

Publication Publication Date Title
Snoeys et al. A new NMOS layout structure for radiation tolerance
US20220359295A1 (en) Semiconductor structure and method for manufacturing thereof
Chen et al. Study of N-channel MOSFETs with an enclosed-gate layout in a 0.18/spl mu/m CMOS technology
US7214989B2 (en) Semiconductor device and semiconductor integrated circuit device
CN110277450A (zh) 耐辐射线金属氧化物半导体场效应晶体管
CN110350033B (zh) 耐辐射线三维金属氧化物半导体场效应晶体管
JPS61290753A (ja) 相補形ｍｉｓ半導体集積回路装置
JP2011003830A (ja) 半導体装置
JP6909057B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US6583486B2 (en) Semiconductor memory device and its method of manufacture
JPS60206040A (ja) 半導体集積回路絶縁分離装置
RU2511614C2 (ru) Электронная схема и/или микроэлектромеханическая система с радиационным источником подвижных носителей заряда
JP2011054772A (ja) 半導体装置
Staniewski et al. Usefulness of VeSTIC devices for low-noise and radiation hard 3D integrated circuits
JPH088359B2 (ja) 半導体装置
Re et al. Review of radiation effects leading to noise performance degradation in 100-nm scale microelectronic technologies
JP6425985B2 (ja) 半導体装置及びその製造方法
US8878261B2 (en) Semiconductor device and method of manufacturing the same
JPH02192159A (ja) 半導体集積回路
JP2008288393A (ja) 電界効果トランジスタ
JPH0456164A (ja) 半導体集積回路装置およびその製造方法
JPS61220368A (ja) 半導体装置
Richter et al. Silicon Radiation Detectors-Physics and Structures
JPH0320083A (ja) 半導体装置
JPH0428266A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190924