CN110277443A - 具有pnp穿通三极管的沟槽栅igbt器件 - Google Patents

具有pnp穿通三极管的沟槽栅igbt器件 Download PDF

Info

Publication number
CN110277443A
CN110277443A CN201910573313.9A CN201910573313A CN110277443A CN 110277443 A CN110277443 A CN 110277443A CN 201910573313 A CN201910573313 A CN 201910573313A CN 110277443 A CN110277443 A CN 110277443A
Authority
CN
China
Prior art keywords
triode
pnp
break
type
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910573313.9A
Other languages
English (en)
Other versions
CN110277443B (zh
Inventor
李泽宏
孙肇峰
赵一尚
杨洋
莫佳宁
何云娇
彭鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910573313.9A priority Critical patent/CN110277443B/zh
Publication of CN110277443A publication Critical patent/CN110277443A/zh
Application granted granted Critical
Publication of CN110277443B publication Critical patent/CN110277443B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于功率半导体技术领域，具体涉及一种具有PNP穿通三极管的沟槽栅IGBT器件，本发明在分立浮空pbody区内对称的沟槽介质层之间，通过P型第二集电区、N型第二基区与分立浮空pbody区形成PNP穿通型三极管；器件正向导通时，PNP三极管不发生穿通，并储存空穴增强电导调制，由N+多晶硅、P+多晶硅形成的二极管进一步减小泄露电流；关断时PNP三极管穿通，提供空穴泄放通道，降低关断时间，提高P‑base区域抗闩锁能力；同时沟槽介质层避免了PNP三极管发生闩锁，达到在不影响其他电学特性的情况下，降低了开关时间和开关损耗；器件处于阻断状态下，PNP三极管穿通，增加了器件耐压能力。

Description

具有PNP穿通三极管的沟槽栅IGBT器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有PNP穿通三极管的沟槽栅IGBT器件。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)结合了MOSFET易于驱动控制、输入阻抗高与GTR电流密度大、饱和压降低的优点，被广泛应用于轨道交通、新能源汽车、高压直流输电等领域。从IGBT诞生以来，其性能得到不断的提高，并且还将向着更高电压、更大电流、更高工作温度、更低损耗等方向发展。
高压IGBT的栅结构可以分为平面栅型结构和槽栅型结构。平面栅型IGBT由于其存在JFET区，相对于槽栅型IGBT(Trench IGBT)结构，饱和压降更高，导通损耗更大。相对于平面栅型结构，TIGBT具更小的元胞间距，因此具有跟高的沟道密度，电流密度大，更广泛的应用于高压大电流的场景。但是由于TIGBT沟道密度的增大，导致其短路电流增大，抗短路能力下降，并且由于槽的引入，在槽栅底部引入了高电场，限制了TIGBT阻断能力的提升。为解决这个矛盾，可以在两个槽栅之间引入FP(Floating-Pbody)结构，通过减小沟道密度来提升短路能力，并且改变体内击穿位置，提高阻断能力。但是由于FP结构的引入，TIGBT在导通过程中FP区域电位会发生变化，在密勒电容的作用下，在栅极产生位移电流，使有效栅压降低，使TIGBT抗EMI能力下降。为改善TIGBT栅控能力，将FP结构改为分立浮空P区(SeparateFloating Pbody)，使P区与槽栅分开，使位移电流不会作用于栅电极，但是分立FP区对器件的通态特性和阻断能力有影响，若将分立FP区与器件阴极相连接，会导致饱和压降增大。
发明内容
鉴于上文所述，本发明针对现有的分立浮空P区的TIGBT器件存在的由于P区电位变化影响器件通态特性、开关损耗大等问题，提供了一种具有PNP穿通三极管的沟槽栅IGBT器件。通过在分立FP中形成沟槽，在沟槽中利用穿通三极管结构形成空穴载流子通道；由于阻断状态下，PNP三极管穿通，拉低分立FP电位，有效的增加了阻断能力；在开关过程中FP内电位的变化使穿通三极管在关断过程中开启，增加了空穴泄放路径，降低了关断损耗，并且减小P-base区域空穴电流密度，提高P-base区域抗闩锁闩锁能力；穿通三极管在正常导通状态不会开启，并在穿通三极管形成的空穴载流子通路上增加多晶二极管结构，进一步减小其漏电，保证了器件的导通特性与抗EMI能力。
为实现上述发明目的，本发明技术方案如下：
一种具有PNP穿通三极管的沟槽栅IGBT器件，其整个元胞关于元胞中线对称；其元胞结构包括从下至上依次层叠的金属电极7、P+集电区6、N型缓冲层5、N-漂移区4；金属发射极9、金属电极17和金属连线18位于N-漂移区4的上方；所述N-漂移区4的顶层中间区域设有分立浮空Pbody区8，所述分立浮空Pbody区8的内部顶层中间区域分别设有P型第二集电区12、N型第二基区13，所述P型第二集电区12和N型第二基区13的两侧都对称设置沟槽介质层14，P型第二集电区12位于N型第二基区13上方；P型第二集电区12、N型第二基区13与分立浮空Pbody区8形成PNP三极管结构；所述金属发射极9与金属电极17之间有一个或者多个由N+多晶硅15、P+多晶硅16形成的二极管，多个二极管之间通过金属连线18连接；所述N+多晶硅15、P+多晶硅16与金属连线18形成的二极管下方通过介质层11与N-漂移区4形成隔离；所述P+基区2、N+发射区1均与金属发射极9接触；所述P+基区2、N+发射区1与分立浮空Pbody区8之间设有栅极结构，所述栅极结构包括栅电极10和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极10设置在沟槽中；所述栅介质层3的一侧分别与P+基区2、N+发射区1、N-漂移区4接触，所述栅介质层3的另一侧与分立浮空Pbody区8通过N-漂移区4相隔离。
作为优选方式，P型第二集电区12、N型第二基区13与分立浮空pbody区8形成的三极管在器件通态条件下三极管基区不会全耗尽。
作为优选方式，沟槽介质层14的深度大于等于N型第二基区13的结深。
作为优选方式，沟槽介质层14的深度小于等于栅介质层3的深度。
作为优选方式，沟槽介质层14的间距大于等于金属电极17的宽度。
作为优选方式，沟槽介质层14在阻断状态下位于分立浮空Pbody区8的中性区内。
作为优选方式，分立P型第二集电区12的掺杂方式为非均匀掺杂或者均匀掺杂。
作为优选方式，N型第二基区13的掺杂方式为非均匀掺杂或者均匀掺杂。
作为优选方式，分立浮空pbody区8的掺杂方式为非均匀重掺杂或者均匀重掺杂。
作为优选方式，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
本发明的分立浮空Pbody区8中三极管结构需要满足以下条件：
(1)沟槽介质层14的深度大于N型第二基区13的深度。
(2)分立浮空Pbody区8在器件阻断状态或导通状态时，耗尽区与沟槽介质层14分离。
(3)导通状态N型第二基区13不可完全耗尽，三极管处于完全阻断状态。
相比现有技术，本发明的有益效果在于：
(1)本发明通过在分立浮空Pbody区中引入PNP三极管，PNP三极管等效为空穴通路开关；在器件正向导通时，PNP三极管为阻断状态，可以存储空穴，降低器件的饱和导通压降；在器件开关过程中，PNP三极管穿通，为空穴提供泄放通路，降低关断时间和关断损耗；器件在阻断状态下，PNP三极管穿通，使分立浮空Pbody区电位降低，增加了击穿电压。
(2)本发明通过在金属电极17串联一个或者多个二极管进一步降低PNP三极管泄漏电流。
(3)本发明所提出的三极管结构两边的沟槽介质层14，可避免由P型第二集电区12、N型第二基区13与分立浮空pbody区8形成PNP穿通型三极管发生闩锁，且与槽栅采用相同工艺，与现有高压IGBT器件的制作工艺兼容。
附图说明
图1是传统分立浮空Pbody区IGBT器件的结构示意图；
图2是本发明提供的具有PNP穿通三极管的IGBT器件的结构示意图；
图3是本发明提供的具有PNP穿通三极管的IGBT器件等价电路图；
图4是本发明提供的IGBT结构与传统结构开关过程波形对比图；
图中：1为N+发射区，2为P+基区，3为栅介质层，4为N-漂移区，5为N型缓冲层，6为P+集电区，7为金属集电极，8为分立浮空Pbody区，9为金属发射极，10为栅电极，11为介质层，12为P型第二集电区，13为N型第二基区，14为沟槽介质层，15为N+多晶硅，16为P+多晶硅，17为金属电极，18为金属连线。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种具有PNP穿通三极管的沟槽栅IGBT器件，其整个元胞关于元胞中线对称；其元胞结构包括从下至上依次层叠的金属电极7、P+集电区6、N型缓冲层5、N-漂移区4；金属发射极9、金属电极17和金属连线18位于N-漂移区4的上方；所述N-漂移区4的顶层中间区域设有分立浮空Pbody区8，所述分立浮空Pbody区8的内部顶层中间区域分别设有P型第二集电区12、N型第二基区13，所述P型第二集电区12和N型第二基区13的两侧都对称设置沟槽介质层14，P型第二集电区12位于N型第二基区13上方；P型第二集电区12、N型第二基区13与分立浮空Pbody区8形成PNP三极管结构；所述金属发射极9与金属电极17之间有一个或者多个由N+多晶硅15、P+多晶硅16形成的二极管，多个二极管之间通过金属连线18连接；所述N+多晶硅15、P+多晶硅16与金属连线18形成的二极管下方通过介质层11与N-漂移区4形成隔离；所述P+基区2、N+发射区1均与金属发射极9接触；所述P+基区2、N+发射区1与分立浮空Pbody区8之间设有栅极结构，所述栅极结构包括栅电极10和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极10设置在沟槽中；所述栅介质层3的一侧分别与P+基区2、N+发射区1、N-漂移区4接触，所述栅介质层3的另一侧与分立浮空Pbody区8通过N-漂移区4相隔离。
具体的，P型第二集电区12、N型第二基区13与分立浮空pbody区8形成的三极管在器件通态条件下三极管基区不会全耗尽。
具体的，沟槽介质层14的深度大于等于N型第二基区13的结深。
具体的，沟槽介质层14的深度小于等于栅介质层3的深度。
具体的，沟槽介质层14的间距大于等于金属电极17的宽度。
具体的，沟槽介质层14在阻断状态下位于分立浮空Pbody区8的中性区内。
具体的，分立P型第二集电区12的掺杂方式为非均匀掺杂或者均匀掺杂。
具体的，N型第二基区13的掺杂方式为非均匀掺杂或者均匀掺杂。
具体的，分立浮空pbody区8的掺杂方式为非均匀重掺杂或者均匀重掺杂。
具体的，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
下面结合实施例对本发明原理进行详细说明：
所提结构在正向阻断时，IGBT栅极为零电位，此时三极管处于穿通状态，分立浮空Pbody区8通过穿通三极管与正偏二极管与地直接相连，相当于穿通结构FP接地，增加了分立浮空Pbody/N-漂移区4形成的PN结的耐压；并且由于分立浮空Pbody区8结深大于栅介质层3和沟槽介质层14，可以削弱槽栅底部电场，有助于提升器件击穿电压。相比之下，图1的传统分立浮空Pbody区IGBT结构，分立浮空Pbody区8在正向导通时会存储空穴，关断时空穴只能通过P+基区泄放，增加了泄放路径长度，增大了关断时间以及关断损耗；同时，在阻断状态下，分立浮空Pbody区浮空，其内部电位高于所提结构将分立浮空Pbody区8通过二极管接地，使其阻断电压低于所提结构。
本发明结构在导通时，FP电位不足以使三极管穿通，本发明的具有PNP穿通三极管的IGBT器件在器件导通时与传统分立浮空Pbody区IGBT结构在导通状态下一样可以在分立浮空Pbody区8积累足够多的空穴，使器件具有较低的饱和压降。
本发明结构在在关断时，由于在器件体内空穴需要泄放，在泄放过程中分立浮空Pbody区8电位抬升，当达到使穿通三极管穿通的电压时，泄放通路打开，空穴从金属电极17流出，器件内部存储的过剩空穴可以更快的被抽取，可以有效的降低开关时间和开关损耗。
本发明提出的器件结构决定了器件能够实现足够可靠的正向阻断能力，提高了器件的抗闩锁能力，提高器件的栅控能力，实现更短的开关时间，降低开关损耗。
为验证本发明的有益效果，以3300V高压N沟道槽栅型IGBT设计为例，利用medici软件对图1所示传统分立浮空Pbody区IGBT器件和图2所示具有PNP穿通三极管的IGBT器件进行仿真比较，对比结果如下表所示：
参数 所提IGBT结构 传统IGBT结构
正向阻断电压(V) 4169 3863
导通压降(V) 3.9 3.9
Eoff(mJ) 56.4 67.3
从表中明显发现，本发明结构正向阻断电压为4169V，相比传统结构提高了7％，导通压降两者基本一致，关断损耗下降明显。
图4是两种结构的开关波形仿真结果，结果表明本发明提出的IGBT器件结构在关断速度上相比于传统的结构有明显提升。
综上所述，本发明提供的具有PNP穿通三极管的IGBT器件，相比于目前传统结构，本发明引入了一条可随开关变化的空穴通路；在阻断状态下可以维持耐压，导通状态空穴通路关闭，可增强电导调制效果；在关断过程中，空穴通路开启，提高泄放速度，降低关断时间，降低关断损耗。
需要特别说明的是，本发明中关于具有PNP穿通三极管的IGBT器件，不仅适用于目前普遍使用的3300V—6500V高压IGBT器件，同样适用于基于平面栅以及槽栅型的中压范围的IGBT器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：其整个元胞关于元胞中线对称；其元胞结构包括从下至上依次层叠的金属电极(7)、P+集电区(6)、N型缓冲层(5)、N-漂移区(4)；金属发射极(9)、金属电极(17)和金属连线(18)位于N-漂移区(4)的上方；所述N-漂移区(4)的顶层中间区域设有分立浮空Pbody区(8)，所述分立浮空Pbody区(8)的内部顶层中间区域分别设有P型第二集电区(12)、N型第二基区(13)，所述P型第二集电区(12)和N型第二基区(13)的两侧都对称设置沟槽介质层(14)，P型第二集电区(12)位于N型第二基区(13)上方；P型第二集电区(12)、N型第二基区(13)与分立浮空Pbody区(8)形成PNP三极管结构；所述金属发射极(9)与金属电极(17)之间有一个或者多个由N+多晶硅(15)、P+多晶硅(16)形成的二极管，多个二极管之间通过金属连线(18)连接；所述N+多晶硅(15)、P+多晶硅(16)与金属连线(18)形成的二极管下方通过介质层(11)与N-漂移区(4)形成隔离；所述P+基区(2)、N+发射区(1)均与金属发射极(9)接触；所述P+基区(2)、N+发射区(1)与分立浮空Pbody区(8)之间设有栅极结构，所述栅极结构包括栅电极(10)和栅介质层(3)，栅介质层(3)沿器件垂直方向延伸进入N-漂移区(4)中形成沟槽，所述栅电极(10)设置在沟槽中；所述栅介质层(3)的一侧分别与P+基区(2)、N+发射区(1)、N-漂移区(4)接触，所述栅介质层(3)的另一侧与分立浮空Pbody区(8)通过N-漂移区(4)相隔离。
2.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：P型第二集电区(12)、N型第二基区(13)与分立浮空pbody区(8)形成的三极管在器件通态条件下三极管基区不会全耗尽。
3.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：沟槽介质层(14)的深度大于等于N型第二基区(13)的结深。
4.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：沟槽介质层(14)的深度小于等于栅介质层(3)的深度。
5.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：沟槽介质层(14)的间距大于等于金属电极(17)的宽度。
6.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：沟槽介质层(14)在阻断状态下位于分立浮空Pbody区(8)的中性区内。
7.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：分立P型第二集电区(12)的掺杂方式为非均匀掺杂或者均匀掺杂。
8.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：N型第二基区(13)的掺杂方式为非均匀掺杂或者均匀掺杂。
9.根据权利要求1所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：分立浮空pbody区(8)的掺杂方式为非均匀重掺杂或者均匀重掺杂。
10.根据权利1-9任意一项所述的一种具有PNP穿通三极管的沟槽栅IGBT器件，其特征在于：器件所用半导体材料为单晶硅、碳化硅或者氮化镓。
CN201910573313.9A 2019-06-28 2019-06-28 具有pnp穿通三极管的沟槽栅igbt器件 Expired - Fee Related CN110277443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910573313.9A CN110277443B (zh) 2019-06-28 2019-06-28 具有pnp穿通三极管的沟槽栅igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910573313.9A CN110277443B (zh) 2019-06-28 2019-06-28 具有pnp穿通三极管的沟槽栅igbt器件

Publications (2)

Publication Number Publication Date
CN110277443A true CN110277443A (zh) 2019-09-24
CN110277443B CN110277443B (zh) 2021-02-12

Family

ID=67962427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910573313.9A Expired - Fee Related CN110277443B (zh) 2019-06-28 2019-06-28 具有pnp穿通三极管的沟槽栅igbt器件

Country Status (1)

Country Link
CN (1) CN110277443B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421921A (zh) * 2021-06-24 2021-09-21 电子科技大学 一种槽栅中具有空穴通路的屏蔽栅沟槽igbt结构
CN113437141A (zh) * 2021-06-24 2021-09-24 电子科技大学 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN114927565A (zh) * 2022-05-31 2022-08-19 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN117199120A (zh) * 2023-11-07 2023-12-08 上海功成半导体科技有限公司 Igbt器件结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001640A1 (en) * 2009-07-21 2013-01-03 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
CN103681828A (zh) * 2012-09-21 2014-03-26 三星电子株式会社 半导体器件及其制造方法
CN104701381A (zh) * 2015-03-03 2015-06-10 南京邮电大学 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法
CN105590960A (zh) * 2015-12-28 2016-05-18 电子科技大学 超高速大电流横向绝缘栅双极型晶体管
CN106920840A (zh) * 2015-12-28 2017-07-04 电子科技大学 消除横向绝缘栅双极型晶体管拖尾电流的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001640A1 (en) * 2009-07-21 2013-01-03 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
CN103681828A (zh) * 2012-09-21 2014-03-26 三星电子株式会社 半导体器件及其制造方法
CN104701381A (zh) * 2015-03-03 2015-06-10 南京邮电大学 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法
CN105590960A (zh) * 2015-12-28 2016-05-18 电子科技大学 超高速大电流横向绝缘栅双极型晶体管
CN106920840A (zh) * 2015-12-28 2017-07-04 电子科技大学 消除横向绝缘栅双极型晶体管拖尾电流的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JUN HUANG ET AL: ""Simulation Study of a Low Switching Loss FD-IGBT With High dI /dt and dV /dt Controllability"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
YOSHIHIRO IKURA ET AL: ""IGBT structure with electrically separated floating-p region improving turn-on dVak/dt controllability"", 《IEEE》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421921A (zh) * 2021-06-24 2021-09-21 电子科技大学 一种槽栅中具有空穴通路的屏蔽栅沟槽igbt结构
CN113437141A (zh) * 2021-06-24 2021-09-24 电子科技大学 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN114551589B (zh) * 2022-04-26 2022-09-09 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN114927565A (zh) * 2022-05-31 2022-08-19 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN114927565B (zh) * 2022-05-31 2023-04-28 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN117199120A (zh) * 2023-11-07 2023-12-08 上海功成半导体科技有限公司 Igbt器件结构及其制备方法
CN117199120B (zh) * 2023-11-07 2024-01-23 上海功成半导体科技有限公司 Igbt器件结构及其制备方法

Also Published As

Publication number Publication date
CN110277443B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN110277443A (zh) 具有pnp穿通三极管的沟槽栅igbt器件
CN109768080B (zh) 一种具有mos控制空穴通路的igbt器件
CN111816699B (zh) 一种具有自适应性的soi ligbt器件
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN105409004A (zh) 横向功率半导体晶体管
CN109728084B (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
CN110504308B (zh) 一种高速低损耗的多槽栅高压功率器件
CN109166923B (zh) 一种屏蔽栅mosfet
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN108231878A (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN109166921B (zh) 一种屏蔽栅mosfet
CN108493242B (zh) 一种优化体内电场的载流子增强型igbt器件
CN111816698B (zh) 一种集成有齐纳二极管和集电极pmos结构的功率器件
CN109065618A (zh) 一种具有稳固短路承受能力的igbt
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN109065620B (zh) 一种具有低米勒电容的igbt器件
CN109065619A (zh) 一种具有低噪声低开关损耗特性的igbt器件
CN109148572A (zh) 一种反向阻断型fs-gbt
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110504305A (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN110277444B (zh) 具有scr结构的沟槽栅igbt器件
CN110148628B (zh) 具有scr结构的igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210212