CN110277425A - 阵列基板、图案化量子点薄膜的制备方法 - Google Patents
阵列基板、图案化量子点薄膜的制备方法 Download PDFInfo
- Publication number
- CN110277425A CN110277425A CN201810208365.1A CN201810208365A CN110277425A CN 110277425 A CN110277425 A CN 110277425A CN 201810208365 A CN201810208365 A CN 201810208365A CN 110277425 A CN110277425 A CN 110277425A
- Authority
- CN
- China
- Prior art keywords
- electrode
- quantum dot
- active layer
- semiconductor active
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
Abstract
本发明提供了一种用于制备图案化量子点薄膜的阵列基板,所述阵列基板包括若干阵列单元,所述阵列单元包括相对设置的第一电极和第二电极,设置于所述第一电极和所述第二电极之间的绝缘层和半导体有源层,所述绝缘层和所述半导体有源层层叠设置,且所述绝缘层与所述第一电极相邻设置,所述半导体有源层与所述第二电极相邻设置,在所述阵列单元中,所述第二电极的表面用于沉积量子点溶液。
Description
技术领域
本发明属于量子点显示技术领域,尤其涉及一种用于制备图案化量子点薄膜的阵列基板,以及一种图案化量子点薄膜的制备方法。
背景技术
量子点具有发光颜色易于调节、色彩饱和度高、可溶液加工、高稳定性等诸多优点,被视为下一代显示技术的有力竞争者。量子点在显示领域上的应用需要制备图案化量子点薄膜,目前主要的图案化量子点层的方式有转印、喷墨打印等。其中,转印法仍处于发展阶段,且工艺难度大,目前尚未有量产。喷墨打印技术可以精确地按所需量将量子点材料沉积在设定的位置,沉积形成精密像素薄膜,可以有效解决大尺寸彩色显示屏的制造难题,并降低生产成本。然而,喷墨打印的方法需要利用像素界定层(BANK)限制喷墨区域,由于BANK对墨水的亲疏性会影响墨水成膜的均匀性,因此通常还需要对BANK进行改性处理,从而造成工艺复杂、成本增加。此外,墨水需要均匀干燥成膜,然而干燥过程存在多种对流运动,这对墨水成分设计、干燥工艺提出了很高的要求。
发明内容
本发明的目的在于提供一种用于制备图案化量子点薄膜的阵列基板,旨在解决通过喷墨打印技术制备量子点薄膜时,为了克服BANK对墨水的亲疏性影响,需要对BANK进行改性处理,导致制备工艺复杂、成本增加的问题。
本发明的另一目的在于提供一种图案化量子点薄膜及其制备方法。
为实现上述发明目的,本发明采用的技术方案如下:
本发明一方面提供一种用于制备图案化量子点薄膜的阵列基板,所述阵列基板包括若干阵列单元,所述阵列单元包括相对设置的第一电极和第二电极,设置于所述第一电极和所述第二电极之间的绝缘层和半导体有源层,所述绝缘层和所述半导体有源层层叠设置,且所述绝缘层与所述第一电极相邻设置,所述半导体有源层与所述第二电极相邻设置,在所述阵列单元中,所述第二电极的表面用于沉积量子点溶液。
本发明另一方面提供一种图案化量子点薄膜的制备方法,包括以下步骤:
提供量子点溶液和阵列基板,所述量子点溶液中的量子点为表面带有正电荷或负电荷的量子点;所述阵列基板为上述的用于图案化处理的阵列基板;
根据所述图案化量子点薄膜的预设图形,给所述阵列单元施加电压,使与所述预设图形对应的阵列单元中,与所述量子点相反的电荷聚集在所述半导体有源层靠近所述第二电极的表面;与预设图形不对应的阵列单元中,与所述量子点相同的电荷聚集在所述半导体有源层靠近所述第二电极的表面;
在所述阵列基板的第二电极表面沉积所述量子点溶液,干燥处理得到图案化量子点薄膜。
本发明再一方面提供一种图案化量子点薄膜,所述图案化量子点薄膜由上述制备方法制备获得。
本发明提供的用于图案化处理的阵列基板,所述阵列基板由若干阵列单元组成。所述阵列单元中,第一电极和第二电极之间设置有层叠结合的绝缘层和半导体有源层,所述绝缘层和所述半导体有源层层叠设置,且所述绝缘层与所述第一电极相邻设置,所述半导体有源层与所述第二电极相邻设置。在此结构基础上,在所述第二电极表面沉积待图案化处理的带电荷样品溶液时,可以通过对阵列基板施加电压,使半导体有源层的电荷分离;并根据图案化设计的需要,在不同的阵列单元形成不同的电性,从而通过所述阵列基板与带电荷样品之间的静电吸附或排斥,形成像素阵列即图案化薄膜。利用所述阵列基板实现带电荷样品溶液的图案化处理,方法简单,不仅适用于不尺寸制造,而且能够作为通用阵列基板,实现不同图案的薄膜制备。
本发明提供的图案化量子点薄膜的制备方法,利用静电吸附形成图案化量子点薄膜。具体的,首先对量子点进行表面修饰处理,使其表面带有正电荷或负电荷;然后利用静电吸附基板,在其表面沉积带有正电荷或负电荷的量子点,通过静电吸附或排斥,形成像素阵列即图案化量子点薄膜。本发明中提供的图案化量子点薄膜的制备方法,可利用简单的操作实现不同图案的薄膜沉积,不需要对BANK进行改性处理,方法简单易控,成本较低,适合大尺寸量子点薄膜的制造。采用本发明方法制备的图案化量子点薄膜,具有分辨率高的优点。
附图说明
图1是本发明实施例提供的阵列单元;
图2是本发明实施例提供的给阵列单元施加正电压时的原理示意图;
图3是本发明实施例提供的给阵列单元施加负电压时的原理示意图;
图4是本发明实施例提供的阵列基板示意图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
结合图1-2,本发明实施例提供了一种用于制备图案化量子点薄膜的阵列基板,其特征在于,所述阵列基板包括若干阵列单元,所述阵列单元包括相对设置的第一电极1和第二电极4,设置于所述第一电极1和所述第二电极4之间的绝缘层2和半导体有源层3,所述绝缘层2和所述半导体有源层3层叠设置,且所述绝缘层2与所述第一电极1相邻设置,所述半导体有源层3与所述第二电极4相邻设置,在所述阵列单元中,所述第二电极4的表面用于沉积量子点溶液。
本发明实施例提供的用于图案化处理的阵列基板,所述阵列基板由若干阵列单元组成。所述阵列单元中,第一电极和第二电极之间设置有层叠结合的绝缘层和半导体有源层,所述绝缘层和所述半导体有源层层叠设置,且所述绝缘层与所述第一电极相邻设置,所述半导体有源层与所述第二电极相邻设置。在此结构基础上,在所述第二电极表面沉积待图案化处理的带电荷样品溶液时,可以通过对阵列基板施加电压,使半导体有源层的电荷分离;并根据图案化设计的需要,在不同的阵列单元形成不同的电性,从而通过所述阵列基板与带电荷样品之间的静电吸附或排斥,形成像素阵列即图案化薄膜。利用所述阵列基板实现带电荷样品溶液的图案化处理,方法简单,不仅适用于不尺寸制造,而且能够作为通用阵列基板,实现不同图案的薄膜制备。
具体的,本发明实施例中,所述第一电极1在本发明实施例中为底电极,远离用于图案化处理的带电荷样品溶液,即远离最终形成的图案化量子点薄膜;所述第二电极4在本发明实施例中为顶电极,与用于图案化处理的带电荷样品溶液如量子点溶液直接接触,即最终形成的图案化量子点薄膜相邻。所述阵列基板包括若干相互平行的第一电极条(所述第一电极1由若干相互平行的第一电极条组成)和若干相互平行的第二电极条(所述第二电极2由若干相互平行的第二电极条组成),且所述第一电极条与所述第二电极条不平行,在所述第一电极与所述第二电极交叉重合区域形成所述阵列单元,在所述阵列单元中,所述第二电极的表面用于沉积量子点溶液。作为一种优选实施方式,所述第一电极条与所述第二电极条垂直,从而形成若干矩形阵列单元。
所述阵列单元的数量越多,所述阵列单元的面积越小,进行图案化处理后得到的图案的精密度越高,图案边缘越平滑。所述第一电极条、第二电极条的条纹宽度和条纹间隔共同决定了所述阵列单元的大小。优选的,所述第一电极条的宽度为100-300μm,所述第一电极条之间的间隔为50-100μm。优选的,所述第二电极条的宽度为100-300μm,所述第二电极条之间的间隔为50-100μm。优选的条纹宽度和间隔,进行图案化时具有较高的分辨率。进一步优选的,所述第一电极条的宽度与所述第二电极条的宽度相同,所述第一电极条之间的间隔与所述第二电极条之间的间距相同,从而将阵列单元均匀化,更利于得到精细化的图案。在此基础上,更进一步的,所述第一电极条与所述第二电极条垂直,形成矩形阵列单元。
且所述第二电极4和所述第一电极1的条纹宽度、间隔均相同,所述第一电极1的阵列方向垂直于所述第二电极4的阵列方向。即本发明实施例中,所述第一电极1和所述第二电极4为相互垂直的阵列条形图案电极,如图2所示。
所述第一电极1、第二电极4的厚度设置,以能够实现完整的材料层作为前提,在此基础上,所述第二电极4设置较薄,从而使得沉积在所述第二电极4上的量子点溶液距离所述半导体有源层3与所述第二电极4的界面较近,聚集在半导体有源层3近第二电极4的表面的电荷对沉积在所述第二电极4表面的量子点溶液中的量子点的吸引或排斥力更大,有利于图案化的进行。优选的,所述第一电极1的厚度为50-100nm;优选的,所述第二电极4的厚度为10-40nm。所述第二电极4的厚度不宜过薄,若所述第二电极4的厚度过薄,则形成的材料层可能存在孔洞,孔洞区域无法产生电荷分离,导致最终得到的量子点薄膜的图案不完整。所述第一电极1、所述第二电极4的材料选用常见的电极材料,优选的,所述第一电极1的材料选自铝、银、铂,但不限于此;优选的,所述第二电极4的材料选自铝、银、铂,但不限于此。进一步优选的,所述第一电极1选用与第二电极4相同的材料作为电极材料。
本发明实施例中,所述半导体有源层3设置在所述第一电极1和所述第二电极4之间。在所述第一电极1与所述第二电极4之间施加电压的条件下,所述半导体有源层3中的电荷分离,向所述半导体有源层3的两个界面移动,为通过静电吸附形成图案化处理提供了条件。
优选的,所述半导体有源层3的厚度为100-300nm。若所述半导体有源层3的厚度过厚,电荷移动的路程较长,电荷较为分散,正负电荷不容易分离聚集在所述半导体有源层3的两表面,不利于形成电荷偏距的效果。若所述半导体有源层3的厚度过薄,一方面,过薄的膜层不利于正负电荷的有效分散,不能形成明显的正负电荷梯度,从而不利于通过静电吸附形成图案化量子点薄膜。
优选的,所述半导体有源层3的材料选自氧化锌、氧化亚铜、InGaZnO,但不限于此。
本发明实施例中,在所述半导体有源层3与所述第一电极1之间设置有绝缘层2,所述绝缘层2用于阻隔电子或空穴进入所述第一电极1,以防止形成电流通路。值得注意的是,所述绝缘层2设置在所述半导体有源层3与所述第一电极1之间,而非所述半导体有源层3与所述第二电极4之间,使图案化处理时,所述绝缘层2相对所述半导体有源层3远离带电荷样品溶液。倘若所述绝缘层2设置在所述半导体有源层3与所述第二电极4之间,虽然也能达到阻隔电子或空穴进入第二电极4、防止形成电流通路的目的,但此时,由于聚集在所述半导体有源层3靠近所述第二电极4表面的电子或空穴离沉积的带电荷样品溶液(电荷)较远,电荷之间的吸引或排斥效果不明显,甚至没有吸引或排斥效果,导致无法通过静电吸附形成图案化量子点薄膜。
优选的,所述绝缘层2的厚度为50-200nm。若所述绝缘层2的厚度过厚,则由于所述第一电极1与所述半导体有源层3之间的间距较远,电子和空穴的分离作用变差,不利于形成梯度电荷(明显的电荷分离);若所述绝缘层2的厚度过薄,则由于绝缘材料可能渗氧,导致无法足够绝缘,形成电流通路。
优选的,所述绝缘层2的材料选自二氧化硅、三氧化二铝、氧化镁,但不限于此。
本发明实施例提供的所述阵列基板优选通过如下方法制备得到:
Q01.利用条形掩模板,沉积阵列条形图案的第一电极1。
所述第一电极1为阵列条形图案,即由若干相互平行的第一电极条组成所述第一电极1,所述第一电极条的优选宽度以及所述第一电极条之间的优选间隔如前文所述,为了节约篇幅,此处不再赘述。本发明实施例所述第一电极1可采用磁控溅射方法制备获得。
Q02.在所述第一电极1上沉积绝缘层2。
在所述第一电极1上沉积绝缘层2,可采用磁控溅射方法制备。
Q03.在所述绝缘层2制备半导体有源层3。
所述半导体有源层3可采用磁控溅射方法制备。
Q04.利用所述条形掩模板,在所述半导体有源层3上沉积阵列条形图案的第二电极4,即由若干相互平行的第二电极条组成所述第二电极4,所述第二电极条的优选宽度以及所述第二电极条之间的优选间隔如前文所述,为了节约篇幅,此处不再赘述。
利用所述条形掩模板,在所述半导体有源层3上沉积阵列条形图案的第二电极4。所述第一电极1与所述第二电极4投影重叠区域即为阵列单元所在区域。优选的,所述第二电极条和所述第一电极条的条纹宽度、条纹之间的间隔均相同,所述第一电极1的阵列方向垂直于所述第二电极4的阵列方向。即本发明实施例中,所述第一电极1和所述第二电极4为相互垂直的阵列条形图案电极。
结合体1-4,本发明实施例提供了一种图案化量子点薄膜的制备方法,包括以下步骤:
S01.提供量子点溶液和阵列基板,所述量子点溶液中的量子点为表面带有正电荷或负电荷的量子点;所述阵列基板为上述的用于图案化处理的阵列基板;
S02.根据所述图案化量子点薄膜的预设图形,给所述阵列单元施加电压,使与所述预设图形对应的阵列单元中,与所述量子点相反的电荷聚集在所述半导体有源层靠近所述第二电极的表面;与预设图形不对应的阵列单元中,与所述量子点相同的电荷聚集在所述半导体有源层靠近所述第二电极的表面;
S03.在所述阵列基板的第二电极表面沉积所述量子点溶液,干燥处理得到图案化量子点薄膜。
本发明实施例提供的图案化量子点薄膜的制备方法,利用静电吸附形成图案化量子点薄膜。具体的,首先对量子点进行表面修饰处理,使其表面带有正电荷或负电荷;然后利用静电吸附基板,在其表面沉积带有正电荷或负电荷的量子点,通过静电吸附或排斥,形成像素阵列即图案化量子点薄膜。本发明实施例中提供的图案化量子点薄膜的制备方法,可利用简单的操作实现不同图案的薄膜沉积,不需要对BANK进行改性处理,方法简单易控,成本较低,适合大尺寸量子点薄膜的制造。采用本发明实施例方法制备的图案化量子点薄膜,具有分辨率高的优点。
具体的,上述步骤S01中,提供量子点溶液,所述量子点溶液中的量子点为表面带有正电荷或负电荷的量子点。具体的,表面带有正电荷或负电荷的量子点可以通过对量子点进行表面修饰处理获得,如,通过在量子点表面修饰上带有负电荷的基团,得到表面带负电荷的量子点;通过在量子点表面修饰上带有正电荷的基团,得到表面带正电荷的量子点。
所述阵列基板的结构、各层设置关系、厚度、材料选择如上文所示,为了节约篇幅,此处不再赘述。
上述步骤S02中,根据所述图案化量子点薄膜的预设图形,在所述第一电极1与所述第二电极4之间施加电压时,所述半导体有源层3的电荷分离,并向两端电极涌去。由于所述绝缘层2的阻挡,电荷分别聚集在靠近所述第二电极4、靠近所述绝缘层2的表面。当所述第一电极1和所述第二电极4为相互垂直的阵列条形图案电极时,通过扫描不同的横向、纵向电极,给不同的阵列单元施加正/负电压,使单元基板对量子点产生吸引或排斥。
具体的,如图3所示,当在所述第一电极1与所述第二电极4之间施加正电压时,所述半导体有源层3的电荷分离,空穴被吸引出来而涌向所述第一电极1,电子被吸引出来涌向所述第二电极4。由于所述绝缘层2的阻挡,电子聚集在靠近所述第二电极4的表面,空穴聚集在靠近所述绝缘层2的表面。如图4所示,当在所述第一电极1与所述第二电极4之间施加负电压时,所述半导体有源层3的电荷分离,空穴被吸引出来而涌向所述第二电极4,电子被吸引出来涌向所述第一电极1。由于所述绝缘层2的阻挡,空穴聚集在靠近所述第二电极4的表面,电子聚集在靠近所述绝缘层2的表面。
本发明实施例根据所述图案化量子点薄膜的预设图形,给所述阵列单元施加不同的电压,具体的,给所述阵列单元施加电压,使所述半导体有源层3的正负电荷分离并分别集聚于所述半导体有源层3的两表面,且量子点图案对应区域的阵列单元中,与所述量子点相反的电荷聚集在所述半导体有源层3靠近所述第二电极4的表面;无量子点图案对应区域的阵列单元中,与所述量子点相同的电荷聚集在所述半导体有源层3靠近所述第二电极4的表面。由此,在聚集有与所述量子点相反的电荷的所述第二电极4表面,当沉积量子点溶液时,阵列单元与量子点之间产生静电力,所述阵列单元与量子点溶液中的量子点相互吸引,量子点富集;同时,在聚集有与所述量子点相同的电荷的所述第二电极4表面,当沉积量子点溶液时,阵列单元与量子点之间产生静电力,所述阵列单元与量子点溶液中的量子点相互排斥,量子点移开,干燥成膜后最终形成图案化量子点。本发明实施例可以通过调节电压大小来实现静电力大小的控制,从而实现静电吸引或排斥。
上述步骤S03中,在所述阵列基板的第二电极表面沉积所述量子点溶液,所述量子点溶液中的量子点,在各所述阵列单元的静电力作用下,或排斥或吸引,经干燥处理,最终形成与预设图案一致的图案化量子点薄膜。
作为一个具体实施例,当所述量子点溶液中的量子点为表面带有正电荷的量子点时,在所述阵列单元施加电压,使所述半导体有源层3的正负电荷分离并分别集聚于所述半导体有源层3的两表面,且所述预设图形对应区域的阵列单元中,负电荷聚集在所述半导体有源层3靠近所述第二电极4的表面;预设图形之外对应区域的阵列单元中,正电荷聚集在所述半导体有源层3靠近所述第二电极4的表面。
作为另一个具体实施例,当所述量子点溶液中的量子点为表面带有负电荷的量子点时,在所述阵列单元施加电压,使所述半导体有源层3的正负电荷分离并分别集聚于所述半导体有源层3的两表面,且所述预设图形对应区域的阵列单元中,正电荷聚集在所述半导体有源层3靠近所述第二电极4的表面;预设图形之外对应区域的阵列单元中,负电荷聚集在所述半导体有源层3靠近所述第二电极4的表面。
相应的,本发明实施例还提供了一种图案化量子点薄膜,所述图案化量子点薄膜由上述制备方法制备获得。
本发明实施例提供的图案化量子点薄膜,具有分辨率高的优点。
下面结合具体实施例进行说明。
实施例1
一种图案化量子点薄膜的制备方法,包括以下步骤:
利用疏基丙酸对量子点进行配体交换,得到表面带负电荷的量子点。
基板的制备:利用条形掩模板,采用磁控溅射的方法沉积厚度为50~100nm阵列条形图案Al作为第一电极,其中条纹宽度100~300um,间隔50~100um;在第一电极上采用磁控溅射的方法沉积厚度为50~200nm的SiO2作为绝缘层;采用磁控溅射的方法沉积厚度为100~300nm的ZnO作为半导体有源层;利用条形掩模板,采用磁控溅射的方法沉积30nm阵列条形图案Al作为第二电极,其中条纹宽度与间隔等同于第一电极,阵列方向垂直于第一电极,得到阵列基板,其中第一电极与第二电极直接重合的地方为阵列单元。
根据选择沉积的图案,通过第一电极与第二电极,对需要沉积量子点的阵列单元施加正电压,使半导体有源层靠近第二电极的表面空穴聚集,对不需要沉积量子点的阵列单元施加负电压,是半导体有源层靠近第二电极的表面电子聚集。然后滴涂表面带负电荷的量子点,使量子点吸附/排斥目标基底单元。
真空干燥后,得到所需图案化量子点薄膜。
实施例2
一种图案化量子点薄膜的制备方法,包括以下步骤:
利用疏基乙酸对量子点进行配体交换,得到表面带负电荷的量子点。
基板的制备:利用条形掩模板,采用磁控溅射的方法沉积厚度为50~100nm阵列条形图案Ag作为第一电极,其中条纹宽度100~300um,间隔50~100um;在第一电极上采用磁控溅射的方法沉积厚度为50~200nm的Al2O3作为绝缘层;采用磁控溅射的方法沉积厚度为100~300nm的Cu2O作为半导体有源层;利用条形掩模板,采用磁控溅射的方法沉积30nm阵列条形图案Ag作为第二电极,其中条纹宽度与间隔等同于第一电极,阵列方向垂直于第一电极,得到阵列基板,其中第一电极与第二电极直接重合的地方为阵列单元。
根据选择沉积的图案,通过第一电极与第二电极,对需要沉积量子点的阵列单元施加正电压,使半导体有源层靠近第二电极的表面空穴聚集,对不需要沉积量子点的阵列单元施加负电压,是半导体有源层靠近第二电极的表面电子聚集。然后滴涂表面带负电荷的量子点,使量子点吸附/排斥目标基底单元。
真空干燥后,得到所需图案化量子点薄膜。
实施例3
一种图案化量子点薄膜的制备方法,包括以下步骤:
利用疏基辛酸对量子点进行配体交换,得到表面带负电荷的量子点。
基板的制备:利用条形掩模板,采用磁控溅射的方法沉积厚度为50~100nm阵列条形图案Pt作为第一电极,其中条纹宽度100~300um,间隔50~100um;在第一电极上采用磁控溅射的方法沉积厚度为50~200nm的MgO作为绝缘层;采用磁控溅射的方法沉积厚度为100~300nm的InGaZnO作为半导体有源层;利用条形掩模板,采用磁控溅射的方法沉积30nm阵列条形图案Pt作为第二电极,其中条纹宽度与间隔等同于第一电极,阵列方向垂直于第一电极,得到阵列基板,其中第一电极与第二电极直接重合的地方为阵列单元。
根据选择沉积的图案,通过第一电极与第二电极,对需要沉积量子点的阵列单元施加正电压,使半导体有源层靠近第二电极的表面空穴聚集,对不需要沉积量子点的阵列单元施加负电压,是半导体有源层靠近第二电极的表面电子聚集。然后滴涂表面带负电荷的量子点,使量子点吸附/排斥目标基底单元。
真空干燥后,得到所需图案化量子点薄膜。
实施例4
一种图案化量子点薄膜的制备方法,包括以下步骤:
利用疏基乙胺对量子点进行配体交换,得到表面带正电荷的量子点。
基板的制备:利用条形掩模板,采用磁控溅射的方法沉积厚度为50~100nm阵列条形图案Pt作为第一电极,其中条纹宽度100~300um,间隔50~100um;在第一电极上采用磁控溅射的方法沉积厚度为50~200nm的MgO作为绝缘层;采用磁控溅射的方法沉积厚度为100~300nm的InGaZnO作为半导体有源层;利用条形掩模板,采用磁控溅射的方法沉积30nm阵列条形图案Pt作为第二电极,其中条纹宽度与间隔等同于第一电极,阵列方向垂直于第一电极,得到阵列基板,其中第一电极与第二电极直接重合的地方为阵列单元。
根据选择沉积的图案,通过第一电极与第二电极,对需要沉积量子点的阵列单元施加负电压,使半导体有源层靠近第二电极的表面空穴聚集,对不需要沉积量子点的阵列单元施加正电压,使半导体有源层靠近第二电极的表面电子聚集。然后滴涂表面带正电荷的量子点,使量子点吸附/排斥目标基底单元。真空干燥后,得到所需图案化量子点薄膜。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于制备图案化量子点薄膜的阵列基板,其特征在于,所述阵列基板包括若干阵列单元,所述阵列单元包括相对设置的第一电极和第二电极,设置于所述第一电极和所述第二电极之间的绝缘层和半导体有源层,所述绝缘层和所述半导体有源层层叠设置,且所述绝缘层与所述第一电极相邻设置,所述半导体有源层与所述第二电极相邻设置,在所述阵列单元中,所述第二电极的表面用于沉积量子点溶液。
2.权利要求1所述的阵列基板,其特征在于,所述阵列基板包括若干相互平行的第一电极条和若干相互平行的第二电极条,且所述第一电极条与所述第二电极条不平行,在所述第一电极与所述第二电极交叉重合区域形成所述阵列单元。
3.如权利要求2所述的阵列基板,其特征在于,所述第一电极条的宽度为100-300μm,所述第一电极条之间的间隔为50-100μm;和/或
所述第二电极条的宽度为100-300μm,所述第二电极条之间的间隔为50-100μm。
4.如权利要求1所述的阵列基板,其特征在于,所述绝缘层的厚度为50-200nm;和/或
所述半导体有源层的厚度为100-300nm。
5.如权利要求1-4任一项所述的阵列基板,其特征在于,所述第一电极的厚度为50-100nm;和/或
所述第二电极的厚度为10-40nm。
6.如权利要求1-4任一项所述的阵列基板,其特征在于,所述绝缘层的材料选自二氧化硅、三氧化二铝、氧化镁;和/或
所述半导体有源层的材料选自氧化锌、氧化亚铜、InGaZnO;和/或
所述第一电极的材料选自铝、银、铂;和/或
所述第二电极的材料选自铝、银、铂。
7.一种图案化量子点薄膜的制备方法,其特征在于,包括以下步骤:
提供量子点溶液和阵列基板,所述量子点溶液中的量子点为表面带有正电荷或负电荷的量子点;所述阵列基板为权利要求1-6任一项所述的用于图案化处理的阵列基板;
根据所述图案化量子点薄膜的预设图形,给所述阵列单元施加电压,使与所述预设图形对应的阵列单元中,与所述量子点相反的电荷聚集在所述半导体有源层靠近所述第二电极的表面;与预设图形不对应的阵列单元中,与所述量子点相同的电荷聚集在所述半导体有源层靠近所述第二电极的表面;
在所述阵列基板的第二电极表面沉积所述量子点溶液,干燥处理得到图案化量子点薄膜。
8.如权利要求7所述的图案化量子点薄膜的制备方法,其特征在于,所述量子点溶液中的量子点为表面带有正电荷的量子点,在所述阵列基板施加电压,使所述半导体有源层的正负电荷分离并分别集聚于所述半导体有源层的两表面,且所述预设图形对应区域的阵列单元阵列单元中,负电荷聚集在所述半导体有源层靠近所述第二电极的表面;预设图形之外对应区域的阵列单元中,正电荷聚集在所述半导体有源层靠近所述第二电极的表面。
9.如权利要求7所述的图案化量子点薄膜的制备方法,其特征在于,所述量子点溶液中的量子点为表面带有负电荷的量子点,在所述阵列基板施加电压,使所述半导体有源层的正负电荷分离并分别集聚于所述半导体有源层的两表面,且所述预设图形对应区域的阵列单元中,正电荷聚集在所述半导体有源层靠近所述第二电极的表面;预设图形之外对应区域的阵列单元中,负电荷聚集在所述半导体有源层靠近所述第二电极的表面。
10.一种图案化量子点薄膜,其特征在于,所述图案化量子点薄膜由权利要求7-9任一项所述制备方法制备获得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810208365.1A CN110277425B (zh) | 2018-03-14 | 2018-03-14 | 阵列基板、图案化量子点薄膜的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810208365.1A CN110277425B (zh) | 2018-03-14 | 2018-03-14 | 阵列基板、图案化量子点薄膜的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110277425A true CN110277425A (zh) | 2019-09-24 |
CN110277425B CN110277425B (zh) | 2021-10-12 |
Family
ID=67958991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810208365.1A Active CN110277425B (zh) | 2018-03-14 | 2018-03-14 | 阵列基板、图案化量子点薄膜的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110277425B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827700A (zh) * | 2019-10-21 | 2020-02-21 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板和显示装置 |
CN111427111A (zh) * | 2020-03-30 | 2020-07-17 | Tcl华星光电技术有限公司 | 量子点图案化方法、装置及系统 |
WO2021042567A1 (zh) * | 2019-09-04 | 2021-03-11 | Tcl华星光电技术有限公司 | 一种量子点薄膜的制备方法 |
CN112802877A (zh) * | 2020-12-21 | 2021-05-14 | 深圳扑浪创新科技有限公司 | 复合量子点、量子点彩膜、其制备方法及量子点显示器件 |
CN112877740A (zh) * | 2021-01-08 | 2021-06-01 | 深圳市华星光电半导体显示技术有限公司 | 纳米材料薄膜的制作方法及显示面板 |
CN113061957A (zh) * | 2021-03-10 | 2021-07-02 | 深圳市华星光电半导体显示技术有限公司 | 纳米颗粒薄膜及其制备方法、显示面板 |
US11377723B2 (en) | 2020-03-30 | 2022-07-05 | Tcl China Star Optoelectronics Technology Co., Ltd. | Method of patterning quantum dots, device using same, and system thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070215856A1 (en) * | 2006-02-16 | 2007-09-20 | Samsung Electronics Co., Ltd. | Quantum dot electroluminescence device and method of fabricating the same |
CN105259683A (zh) * | 2015-11-20 | 2016-01-20 | 深圳市华星光电技术有限公司 | Coa型阵列基板的制备方法及coa型阵列基板 |
CN106129261A (zh) * | 2016-07-04 | 2016-11-16 | Tcl集团股份有限公司 | 一种量子点彩膜及其制备方法 |
CN107058984A (zh) * | 2017-03-29 | 2017-08-18 | 华南理工大学 | 一种基于静电诱导的图形化量子点薄膜制备方法 |
-
2018
- 2018-03-14 CN CN201810208365.1A patent/CN110277425B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070215856A1 (en) * | 2006-02-16 | 2007-09-20 | Samsung Electronics Co., Ltd. | Quantum dot electroluminescence device and method of fabricating the same |
CN105259683A (zh) * | 2015-11-20 | 2016-01-20 | 深圳市华星光电技术有限公司 | Coa型阵列基板的制备方法及coa型阵列基板 |
CN106129261A (zh) * | 2016-07-04 | 2016-11-16 | Tcl集团股份有限公司 | 一种量子点彩膜及其制备方法 |
CN107058984A (zh) * | 2017-03-29 | 2017-08-18 | 华南理工大学 | 一种基于静电诱导的图形化量子点薄膜制备方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021042567A1 (zh) * | 2019-09-04 | 2021-03-11 | Tcl华星光电技术有限公司 | 一种量子点薄膜的制备方法 |
CN110827700A (zh) * | 2019-10-21 | 2020-02-21 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板和显示装置 |
CN111427111A (zh) * | 2020-03-30 | 2020-07-17 | Tcl华星光电技术有限公司 | 量子点图案化方法、装置及系统 |
WO2021196269A1 (zh) * | 2020-03-30 | 2021-10-07 | Tcl华星光电技术有限公司 | 量子点图案化方法、装置及系统 |
US11377723B2 (en) | 2020-03-30 | 2022-07-05 | Tcl China Star Optoelectronics Technology Co., Ltd. | Method of patterning quantum dots, device using same, and system thereof |
CN112802877A (zh) * | 2020-12-21 | 2021-05-14 | 深圳扑浪创新科技有限公司 | 复合量子点、量子点彩膜、其制备方法及量子点显示器件 |
CN112802877B (zh) * | 2020-12-21 | 2024-02-20 | 淮北扑浪新材料有限公司 | 复合量子点、量子点彩膜、其制备方法及量子点显示器件 |
CN112877740A (zh) * | 2021-01-08 | 2021-06-01 | 深圳市华星光电半导体显示技术有限公司 | 纳米材料薄膜的制作方法及显示面板 |
CN113061957A (zh) * | 2021-03-10 | 2021-07-02 | 深圳市华星光电半导体显示技术有限公司 | 纳米颗粒薄膜及其制备方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN110277425B (zh) | 2021-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110277425A (zh) | 阵列基板、图案化量子点薄膜的制备方法 | |
CN107938369B (zh) | 一种导电织物及其制备方法 | |
JP3340440B2 (ja) | フラットパネルディスプレイ用スペーサ構造及びその製造方法 | |
TWI721170B (zh) | 蔽蔭遮罩沉積系統及其方法 | |
KR101777016B1 (ko) | 금속 그리드-은 나노와이어 복합 투명전극 및 고분자 나노섬유 마스크를 이용한 금속 그리드 제조방법 | |
JPH0877917A (ja) | 電界放出デバイスとその製造方法 | |
CN107359274A (zh) | 显示面板、显示装置及显示面板的制作方法 | |
CN109642308A (zh) | 蔽荫掩模沉积系统及其方法 | |
US6019654A (en) | Multi-color organic EL display array panel and method for fabricating the same | |
CN101740279A (zh) | 场发射阴极板及其制造方法 | |
US6221438B1 (en) | Patterned deposition of a material | |
JP2003331712A (ja) | 電界放出型電子源およびその製造方法ならびに表示装置 | |
CN109801939A (zh) | 一种显示基板及其制作方法、显示装置 | |
KR20030055087A (ko) | 평면표시장치 및 그 제조방법 | |
CN110265563B (zh) | 用于在其上喷墨打印发光层的基板、发光器件、和用于制备基板的方法 | |
CN109037464B (zh) | 量子点发光层、量子点发光器件及其制备方法 | |
JP2004241161A (ja) | 電子放出源およびその製造方法並びに表示装置 | |
JPH02119094A (ja) | 直流電界発光装置及びその製造方法 | |
CN103180954B (zh) | 多器件oled | |
CN111863694B (zh) | 转移装置及转移方法 | |
CN112071997B (zh) | 显示装置及显示装置的制备方法 | |
CN109285926A (zh) | 印刷用薄膜led衬底、印刷型薄膜led器件及其制备方法 | |
CN108269837A (zh) | 一种电致发光显示面板、掩膜板及制作方法 | |
CN109642309A (zh) | 高精准度蔽荫掩模沉积系统及其方法 | |
CN111883690A (zh) | 透明金属电极及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 516006 TCL science and technology building, No. 17, Huifeng Third Road, Zhongkai high tech Zone, Huizhou City, Guangdong Province Applicant after: TCL Technology Group Co.,Ltd. Address before: 516006 Guangdong province Huizhou Zhongkai hi tech Development Zone No. nineteen District Applicant before: TCL Corp. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |