CN110249079A - 电解处理装置和电解处理方法 - Google Patents

电解处理装置和电解处理方法 Download PDF

Info

Publication number
CN110249079A
CN110249079A CN201880009730.4A CN201880009730A CN110249079A CN 110249079 A CN110249079 A CN 110249079A CN 201880009730 A CN201880009730 A CN 201880009730A CN 110249079 A CN110249079 A CN 110249079A
Authority
CN
China
Prior art keywords
wafer
electrolysis
indirect
substrate processed
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009730.4A
Other languages
English (en)
Other versions
CN110249079B (zh
Inventor
星野智久
滨田正人
松本俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110249079A publication Critical patent/CN110249079A/zh
Application granted granted Critical
Publication of CN110249079B publication Critical patent/CN110249079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C25D17/08—Supporting racks, i.e. not for suspending
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式所涉及的电解处理装置(1、1A)是对被处理基板进行电解处理的电解处理装置，其具备基板保持部(10)和电解处理部(20)。基板保持部(10)具有间接阴极(12)和绝缘性的保持基体(11)，该保持基体(11)用于保持被处理基板，该间接阴极(12)设置在保持基体(11)的内部且被施加负电压。电解处理部(20)以面对基板保持部(10)的方式设置，向被处理基板以及与被处理基板相接的电解液施加电压。

Description

电解处理装置和电解处理方法
技术领域
公开的实施方式涉及一种电解处理装置和电解处理方法。
背景技术
以往，已知一种一边使作为基板的半导体晶圆(以下称为晶圆)与电解液接触一边进行电解处理来对晶圆的表面进行处理的方法。作为该电解处理，例如可以列举一边使晶圆与电镀液接触一边进行电解处理来在晶圆的表面形成镀膜的电镀处理(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-250747号公报
发明内容
发明要解决的问题
然而，在以往的电镀处理中，形成于晶圆的通孔的底面距以与晶圆的表面相向的方式设置的直接电极的距离比晶圆的表面距该直接电极的距离更远，因此通孔的底面的电场强度比晶圆的表面的电场强度小。因而，镀膜在通孔的底面的生长速度比在晶圆的表面的生长速度慢，因此存在以下担忧：在通孔的内部被镀膜填埋之前通孔的开口部就已被镀膜堵塞，从而无法利用镀膜将通孔的内部填埋。
实施方式的一个方式是鉴于上述的问题而完成的，其目的在于提供一种能够利用镀膜将形成于晶圆的通孔良好地填埋的电解处理装置和电解处理方法。
用于解决问题的方案
实施方式的一个方式所涉及的电解处理装置是对被处理基板进行电解处理的电解处理装置，其具备基板保持部和电解处理部。所述基板保持部具有间接阴极和绝缘性的保持基体，该保持基体用于保持所述被处理基板，该间接阴极设置在所述保持基体的内部且被施加负电压。所述电解处理部以面对所述基板保持部的方式设置，向所述被处理基板以及与所述被处理基板相接的电解液施加电压。
发明的效果
根据实施方式的一个方式，能够利用镀膜将形成于晶圆的通孔良好地填埋。
附图说明
图1是示出第一实施方式所涉及的电解处理装置的结构的概要的图。
图2A是示意性地表示参考例中的晶圆处的电场强度的放大截面图。
图2B是示意性地示出第一实施方式所涉及的晶圆处的电场强度的放大截面图。
图3A是示出第一实施方式所涉及的基板保持处理和盛放处理的概要的图。
图3B是示出第一实施方式所涉及的盛放处理后的状态的图。
图3C是示出第一实施方式所涉及的端子接触处理的概要的图。
图3D是示出第一实施方式所涉及的负电压施加处理的概要的图。
图3E是示出第一实施方式所涉及的电解处理的概要的图。
图4是表示第一实施方式所涉及的电解处理装置的电解处理中的处理过程的流程图。
图5是示出第二实施方式所涉及的电解处理装置的结构的概要的图。
图6A是示出第二实施方式所涉及的负电压施加处理和正电压施加处理的概要的图。
图6B是示出第二实施方式所涉及的电解处理的概要的图。
图7是表示第二实施方式所涉及的电解处理装置的电解处理中的处理过程的流程图。
具体实施方式
下面，参照附图详细地说明本申请所公开的电解处理装置和电解处理方法的各实施方式。此外，本发明不限于以下示出的各实施方式。
＜第一实施方式＞
首先，参照图1对第一实施方式所涉及的电解处理装置1的结构进行说明。图1是示出第一实施方式所涉及的电解处理装置1的结构的概要的图。
在该电解处理装置1中，作为电解处理，对作为被处理基板的半导体晶圆W(以下称为“晶圆W”)进行电镀处理。此外，在以下的说明中使用的附图中，优先考虑使技术易于理解，因此各结构要素的尺寸不一定与实际的尺寸对应。
电解处理装置1具备基板保持部10和电解处理部20。电解处理装置1还具备间接电压施加部30、直接电压施加部40以及喷嘴50。
基板保持部10具有保持晶圆W的功能。基板保持部10具有保持基体11、间接阴极12以及驱动机构13。
保持基体11例如是保持晶圆W并使该晶圆W旋转的旋转卡盘。保持基体11为大致圆盘状，具有沿水平方向延展的上表面11a，在俯视时该上表面11a的直径比晶圆W的直径大。在该上表面11a例如设置有用于吸引晶圆W的吸引口(未图示)，通过从该吸引口对晶圆W进行吸引，能够将晶圆W保持在保持基体11的上表面11a。
保持基体11由绝缘性材料构成，在该保持基体11的内部设置有由导电性材料构成的间接阴极12。即，间接阴极12不暴露在外部。间接阴极12与后述的间接电压施加部30连接，从而能够施加规定的负电压。
间接阴极12以与被保持于保持基体11的上表面11a的晶圆W大致平行的方式配置。在俯视时间接阴极12例如具有与后述的直接电极22相同程度的大小。
在基板保持部10还设置有具备马达等的驱动机构13，该驱动机构13能够使保持基体11以规定的速度旋转。另外，在驱动机构13还设置有汽缸等升降驱动部(未图示)，该升降驱动部能够使保持基体11沿铅垂方向移动。
在此前所说明的基板保持部10的上方，以面对保持基体11的上表面11a的方式设置有电解处理部20。电解处理部20具有基体21、直接电极22、接触端子23以及移动机构24。
基体21由绝缘性材料构成。基体21为大致圆盘状，具有在俯视时直径比晶圆W的直径大的下表面21a以及设置于与下表面21a相反的一侧的上表面21b。
直接电极22由导电性材料构成，设置于基体21的下表面21a。直接电极22以与被基板保持部10保持的晶圆W大致平行地面对的方式配置。而且，在进行电镀处理时，直接电极22与晶圆W上盛放(日语：液盛り)的电镀液M(参照图3C)直接接触。
接触端子23在基体21的边缘部以从下表面21a突出的方式设置。接触端子23由具有弹性的导电体构成，朝向下表面21a的中心部弯曲。
接触端子23在基体21设置有两个以上，例如在基体21设置有32个，并且在俯视时接触端子23以均等间隔配置在基体21的同心圆上。而且，所有的接触端子23的前端部以由该前端部构成的虚拟面与被基板保持部10保持的晶圆W的表面大致平行的方式配置。
而且，在进行电镀处理时，接触端子23与晶圆W的外周部接触(参照图3C)，向该晶圆W施加电压。此外，接触端子23的数量和形状不限于上述实施方式。
直接电极22及接触端子23与后述的直接电压施加部40连接，能够向与直接电极22及接触端子23分别接触的电镀液M及晶圆W施加规定的电压。
在基体21的上表面21b侧设置有移动机构24。移动机构24例如具有汽缸等升降驱动部(未图示)。而且，移动机构24能够通过该升降驱动部使电解处理部20整体沿铅垂方向移动。
间接电压施加部30具有直流电源31和开关32，并且与基板保持部10的间接阴极12连接。具体地说，直流电源31的负极侧经由开关32而与间接阴极12连接，并且直流电源31的正极侧接地。
而且，通过将开关32控制为接通状态，间接电压施加部30能够向间接阴极12施加规定的负电压。
直接电压施加部40具有直流电源41、开关42、43以及负载电阻44，并与电解处理部20的直接电极22及接触端子23连接。具体地说，直流电源41的正极侧经由开关42而与直接电极22连接，并且直流电源41的负极侧经由开关43及负载电阻44而与多个接触端子23连接。此外，直流电源41的负极侧接地。
而且，通过将开关42、43同时切换为接通状态或断开状态，直接电压施加部40能够向直接电极22和接触端子23施加脉冲状的电压。
在此，参照图2A和图2B来对第一实施方式中的向通孔70埋入镀膜60的效果进行说明。图2A是示意性地表示参考例中的晶圆W处的电场强度的放大截面图。如图2A所示，在晶圆W的表面形成有通孔70，在晶圆W的表面形成有晶种层71。
如图2A所示，在电解处理装置1没有设置间接阴极12的情况下，在将施加于直接电极22的电压设为Va(V)、将施加于接触端子23的电压设为0(V)、将直接电极22与晶圆W的表面之间的距离设为L(cm)时，形成于晶圆W的表面的电场的电场强度EA为EA＝Va/L(V/cm)。
另一方面，在将通孔70的深度设为D(cm)的情况下，形成于通孔70的底面的电场的电场强度EB为EB＝Va/(L+D)(V/cm)。
在此，例如在设为Va＝40(V)、L＝1(mm)、D＝50(μm)的情况下，EA＝400(V/cm)，EB＝381(V/cm)，因此形成于通孔70的底面的电场的电场强度EB小于形成于晶圆W的表面的电场的电场强度EA。
即，由于流过通孔70的底面的电流比流过晶圆W的表面的电流小，因此镀膜60在通孔70的底面的生长速度比在晶圆W的表面的生长速度慢。因而，存在以下担忧：在通孔70的内部被镀膜60填埋之前通孔70的开口部就已被镀膜60堵塞，从而无法利用镀膜60将通孔70的内部全部填埋。
接着，对第一实施方式所涉及的电解处理中的晶圆W处的电场强度进行说明。图2B是示意性地表示第一实施方式所涉及的晶圆W处的电场强度的放大截面图。此外，在图2B中，作为一例示出了将间接阴极12以与晶圆W的背面之间无间隔的方式配置并将晶圆W设为浮置(日语：フローティング)状态的情况。
如图2B所示，在电解处理装置1设置有间接阴极12的情况下，在将施加于间接阴极12的电压设为-Vb(V)、将晶圆W的厚度设为T(cm)时，形成于晶圆W的表面的电场的电场强度EA为EA＝(Va+Vb)/(L+T)(V/cm)。
而且，形成于通孔70的底面的电场的电场强度EB也同样为EB＝(Va+Vb)/(L+T)(V/cm)。即，在第一实施方式中，通过在基板保持部10设置间接阴极12并向该间接阴极12施加负电压，能够使晶圆W的表面的电场强度与通孔70的底面的电场强度相等。
由此，能够使镀膜60在晶圆W的生长速度与镀膜60在通孔70的生长速度一致，因此能够抑制在通孔70的内部被镀膜60填埋之前通孔70的开口部被镀膜60堵塞。因而，根据第一实施方式，能够利用镀膜60将形成于晶圆W的通孔70良好地填埋。
返回图1，对电解处理装置1的其它部位进行说明。在基板保持部10与电解处理部20之间设置有向晶圆W上供给电镀液M的喷嘴50。针对该喷嘴50设置有移动机构51，能够通过该移动机构51使喷嘴50沿水平方向和铅垂方向移动。即，喷嘴50构成为相对于基板保持部10进退自如。
另外，喷嘴50构成为：与贮存电镀液M的电镀液供给源(未图示)连通，能够从该电镀液供给源向喷嘴50供给电镀液M。此外，在本实施方式中，使用喷嘴50向晶圆W上供给电镀液M，但向晶圆W上供给电镀液M的部件不限于喷嘴，能够使用其它的各种部件。
在此前所说明的电解处理装置1设置有控制部(未图示)。该控制部例如是计算机，具有存储部(未图示)。
控制部包括微计算机、各种电路，该微计算机具有CPU(Central ProcessingUnit：中央处理器)、ROM(Read Only Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)、输入输出端口等。该微计算机的CPU通过读取并执行ROM中存储的程序来实现对电解处理装置1的各结构要素进行的各种控制。
此外，该程序可以记录在可由计算机读取的记录介质中，并从该记录介质安装至存储部中。作为可由计算机读取的记录介质，例如有硬盘(HD)、软盘(FD)、压缩光盘(CD)、磁光盘(MO)、存储卡等。
存储部例如通过RAM、闪存(Flash Memory)等半导体存储器元件或硬盘、光盘等存储装置来实现。
＜电镀处理的详情＞
接着，参照图3A～图3E，对第一实施方式所涉及的电解处理装置1中的作为电解处理的一例的电镀处理的详情进行说明。在第一实施方式所涉及的电解处理装置1的电镀处理中，首先，进行基板保持处理和盛放处理。图3A是示出第一实施方式所涉及的基板保持处理和盛放处理的概要的图。
首先，使用未图示的搬送机构将晶圆W搬送并载置于基板保持部10的保持基体11的上表面11a。然后，电解处理装置1例如进行通过从形成于上表面11a的吸引口进行吸引来将所载置的晶圆W保持于基板保持部10的基板保持处理。
此外，在该基板保持处理之前，在晶圆W的表面形成通孔70(参照图2B)，并且自下而上地依次形成SiO2等的绝缘层(未图示)、Ta、Ti等的阻挡层(未图示)、以及Cu、Co、Ru等的晶种层71(参照图2B)。此外，在形成Cu膜来作为镀膜60(参照图3E)的情况下，优选使用Ta来形成阻挡层，使用Cu来形成晶种层71。
继基板保持处理之后，在电解处理装置1中进行盛放处理。具体地说，首先，使用移动机构51使喷嘴50移动至被基板保持部10保持的晶圆W的中心部的上方。接着，一边利用驱动机构13使晶圆W旋转，一边从喷嘴50向晶圆W的中心部供给电镀液M。
在此，所供给的电镀液M通过离心力而在晶圆W的整个表面上扩散，并在晶圆W的上表面内均匀地扩散。然后，如图3B所示，当停止从喷嘴50供给电镀液M并使晶圆W停止旋转时，电镀液M通过电镀液M的表面张力盛放在晶圆W上。图3B是示出第一实施方式所涉及的盛放处理后的状态的图。
例如，在形成Cu膜来作为镀膜60的情况下，使电镀液M中包含铜离子C(参照图3D)和硫酸离子S(参照图3D)即可。另外，进行盛放处理后的电镀液M的厚度例如约为1mm～5mm即可。
此外，在盛放处理中，在向晶圆W供给电镀液M之后，使用移动机构51使喷嘴50从晶圆W的上方离开。另外，在此前所说明的基板保持处理和盛放处理中，电解处理部20与基板保持部10相分离地配置。
继盛放处理之后，在电解处理装置1中进行端子接触处理。具体地说，利用移动机构24使电解处理部20整体靠近被基板保持部10保持的晶圆W，如图3C所示，使接触端子23的顶端部与晶圆W的外周部接触。图3C是示出第一实施方式所涉及的端子接触处理的概要的图。
此外，在该端子接触处理中，如图3C所示，使直接电极22与盛放在晶圆W上的电镀液M直接接触。换句话说，适当控制电镀液M的厚度来执行上述的盛放处理，以在接触端子23与晶圆W接触时使电镀液M与直接电极22直接接触即可。
此外，在上述的端子接触处理中，利用移动机构24使电解处理部20整体靠近晶圆W，来使接触端子23与晶圆W接触，但也可以利用移动机构13使保持基体11靠近电解处理部20，来使接触端子23与晶圆W接触。
继端子接触处理之后，在电解处理装置1中进行负电压施加处理。具体地说，如图3D所示，将间接电压施加部30的开关32从断开状态变更为接通状态，来将直流电源31的负极侧与间接阴极12设为连接状态，由此向间接阴极12施加规定的负电压。图3D是示出第一实施方式所涉及的负电压施加处理的概要的图。
通过该负电压施加处理，来在电镀液M的内部形成电场，因此，如图3D所示，能够使作为正的带电粒子的铜离子C聚集在晶圆W的表面侧，并且能够使作为负的带电粒子的硫酸离子S聚集在直接电极22侧。
此外，在负电压施加处理中，为了避免直接电极22成为阴极、晶圆W成为阳极，而将直接电压施加部40的开关42和开关43均控制为断开状态，来将直接电极22与接触端子23设为电浮置状态。
由此，在直接电极22的表面和晶圆W的表面均能够抑制电荷交换，因此通过静电场被吸引的带电粒子排列在电极表面。即，通过负电压施加处理，来使铜离子C聚集在晶圆W的表面并均匀地排列。
继负电压施加处理之后，在电解处理装置1中进行电解处理。具体地说，如图3E所示，将直接电压施加部40的开关42和开关43同时从断开状态变更为接通状态。由此，以将直接电极22设为阳极、将晶圆W设为阴极的方式向晶圆W和电镀液M施加电压，来使直接电极22与晶圆W之间流通电流。图3E是示出第一实施方式所涉及的电解处理的概要的图。
由此，进行在晶圆W的表面均匀地排列的铜离子C的电荷交换，铜离子C被还原，如图3E所示，在晶圆W的表面析出镀膜60。此外，虽未图示，但此时硫酸离子S通过直接电极22而被氧化。
这样，根据第一实施方式，铜离子C以在晶圆W的表面聚集并均匀排列的状态被还原，因此能够在晶圆W的表面均匀地析出镀膜60。因而，根据第一实施方式，能够提高镀膜60中的晶体的密度，因此能够在晶圆W的表面形成高质量的镀膜60。
图4是表示第一实施方式所涉及的电解处理装置1的电解处理中的处理过程的流程图。此外，控制部读取存储部中保存的程序，并且控制部基于读取出的命令来控制基板保持部10、电解处理部20、间接电压施加部30、直流电压施加部40以及喷嘴50等，由此执行图4所示的电解处理装置1的电解处理。
首先，使用未图示的搬送机构将晶圆W搬送并载置于基板保持部10。然后，控制部控制基板保持部10，来进行将所载置的晶圆W保持于基板保持部10的基板保持处理(步骤S101)。接着，控制部控制喷嘴50和基板保持部10，来对晶圆W进行电镀液M的盛放处理(步骤S102)。
在盛放处理中，首先，使喷嘴50进入被基板保持部10保持的晶圆W的中心部的上方。然后，一边利用驱动机构13使晶圆W旋转，一边从喷嘴50向晶圆W的中心部供给规定量的电镀液M。
该规定量例如为如下的量：在之后的端子接触处理中接触端子23与晶圆W接触时足以使电镀液M与直接电极22直接接触的量。然后，在供给规定量的电镀液M之后，使喷嘴50从晶圆W的上方离开。
接着，控制部控制电解处理部20，来进行使接触端子23与晶圆W接触的端子接触处理(步骤S103)。在端子接触处理中，利用移动机构24使电解处理部20整体靠近被基板保持部10保持的晶圆W，来使接触端子23的顶端部与晶圆W的外周部接触。
在该端子接触处理中，例如，一边测定施加于接触端子23的负荷一边使接触端子23靠近晶圆W，由此能够探测接触端子23与晶圆W之间的接触。
根据第一实施方式，通过该盛放处理和端子接触处理，即使不将晶圆W浸在贮存有大量的电镀液M的电解槽中也能够进行电镀处理，因此无需使用大量的电镀液M就能够在晶圆W形成镀膜60。
接着，控制部控制间接电压施加部30，来进行向间接阴极12施加规定的负电压的负电压施加处理(步骤S104)。在负电压施加处理中，通过将间接电压施加部30的开关32从断开状态变更为接通状态，来向间接阴极12施加规定的负电压。
在该负电压施加处理中，在晶圆W的表面不进行铜离子C的电荷交换，水的电解也得到抑制，因此，能够使向间接阴极12与直接电极22之间施加电压时的电场增强。由此，能够使铜离子C的扩散速度加快。即，根据第一实施方式，能够使铜离子C在短时间内聚集在晶圆W的表面，因此能够提高镀膜60的生长速度。
并且，根据第一实施方式，通过任意地控制间接阴极12与直接电极22之间的电场强度，能够任意地控制铜离子C在晶圆W表面的排列状态。
此外，在负电压施加处理中，铜离子C在电镀液M中的扩散速度的绝对值较小，因此不向间接阴极12施加脉冲状的负电压，施加固定值的负电压为宜。这样，通过向间接阴极12施加固定值的负电压，能够高效地使铜离子C聚集在晶圆W的表面侧。
然而，在负电压施加处理中向间接阴极12施加的负电压不限于固定值，也可以施加脉冲状的负电压或值发生变化的负电压。
接着，控制部控制直接电压施加部40，来进行使直接电极22与晶圆W之间流通电流的电解处理(步骤S105)。在该电解处理中，将开关42和开关43同时设为接通状态，以将直接电极22设为阳极、将晶圆W设为阴极的方式向晶圆W和电镀液M施加电压。
由此，进行在晶圆W的表面均匀地排列的铜离子C的电荷交换，铜离子C被还原，在晶圆W的表面析出镀膜60。当该电解处理结束时，对晶圆W的电解处理(电镀处理)结束。
此外，在第一实施方式中的电解处理中，通过将开关42、43同时切换为接通状态或断开状态来施加脉冲状的电压为宜。由此，在开关42、43处于断开状态时，能够利用间接阴极12来使铜离子C在晶圆W的表面重新排列，因此能够高效地形成高质量的镀膜60。
另外，在第一实施方式中，也可以重复实施从步骤S102的盛放处理到步骤S105的电解处理。通过像这样重复实施上述处理，能够形成更厚的镀膜60。
＜第二实施方式＞
接着，参照图5对第二实施方式所涉及的电解处理装置1A的结构进行说明。此外，在第二实施方式中，电解处理部20及间接电压施加部30的部分结构与第一实施方式不同。另一方面，除此之外的部分与第一实施方式相同，因此关于与第一实施方式相同的部分省略详细说明。
在第二实施方式所涉及的电解处理装置1A中，除了第一实施方式所涉及的电解处理装置1的结构之外，还在电解处理部20的基体21设置有间接阳极25。该间接阳极25设置在由绝缘性材料构成的基体21的内部，不暴露在外部。
间接阳极25与间接阴极12同样地由导电性材料构成，并与间接电压施加部30连接。另一方面，与间接阴极12不同地，能够向间接阳极25施加规定的正电压。间接阳极25例如在俯视时具有与直接电极22相同程度的大小，并且以与被保持于保持基体11的上表面11a的晶圆W大致平行的方式配置。
而且，间接电压施加部30具备直流电源31和开关32、33。另外，直流电源31的负极侧经由开关32而与间接阴极12连接，并且直流电源31的正极侧经由开关33而与间接阳极25连接。
而且，通过将开关32设为接通状态，间接电压施加部30能够向间接阴极12施加规定的负电压。而且，通过将开关33设为接通状态，间接电压施加部30能够向间接阳极25施加规定的正电压。
接着，参照图6A及图6B，对第二实施方式所涉及的电解处理装置1A中的作为电解处理的一例的电镀处理的详情进行说明。在第二实施方式所涉及的电解处理装置1A的电镀处理中，与第一实施方式同样地，依次进行基板保持处理、盛放处理以及端子接触处理。在此，关于这些处理省略详细说明。
继端子接触处理之后，如图6A所示，在电解处理装置1A中并行地进行负电压施加处理和正电压施加处理。图6A是示出第二实施方式所涉及的负电压施加处理和正电压施加处理的概要的图。
具体地说，将间接电压施加部30的开关32从断开状态变更为接通状态，来将直流电源31的负极侧和间接阴极12设为连接状态，由此向间接阴极12施加规定的负电压(负电压施加处理)。另外，在将开关32从断开状态变更为接通状态的同时，将开关33从断开状态变更为接通状态，来将直流电源31的正极侧与间接阳极25设为连接状态，由此向间接阳极25施加规定的正电压(正电压施加处理)。
通过该负电压施加处理和正电压施加处理，来在电镀液M的内部形成电场，因此如图6A所示，能够使作为正的带电粒子的铜离子C聚集在晶圆W的表面侧，并使作为负的带电粒子的硫酸离子S聚集在直接电极22侧。
继负电压施加处理和正电压施加处理之后，与第一实施方式同样地，在电解处理装置1A中进行电解处理。由此，进行在晶圆W的表面均匀地排列于的铜离子C的电荷交换，铜离子C被还原，如图6B所示，在晶圆W的表面析出镀膜60。图6B是示出第二实施方式所涉及的电解处理的概要的图。
在此前所示出的第二实施方式中，与第一实施方式同样地，通过负电压施加处理，能够抑制在通孔70的内部被镀膜60填埋之前通孔70的开口部被镀膜60堵塞。因而，能够利用镀膜60将形成于晶圆W的通孔70良好地填埋。
并且，在第二实施方式中，通过并行地实施负电压施加处理和正电压施加处理，能够在电镀液M的内部形成更大的电场。由此，能够使铜离子C在电镀液M内部的扩散速度加快，因此能够使铜离子C在短时间内聚集在晶圆W的表面。因而，根据第二实施方式，能够提高镀膜60的生长速度。
图7是表示第二实施方式所涉及的电解处理装置1A的电解处理中的处理过程的流程图。此外，控制部读取存储部中保存的程序，并且控制部基于读取出的命令来控制基板保持部10、电解处理部20、间接电压施加部30、直流电压施加部40、喷嘴50等，由此执行图7所示的电解处理装置1A的电解处理。
首先，使用未图示的搬送机构将晶圆W搬送并载置于基板保持部10。然后，控制部控制基板保持部10，来进行将所载置的晶圆W保持于基板保持部10的基板保持处理(步骤S201)。接着，控制部控制喷嘴50和基板保持部10，来对晶圆W进行电镀液M的盛放处理(步骤S202)。
在盛放处理中，首先，使喷嘴50进入被基板保持部10保持的晶圆W的中心部的上方。然后，一边利用驱动机构13使晶圆W旋转，一边从喷嘴50向晶圆W的中心部供给规定量的电镀液M。
该规定量例如是如下的量：在之后的端子接触处理中接触端子23与晶圆W接触时足以使电镀液M与直接电极22直接接触的量。然后，在供给规定量的电镀液M之后，使喷嘴50从晶圆W的上方离开。
接着，控制部控制电解处理部20，来进行使接触端子23与晶圆W接触的端子接触处理(步骤S203)。在端子接触处理中，利用移动机构24使电解处理部20整体靠近被基板保持部10保持的晶圆W，来使接触端子23的顶端部与晶圆W的外周部接触。
接着，控制部控制间接电压施加部30，来进行向间接阴极12施加规定的负电压的负电压施加处理(步骤S204)。在负电压施加处理中，通过将间接电压施加部30的开关32从断开状态变更为接通状态，来向间接阴极12施加规定的负电压。
另外，与该负电压施加处理并行地，控制部控制间接电压施加部30来进行向间接阳极25施加规定的正电压的正电压施加处理(步骤S205)。在正电压施加处理中，通过将间接电压施加部30的开关33从断开状态变更为接通状态，来向间接阳极25施加规定的正电压。
此外，在负电压施加处理和正电压施加处理中，与第一实施方式同样地，不向间接阴极12和间接阳极25施加脉冲状的负电压，施加固定值的负电压为宜。这样，通过向间接阴极12施加固定值的负电压并向间接阳极25施加固定值的正电压，能够使铜离子C高效地聚集在晶圆W的表面侧。
然而，在负电压施加处理中向间接阴极12施加的负电压和在正电压施加处理中向间接阳极25施加的正电压不限于固定值，也可以施加脉冲状的电压或值发生变化的电压。
接着，控制部控制直接电压施加部40，来进行使直接电极22与晶圆W之间流通电流的电解处理(步骤S206)。在该电解处理中，将开关42和开关43同时设为接通状态，以将直接电极22设为阳极、将晶圆W设为阴极的方式向晶圆W和电镀液M施加电压。
由此，进行在晶圆W的表面均匀地排列的铜离子C的电荷交换，铜离子C被还原，在晶圆W的表面析出镀膜60。当该电解处理结束时，对晶圆W的电解处理(电镀处理)结束。
以上对本发明的各实施方式进行了说明，但本发明不限于上述实施方式，只要不脱离其主旨就能够进行各种变更。例如，在上述各实施方式中，通过进行在晶圆W上盛放电镀液M的盛放处理来使电镀液M与晶圆W接触，但也可以通过使晶圆W浸在贮存有电镀液M的电解槽内来使电镀液M与晶圆W接触。
另外，在上述各实施方式中，对进行作为电解处理的电镀处理的情况进行了说明，但本发明例如能够应用于蚀刻处理等各种电解处理。
并且，在上述各实施方式中，对在晶圆W的表面将铜离子C还原的情况进行了说明，但本发明也能够应用于在晶圆W的表面侧将被处理离子氧化的情况。在该情况下，由于被处理离子是阴离子，因此将上述各实施方式中的阳极与阴极调换后进行同样的电解处理即可。由此，无论是被处理离子是氧化还是还原，都能够获得与上述各实施方式的效果相同的效果。
实施方式所涉及的电解处理装置1(1A)是对被处理基板(晶圆W)进行电解处理的电解处理装置，具备基板保持部10和电解处理部20。基板保持部10具有间接阴极12和绝缘性的保持基体11，该保持基体11用于保持被处理基板(晶圆W)，该间接阴极12设置在保持基体11的内部且被施加负电压。电解处理部20以面对基板保持部10的方式设置，向被处理基板(晶圆W)以及与被处理基板(晶圆W)相接的电解液(电镀液M)施加电压。由此，能够利用镀膜60将形成于晶圆W的通孔70良好地填埋。
另外，在实施方式所涉及的电解处理装置1(1A)中，向间接阴极12施加固定值的负电压。由此，能够使铜离子C高效地聚集在晶圆W的表面侧。
另外，在实施方式所涉及的电解处理装置1A中，电解处理部20具备间接阳极25和绝缘性的基体21，该间接阳极25设置在基体21的内部且被施加正电压。由此，能够提高镀膜60的生长速度。
另外，在实施方式所涉及的电解处理装置1A中，向间接阳极25施加固定值的正电压。由此，能够使铜离子C高效地聚集在晶圆W的表面侧。
另外，在实施方式所涉及的电解处理装置1(1A)中，电解处理部20具备面对被处理基板(晶圆W)的直接电极22以及以能够与被处理基板(晶圆W)接触的方式设置的接触端子23。由此，能够利用针对晶圆W的盛放处理来进行电镀处理，因此无需使用大量的电镀液M就能够在晶圆W形成镀膜60。
另外，在实施方式所涉及的电解处理装置1(1A)中，向直接电极22施加脉冲状的正电压，向接触端子23施加脉冲状的负电压。由此，能够高效地形成高质量的镀膜60。
另外，实施方式所涉及的电解处理方法是使用电解处理装置1(1A)对被处理基板(晶圆W)进行电解处理的电解处理方法，所述电解处理装置1(1A)具备：基板保持部10，其具有间接阴极12和绝缘性的保持基体11，该保持基体11用于保持被处理基板(晶圆W)，该间接阴极12设置在保持基体11的内部且被施加负电压；以及电解处理部20，其以面对基板保持部10的方式设置，向被处理基板(晶圆W)以及与被处理基板(晶圆W)相接的电解液(电镀液M)施加电压，所述电解处理方法包括以下工序：保持工序(步骤S101(S201))，利用基板保持部10来保持被处理基板(晶圆W)；盛放工序(步骤S102(S202))，向被处理基板(晶圆W)盛放电解液(电镀液M)；负电压施加工序(步骤S104(S204))，向间接阴极12施加负电压；以及电解处理工序(步骤S105(S206))，利用电解处理部20向被处理基板(晶圆W)和电解液(电镀液M)施加电压。由此，能够利用镀膜60将形成于晶圆W的通孔70良好地填埋。
另外，实施方式所涉及的电解处理方法是使用电解处理装置1A对被处理基板(晶圆W)进行电解处理的电解处理方法，所述电解处理装置1A具备：基板保持部10，其具有间接阴极12和绝缘性的保持基体11，该保持基体11用于保持被处理基板(晶圆W)；该间接阴极12设置在保持基体11的内部且被施加负电压；以及电解处理部20，其以面对基板保持部10的方式设置，具有绝缘性的基体21和设置在基体21的内部且被施加正电压的间接阳极25，向被处理基板(晶圆W)以及与被处理基板(晶圆W)相接的电解液(电镀液M)施加电压，所述电解处理方法包括以下工序：保持工序(步骤S201)，利用基板保持部10来保持被处理基板(晶圆W)；盛放工序(步骤S202)，向被处理基板(晶圆W)盛放电解液(电镀液M)；负电压施加工序(步骤S204)，向间接阴极12施加负电压；正电压施加工序(步骤S205)，向间接阳极25施加正电压；以及电解处理工序(步骤S206)，利用电解处理部20向被处理基板(晶圆W)和电解液(电镀液M)施加电压。由此，能够利用镀膜60将形成于晶圆W的通孔70良好地填埋，并且能够提高电解处理中的镀膜60的生长速度。
另外，在实施方式所涉及的电解处理方法中，电解处理部20具有面对被处理基板(晶圆W)的直接电极22以及以能够与被处理基板(晶圆W)接触的方式设置的接触端子23，在盛放工序(步骤S102(S202))之后，进行使接触端子23与被处理基板(晶圆W)接触的端子接触工序(步骤S103(S203))。由此，无需使用大量的电镀液M就能够在晶圆W形成镀膜60。
另外，在实施方式所涉及的电解处理方法中，在端子接触工序(步骤S103(S203))之后进行的电解处理工序(步骤S105(S206))中，向直接电极22施加脉冲状的正电压，并且向接触端子23施加脉冲状的负电压。由此，能够高效地形成高质量的镀膜60。
本领域技术人员能够容易地导出进一步的效果和变形例。因此，本发明的更广泛的方式不限于以上示出和记述的特定的细节以及代表性的实施方式。因而，在不脱离由所附权利要求书及其等价物定义的总的发明构思的主旨或范围的情况下，能够进行各种变更。
附图标记说明
W：晶圆；1、1A电解处理装置；10：基板保持部；11：保持基体；12：间接阴极；13：驱动机构；20：电解处理部；21：基体；22：直接电极；23：接触端子；24：移动机构；25：间接阳极；30：间接电压施加部；31：直流电源；32、33：开关；40：直接电压施加部；41：直流电源；42、43：开关；44：负载电阻；50：喷嘴；51：移动机构；60：镀膜；70：通孔；71：晶种层；C：铜离子；M：电镀液；S：硫酸离子。

Claims (10)

1.一种电解处理装置，对被处理基板进行电解处理，其特征在于，具备：
基板保持部，其具有间接阴极和绝缘性的保持基体，该保持基体用于保持所述被处理基板，该间接阴极设置在所述保持基体的内部且被施加负电压；以及
电解处理部，其以面对所述基板保持部的方式设置，向所述被处理基板以及与所述被处理基板相接的电解液施加电压。
2.根据权利要求1所述的电解处理装置，其特征在于，
向所述间接阴极施加固定值的负电压。
3.根据权利要求1或2所述的电解处理装置，其特征在于，所述电解处理部具有：
绝缘性的基体；以及
间接阳极，其设置在所述基体的内部且被施加正电压。
4.根据权利要求3所述的电解处理装置，其特征在于，
向所述间接阳极施加固定值的正电压。
5.根据权利要求1至4中的任一项所述的电解处理装置，其特征在于，所述电解处理部具有：
直接电极，其面对所述被处理基板；以及
接触端子，其以能够与所述被处理基板接触的方式设置。
6.根据权利要求5所述的电解处理装置，其特征在于，
向所述直接电极施加脉冲状的正电压，
向所述接触端子施加脉冲状的负电压。
7.一种电解处理方法，使用电解处理装置来对被处理基板进行电解处理，所述电解处理装置具备：基板保持部，其具有间接阴极和绝缘性的保持基体，该保持基体用于保持所述被处理基板，该间接阴极设置在所述保持基体的内部且被施加负电压；以及电解处理部，其以面对所述基板保持部的方式设置，向所述被处理基板以及与所述被处理基板相接的电解液施加电压，所述电解处理方法的特征在于，包括以下工序：
保持工序，利用所述基板保持部来保持所述被处理基板；
盛放工序，向所述被处理基板盛放所述电解液；
负电压施加工序，向所述间接阴极施加负电压；以及
电解处理工序，利用所述电解处理部向所述被处理基板和所述电解液施加电压。
8.一种电解处理方法，使用电解处理装置来对被处理基板进行电解处理，所述电解处理装置具备：基板保持部，其具有间接阴极和绝缘性的保持基体，该保持基体用于保持所述被处理基板，该间接阴极设置在所述保持基体的内部且被施加负电压；以及电解处理部，其以面对所述基板保持部的方式设置，所述电解处理部具有间接阳极和绝缘性的基体，该间接阳极设置在所述基体的内部且被施加正电压，所述电解处理部向所述被处理基板以及与所述被处理基板相接的电解液施加电压，所述电解处理方法的特征在于，包括以下工序：
保持工序，利用所述基板保持部来保持所述被处理基板；
盛放工序，向所述被处理基板盛放所述电解液；
负电压施加工序，向所述间接阴极施加负电压；
正电压施加工序，向所述间接阳极施加正电压；以及
电解处理工序，利用所述电解处理部向所述被处理基板和所述电解液施加电压。
9.根据权利要求7或8所述的电解处理方法，其特征在于，
所述电解处理部具有：直接电极，其面对所述被处理基板；以及接触端子，其以能够与所述被处理基板接触的方式设置，
在所述盛放工序之后，进行使所述接触端子与所述被处理基板接触的端子接触工序。
10.根据权利要求9所述的电解处理方法，其特征在于，
在所述端子接触工序之后进行的所述电解处理工序中，向所述直接电极施加脉冲状的正电压，并且向所述接触端子施加脉冲状的负电压。
CN201880009730.4A 2017-02-01 2018-01-18 电解处理装置和电解处理方法 Active CN110249079B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017016857 2017-02-01
JP2017-016857 2017-02-01
PCT/JP2018/001354 WO2018142955A1 (ja) 2017-02-01 2018-01-18 電解処理装置および電解処理方法

Publications (2)

Publication Number Publication Date
CN110249079A true CN110249079A (zh) 2019-09-17
CN110249079B CN110249079B (zh) 2022-03-11

Family

ID=63039633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009730.4A Active CN110249079B (zh) 2017-02-01 2018-01-18 电解处理装置和电解处理方法

Country Status (6)

Country Link
US (1) US11427921B2 (zh)
JP (1) JP6789321B2 (zh)
KR (1) KR20190110556A (zh)
CN (1) CN110249079B (zh)
TW (1) TWI746770B (zh)
WO (1) WO2018142955A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197372B2 (ja) * 2019-01-10 2022-12-27 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法
KR102289025B1 (ko) 2019-09-11 2021-08-11 주식회사 도루코 면도기 카트리지 및 이를 이용한 면도기 조립체
KR102289030B1 (ko) 2019-09-11 2021-08-11 주식회사 도루코 면도기 카트리지 및 이를 이용한 면도기 조립체

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013680A (ja) * 2008-07-01 2010-01-21 Nec Electronics Corp 電気めっき装置、及び電気めっき方法
CN102051650A (zh) * 2009-11-10 2011-05-11 三星电子株式会社 电镀基板的装置和方法
CN204298483U (zh) * 2014-11-10 2015-04-29 临安振有电子有限公司 Hdi印制线路板通孔的电沉积装置
JP2015129330A (ja) * 2014-01-08 2015-07-16 東京エレクトロン株式会社 電解処理方法及び電解処理装置
TW201538805A (zh) * 2014-01-08 2015-10-16 Tokyo Electron Ltd 電解處理方法及電解處理裝置
JP2015229775A (ja) * 2014-06-03 2015-12-21 三菱電機株式会社 電気めっき用コンタクト治具、半導体製造装置および半導体装置の製造方法
CN105229205A (zh) * 2013-05-20 2016-01-06 东京毅力科创株式会社 电解处理方法及电解处理装置
CN105552022A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种消除晶圆表面电镀空洞缺陷的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387771B1 (en) * 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
JP3578204B2 (ja) * 1999-07-22 2004-10-20 大日本スクリーン製造株式会社 基板メッキ装置
WO2001068952A1 (fr) 2000-03-17 2001-09-20 Ebara Corporation Procede et appareil de plaquage electrolytique
US8147660B1 (en) * 2002-04-04 2012-04-03 Novellus Systems, Inc. Semiconductive counter electrode for electrolytic current distribution control
JP2004250747A (ja) 2003-02-20 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
CN108368626B (zh) 2015-12-03 2020-05-12 东京毅力科创株式会社 半导体装置的制造装置以及制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013680A (ja) * 2008-07-01 2010-01-21 Nec Electronics Corp 電気めっき装置、及び電気めっき方法
CN102051650A (zh) * 2009-11-10 2011-05-11 三星电子株式会社 电镀基板的装置和方法
CN105229205A (zh) * 2013-05-20 2016-01-06 东京毅力科创株式会社 电解处理方法及电解处理装置
JP2015129330A (ja) * 2014-01-08 2015-07-16 東京エレクトロン株式会社 電解処理方法及び電解処理装置
TW201538805A (zh) * 2014-01-08 2015-10-16 Tokyo Electron Ltd 電解處理方法及電解處理裝置
JP2015229775A (ja) * 2014-06-03 2015-12-21 三菱電機株式会社 電気めっき用コンタクト治具、半導体製造装置および半導体装置の製造方法
CN204298483U (zh) * 2014-11-10 2015-04-29 临安振有电子有限公司 Hdi印制线路板通孔的电沉积装置
CN105552022A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种消除晶圆表面电镀空洞缺陷的方法

Also Published As

Publication number Publication date
CN110249079B (zh) 2022-03-11
US20210285119A1 (en) 2021-09-16
JPWO2018142955A1 (ja) 2019-11-07
US11427921B2 (en) 2022-08-30
TW201839787A (zh) 2018-11-01
KR20190110556A (ko) 2019-09-30
WO2018142955A1 (ja) 2018-08-09
JP6789321B2 (ja) 2020-11-25
TWI746770B (zh) 2021-11-21

Similar Documents

Publication Publication Date Title
CN110249079A (zh) 电解处理装置和电解处理方法
US11111592B2 (en) Manufacturing apparatus and manufacturing method for semiconductor device
US8425746B2 (en) Electrophoretic deposition
JP4579306B2 (ja) 円形めっき槽
JP6793742B2 (ja) 電解処理治具及び電解処理方法
JP2021014599A (ja) 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体
CN105388407B (zh) 栅介质层的完整性检测方法
JP6783317B2 (ja) 電解処理治具及び電解処理方法
CN112687794B (zh) 一种具有自修复能力的柔性忆阻器及制备方法
US11490526B2 (en) Method of forming a structure upon a substrate
KR20220148248A (ko) 도금 처리 장치
JP2021014600A (ja) 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体
TW201819691A (zh) 電解處理治具、電解處理治具之製造方法及電解處理裝置
CN116528656A (zh) 一种氧化物基忆阻器的量子化电导行为调控方法
KR20010004742A (ko) 반도체 소자의 화학기계적 연마 포스트-클리닝 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant