CN110235244A - 功率半导体模块以及电力转换装置 - Google Patents

功率半导体模块以及电力转换装置 Download PDF

Info

Publication number
CN110235244A
CN110235244A CN201880009366.1A CN201880009366A CN110235244A CN 110235244 A CN110235244 A CN 110235244A CN 201880009366 A CN201880009366 A CN 201880009366A CN 110235244 A CN110235244 A CN 110235244A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor modular
buffer circuit
pattern
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009366.1A
Other languages
English (en)
Other versions
CN110235244B (zh
Inventor
堀口刚司
宫崎裕二
柳本辰则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110235244A publication Critical patent/CN110235244A/zh
Application granted granted Critical
Publication of CN110235244B publication Critical patent/CN110235244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

提供一种能够抑制振铃的小型的功率半导体模块以及电力转换装置。功率半导体模块具备：作为正极侧功率半导体元件的正极侧开关元件(16P)及正极侧续流二极管(17P)、作为负极侧功率半导体元件的负极侧开关元件(16N)及负极侧续流二极管(17N)、正极导体图案(3a)、负极导体图案(3b)、交流电极图案(3c)、以及由形成有缓冲电路的绝缘基板(8)构成的缓冲基板。缓冲基板包含绝缘基板(8)和配置在该绝缘基板(8)的至少1个缓冲电路。缓冲基板配置在正极导体图案(3a)、负极导体图案(3b)、交流电极图案(3c)的至少任意一个上。

Description

功率半导体模块以及电力转换装置
技术领域
本发明涉及功率半导体模块以及电力转换装置，特别涉及具备抑制在开关时产生的振铃(ringing)的手段的功率半导体模块以及电力转换装置。
背景技术
构成电力转换装置的以往的功率半导体模块中，主流是IGBT(Insulated GateBipolar Transistor)模块。在这样的IGBT模块中，将以硅(Si)为材料的IGBT用作开关元件，将PIN二极管用作续流二极管。
近年来，带隙比Si大的宽带隙半导体受到瞩目。例如，开发了使用碳化硅(SiC)作为宽带隙半导体的功率半导体模块。以下，作为宽带隙半导体，以SiC为例进行说明。由于SiC的绝缘击穿强度为Si的约10倍，因此，能够使IGBT等开关元件的漂移层的厚度为使用Si时的约1/10。因此，能够实现开关元件的低通态电压化。另外，使用SiC的开关元件能够在高温下工作，因此，通过将SiC用作功率半导体元件的材料，与以往的IGBT模块相比能够实现电力转换装置的进一步小型化、高效率化。
在使用SiC作为功率半导体元件的材料的情况下，能够应用MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)作为开关元件，应用肖特基势垒二极管(以下，SBD)作为续流二极管。作为应用了这样使用SiC作为半导体材料的器件(以下，也称为SiC器件)的功率半导体模块，开发了开关元件为使用Si作为半导体材料的IGBT(以下，也称为Si-IGBT)不变、将续流二极管置换为使用SiC作为半导体材料的SBD(以下，也称为SiC-SBD)的混合模块。之后，正在开发使用利用SiC的MOSFET(以下，也称为SiC-MOSFET)作为开关元件、使用SiC-SBD作为续流二极管的全SiC模块。目前，使用SiC器件的功率半导体模块正在稳步普及。
在此，已知产生由构成功率半导体模块的续流二极管等元件的寄生电容(C)和该功率半导体模块的配线的寄生电感(L)导致的LC谐振所引起的称为振铃的现象。该振铃例如在使用SiC-SBD作为续流二极管的功率半导体模块中在开关动作时产生。
若这样的振铃中的电压的峰值超过功率半导体模块的额定电压，则有可能造成功率半导体模块的破损。另外，振铃的电压可能成为噪声的原因，因此需要尽量抑制。特别是在使用了以SiC-MOSFET为代表的宽带隙半导体的开关元件中，为了最大限度地发挥能够进行高速的开关动作这一特长，振铃的抑制成为重要的课题。
作为抑制振铃的手段之一，有缓冲电路的应用。例如，日本特开2013-222950号公报(专利文献1)公开的以往的功率半导体模块中，作为抑制振铃的手段而内置有缓冲电容器。另外，在日本特开平9-135155号公报(专利文献2)公开的功率半导体模块中，由电容器、电阻和二极管构成缓冲电路，将其中的电阻和二极管作为副基板安装在功率半导体模块内。
现有技术文献
专利文献
专利文献1：日本特开2013-222950号公报
专利文献2：日本特开平9-135155号公报
发明内容
发明要解决的课题
在专利文献1的功率半导体模块中，缓冲电路仅由电容器构成，不包含电阻。在这样作为缓冲电路的构成要素而不包含电阻的情况下，虽然能够抑制振铃电压的峰值，但存在不能得到电压振荡的衰减效果的问题。另外，在专利文献2的功率半导体模块中，采用了将由电阻、电容器和二极管构成的缓冲电路、所谓的非充电型RCD缓冲电路作为副基板按照每个开关元件进行安装的结构。在该结构中，构成缓冲电路的元件较多，因此用于将这些元件安装在功率半导体模块内部的空间变大。结果，存在难以使电力转换装置小型化这样的问题。
本发明是为了解决上述这样的问题而完成的，其目的在于提供一种能够抑制在开关元件的开关动作时产生的振铃的小型的功率半导体模块以及电力转换装置。
用于解决问题的手段
根据本公开的功率半导体模块具备至少1个正极侧功率半导体元件、至少1个负极侧功率半导体元件、正极导体图案、负极导体图案、交流电极图案、以及缓冲基板。正极导体图案安装有上述至少1个正极侧功率半导体元件。负极导体图案与上述至少1个负极侧功率半导体元件的负极侧电极连接。交流电极图案安装有上述至少1个负极侧功率半导体元件，并与上述至少1个正极侧功率半导体元件的负极侧电极连接。缓冲基板包含绝缘基板和配置在该绝缘基板的至少1个缓冲电路。缓冲基板配置在正极导体图案、负极导体图案、交流电极图案的至少任意一个上。至少1个缓冲电路与正极导体图案和负极导体图案连接。
根据本公开的电力转换装置具备主转换电路和控制电路。主转换电路包含上述功率半导体模块，将输入的电力进行转换并输出。控制电路将控制主转换电路的控制信号输出到主转换电路。
发明效果
根据上述，缓冲基板以重叠的方式配置在正极导体图案、负极导体图案、交流电极图案的至少任意一个上，因此，与缓冲基板和正极导体图案及负极导体图案在平面上排列地配置的情况相比，能够减小配线的寄生电感而能够通过缓冲电路有效地抑制振铃，并且能够使功率半导体模块以及电力转换装置小型化。
附图说明
图1是表示本发明的实施方式1的电力转换装置中的电力转换电路的示意图。
图2是表示本发明的实施方式1的功率半导体模块的截面构造的示意图。
图3是表示本发明的实施方式1的功率半导体模块的平面构造的示意图。
图4是表示本发明的实施方式1的功率半导体模块的缓冲基板的截面构造的示意图。
图5是表示本发明的实施方式1的功率半导体模块的缓冲基板的平面构造的示意图。
图6是表示本发明的实施方式1的功率半导体模块的变形例的截面构造的示意图。
图7是表示本发明的实施方式2的功率半导体模块的截面构造的示意图。
图8是表示本发明的实施方式2的功率半导体模块的缓冲基板的截面构造的示意图。
图9是表示本发明的实施方式2的功率半导体模块的缓冲基板的平面构造的示意图。
图10是表示本发明的实施方式3的功率半导体模块的截面构造的示意图。
图11是表示本发明的实施方式3的功率半导体模块的缓冲基板的截面构造的示意图。
图12是表示本发明的实施方式3的功率半导体模块的缓冲基板的平面构造的示意图。
图13是表示本发明的实施方式4的功率半导体模块的截面构造的示意图。
图14是表示本发明的实施方式4的功率半导体模块的缓冲基板的截面构造的示意图。
图15是表示本发明的实施方式4的功率半导体模块的缓冲基板的平面构造的示意图。
图16是表示本发明的实施方式5的电力转换电路中的1个支路的示意图。
图17是表示本发明的实施方式5的电力转换电路的示意图。
图18是表示本发明的实施方式6的电力转换系统的结构的框图。
图19是表示通过内置缓冲电路来减小振铃电压的实验结果的图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。以下，虽然对多个实施方式进行说明，但从申请当初就预计适当组合各实施方式中说明的结构。此外，对图中相同或相当部分标注相同附图标记，不重复其说明。
实施方式1
＜功率半导体模块的结构＞
图1是表示本发明的实施方式1的电力转换装置中的电力转换电路的示意图。图2是表示本发明的实施方式1的功率半导体模块的截面构造的示意图。图3是表示本发明的实施方式1的功率半导体模块的平面构造的示意图。图4是表示本发明的实施方式1的功率半导体模块的缓冲基板的截面构造的示意图。图5是表示本发明的实施方式1的功率半导体模块的缓冲基板的平面构造的示意图。利用图1～图5，说明本实施方式的功率半导体模块。
在图1中，电力转换装置由一个功率半导体模块14构成，对马达15进行驱动。功率半导体模块14的3个支路20a、20b、20c相对于电源30并联连接。各支路20a、20b、20c分别包含正极侧开关元件16P、正极侧续流二极管17P、负极侧开关元件16N以及负极侧续流二极管17N。
在支路20a、20b、20c中，相互反并联连接的正极侧开关元件16P和正极侧续流二极管17P构成了正极侧功率半导体元件。另外，相互反并联连接的负极侧开关元件16N和负极侧续流二极管17N构成了负极侧功率半导体元件。各支路20a、20b、20c的作为正极侧功率半导体元件与负极侧功率半导体元件的连接点的中点分别与马达15连接。
在支路20c中，缓冲电路13相对于正极侧功率半导体元件与负极侧功率半导体元件的串联电路而并联连接。缓冲电路13是电容器10和电阻器11串联连接的电路。此外，在图1所示的电路中，缓冲电路13仅配置于支路20c，但也可以将缓冲电路13配置于其他的支路20a，20b，也可以在支路20a～20c中的任意两个配置缓冲电路，也可以在所有的支路20a～20c分别配置缓冲电路。
以下，对应用SiC-MOSFET作为正极侧开关元件16P及负极侧开关元件16N(以下，简称为开关元件)、应用SiC-SBD作为正极侧续流二极管17P及负极侧续流二极管17N(以下，简称为续流二极管)的例子进行说明。
在如图1所示使用搭载SiC-SBD作为电力转换电路中的续流二极管的功率半导体模块的情况下，有时会在开关动作时产生振铃。振铃是如上述那样由电力转换电路的寄生电感和SBD的电容导致的谐振引起的。若这样的振铃的电压的峰值超过功率半导体模块的额定电压，则有可能造成该模块的破损。另外，振铃的电压可能成为噪声的原因，因此需要尽量抑制振铃。
作为对这样的振铃的抑制有效的手段，在图1所示的电力转换装置中设置缓冲电路13。缓冲电路13安装在正极侧功率半导体元件的正电极与负极侧功率半导体元件的负电极之间。以下，说明本发明的实施方式1中的缓冲电路13的安装构造。
如图2和图3所示，本发明的实施方式1的功率半导体模块具备金属基底5、正极导体图案3a、负极导体图案3b、交流导体图案3c、正极侧开关元件16P、正极侧续流二极管17P、负极侧开关元件16N、负极侧续流二极管17N、绝缘基板8、以及配置在绝缘基板8上的构成缓冲电路13(参照图1)的电阻器11及电容器10。图2和图3相当于图1的支路20c的结构。正极导体图案3a、负极导体图案3b以及交流导体图案3c相互隔开间隔地经由接合体4配置在金属基底5的主面上。接合体4由陶瓷或树脂等构成，由具有电绝缘性的材料构成。在正极导体图案3a上配置有正极侧开关元件16P和正极侧续流二极管17P。在负极导体图案3b上配置有包含缓冲电路13(参照图1)的绝缘基板8。在交流导体图案3c上配置有负极侧开关元件16N和负极侧续流二极管17N。
在本发明的实施方式1的功率半导体模块中，包含正极侧开关元件16P的正极侧功率半导体元件1经由焊料2与正极导体图案3a连接。另外，包含负极侧开关元件16N和负极侧续流二极管17N的负极侧功率半导体元件也同样经由焊料与交流导体图案3c连接。
如图2～图5所示，在绝缘基板8的上表面形成有第一配线图案7a、第二配线图案7b、第三配线图案7c。在绝缘基板8的下表面形成有第二配线图案7b’。作为缓冲电容器的电容器10安装在第一配线图案7a与第三配线图案7c之间。作为缓冲电阻的电阻器11以将第二配线图案7b与第三配线图案7c之间连接的方式形成在绝缘基板8上。电容器10和电阻器11串联连接而构成缓冲电路。由这样的绝缘基板8和形成在该绝缘基板8上的缓冲电路构成了缓冲基板。
缓冲基板如上述那样配置在负极导体图案3b上，经由焊料2安装在负极导体图案3b之上。电容器10经由第一配线图案7a和接合线6a与正极导体图案3a连接。电阻器11经由第二配线图案7b和接合线6b与负极导体图案3b连接。此外，缓冲基板也可以配置在正极导体图案3a上，另外，也可以配置在交流电极图案3c上。
如图3所示，正极侧开关元件16P和正极侧续流二极管17P通过接合线106相互连接，并且与交流导体图案3c连接。负极侧开关元件16N和负极侧续流二极管17N通过接合线106相互连接，并且与负极导体图案3b连接。
若概括上述的功率半导体模块的特征结构，则功率半导体模块具备至少1个正极侧功率半导体元件即正极侧开关元件16P及正极侧续流二极管17P、至少1个负极侧功率半导体元件即负极侧开关元件16N及负极侧续流二极管17N、正极导体图案3a、负极导体图案3b、交流电极图案3c、以及由形成有缓冲电路的绝缘基板8构成的缓冲基板。正极导体图案3a安装有上述至少1个正极侧功率半导体元件即正极侧开关元件16P及正极侧续流二极管17P。负极导体图案3b与上述至少1个负极侧功率半导体元件即负极侧开关元件16N及负极侧续流二极管17N的负极侧电极连接。交流电极图案3c安装有上述至少1个负极侧功率半导体元件即负极侧开关元件16N及负极侧续流二极管17N。缓冲基板包含绝缘基板8和配置在该绝缘基板8的至少1个缓冲电路。缓冲基板配置在正极导体图案3a、负极导体图案3b、交流电极图案3c的至少任意一个上。至少1个缓冲电路与正极导体图案3a和负极导体图案3b连接。
通过这样的结构，缓冲电路的一端与正极导体图案3a连接，缓冲电路的另一端与负极导体图案3b连接，从而缓冲电路内置于功率半导体模块。
＜功率半导体模块的作用效果＞
根据图1～图5所示的功率半导体模块，缓冲电路的一端与正极导体图案3a连接，缓冲电路的另一端与负极导体图案3b连接，另外，缓冲电路配置在正极导体图案3a、负极导体图案3b、交流电极图案3c的至少任意一个上，从而该缓冲电路安装在功率半导体模块的内部。因此，能够通过该缓冲电路来抑制开关动作时产生的振铃。并且，缓冲基板以重叠的方式配置在正极导体图案3a、负极导体图案3b、交流电极图案3c的至少任意一个上，因此与缓冲基板和正极导体图案3a及负极导体图案3b在平面上排列地配置的情况相比，能够缩短配线长度而能够减小该配线的寄生电感。另外，从不同的角度来说，由于缓冲电路内置于功率半导体模块，因此与在功率半导体模块的外部设置缓冲电路的情况相比，能够在靠近正极侧开关元件16P及正极侧续流二极管17P等功率半导体元件的位置、即在电感小的距离内设置缓冲电路，能够提高振铃的抑制效果，并且能够使功率半导体模块小型化。
在此，当设置通过将电容器10和电阻器11串联连接而构成的缓冲电路时，会由于电流流过电阻器11而产生损耗，因此需要进行散热。电阻器11利用印刷法以将第二配线图案7b和第三配线图案7c之间连接的方式形成在绝缘基板8上。因此，该电阻器11与绝缘基板8的接触面积相对较大，因此与通常的片式电阻相比散热性优异。并且，经由绝缘基板8、第二配线图案7b’、焊料2形成从电阻器11向负极导体图案3b的散热路径。因此，热在负极导体图案3b以平面状扩散并且经由接合体4向金属基底5散热，因此散热性优异。
上述功率半导体模块具备第一接合线6a和第二接合线6b。第一接合线6a将至少1个缓冲电路与正极导体图案3a之间连接。第二接合线6b将至少1个缓冲电路与负极导体图案3b之间连接。
在该情况下，通过使用第一及第二接合线6a、6b，能够将安装于配置在正极导体图案3a、负极导体图案3b、交流电极图案3c的至少任意一个上的缓冲基板的缓冲电路与正极导体图案3a及负极导体图案3b容易地连接。结果，能够通过缓冲电路来抑制振铃的产生。
在上述功率半导体模块中，至少1个缓冲电路是电容器10和电阻器11串联连接的电路。在该情况下，能够降低振铃的峰值电压，并且，能够使振铃迅速地衰减。
在上述功率半导体模块中，电容器10和电阻器11形成在绝缘基板8的第一主面即上表面上。在该情况下，在绝缘基板8的不同于第一主面的另一面、例如第一主面的相反侧的第二主面即下表面未配置电容器、电阻器等，能够将其另一面作为散热面利用。因此，能够将电阻器11产生的热从绝缘基板8的另一面即下表面容易地向绝缘基板8的外部、例如向金属基底5散出。
在上述功率半导体模块中，电阻器11是配置在绝缘基板8的第一主面上的厚膜电阻器。在该情况下，与在绝缘基板8上搭载另外的电阻元件作为电阻器11的情况相比，能够增大例如利用印刷法等形成的电阻器11与绝缘基板8的接触面积。因此，与使用上述那样的电阻元件的情况相比，来自电阻器11的热经由绝缘基板8高效地发散。
在上述功率半导体模块中，如图1所示，至少1个正极侧功率半导体元件包括3个正极侧开关元件16P和3个正极侧续流二极管17P即第一～第三正极侧功率半导体元件。至少1个负极侧功率半导体元件包括3个负极侧开关元件16N和3个负极侧续流二极管17N即第一～第三负极侧功率半导体元件。第一正极侧功率半导体元件和第一负极侧功率半导体元件串联连接而构成第一支路20a。第二正极侧功率半导体元件和第二负极侧功率半导体元件串联连接而构成第二支路20b。第三正极侧功率半导体元件和第三负极侧功率半导体元件串联连接而构成第三支路20c。在该情况下，功率半导体模块具备第一～第三支路20a～20c，因此能够由1个功率半导体模块实现例如能够应用于3相交流电源的电力转换装置。
在上述功率半导体模块中，正极侧开关元件16P和正极侧续流二极管17P即至少1个正极侧功率半导体元件以及负极侧开关元件16N和负极侧续流二极管17N即至少1个负极侧功率半导体元件由宽带隙半导体构成。在该情况下，除了上述的振铃抑制效果之外，还能够实现正极侧功率半导体元件及负极侧功率半导体元件的开关动作的高速化和高温工作。
在上述功率半导体模块中，宽带隙半导体是从由碳化硅(SiC)、氮化镓(GaN)、金刚石、氧化镓构成的组中选择的1种。在该情况下，通过使用上述那样的材料作为构成正极侧功率半导体元件及负极侧功率半导体元件的宽带隙半导体，从而对于上述元件，除了开关动作的高速化和高温工作化之外，还能够实现高击穿电压化。
＜功率半导体模块的变形例的结构及作用效果＞
图6是表示发明的实施方式1的功率半导体模块的变形例的截面构造的示意图。图6与图2对应。在图2中，示出了正极导体图案3a、负极导体图案3b经由显示出电绝缘性的接合体4与金属基底5连接的例子，如图6所示，正极导体图案3a、负极导体图案3b、以及未图示的交流导体图案3c也可以经由第二绝缘基板8b、背面导体图案3d、焊料2与金属基底5连接。
此外，在本实施方式1中，示出了搭载有由电容器10和电阻器11构成的缓冲电路的绝缘基板8即缓冲基板配置在负极导体图案3b上的例子，但也可以将缓冲基板配置在正极导体图案3a上。在该情况下，也可以为缓冲电路的正极侧通过接合线6a与正极导体图案3a连接、缓冲电路的负极侧通过接合线6b与负极导体图案3b连接的方式。或者，也可以将缓冲基板配置在交流电极图案3c上。在该情况下，也可以为缓冲电路的正极侧通过接合线6a与正极导体图案3a连接、缓冲电路的负极侧通过接合线6b与负极导体图案3b连接的方式。另外，图3中的正极侧开关元件16P和正极侧续流二极管17P、负极侧开关元件16N和负极侧续流二极管17N的位置关系以及正极导体图案3a、负极导体图案3b、交流导体图案3c的大小和位置关系是一例，并不限定于图3所示的配置。
实施方式2
＜功率半导体模块的结构＞
图7是表示本发明的实施方式2的功率半导体模块的截面构造的示意图。图8是表示本发明的实施方式2的功率半导体模块的缓冲基板的截面构造的示意图。图9是表示本发明的实施方式2的功率半导体模块的缓冲基板的平面构造的示意图。图7～图9所示的功率半导体模块具备基本上与图1～图5所示的功率半导体模块相同的结构，但缓冲电路与负极导体图案3b的连接构造与图1～图5所示的功率半导体模块不同。具体而言，与构成缓冲电路的形成在绝缘基板8的上表面的电阻器11连接的第二配线图案7b经由配置在通孔12的内部的导体、第二配线图案7b’、焊料2与负极导体图案3b连接。
此外，在本实施方式2中，示出了搭载有由电容器10和电阻器11构成的缓冲电路的绝缘基板8即缓冲基板配置在负极导体图案3b上的例子，但也可以为缓冲基板配置在正极导体图案3a上、缓冲电路的正极侧通过通孔12与正极导体图案3a连接、缓冲电路的负极侧通过接合线与负极导体图案3b连接的方式。
从不同的角度来说，在图7所示的功率半导体模块中，在绝缘基板8形成通孔12。功率半导体模块具备配置在通孔12的内部并与至少1个缓冲电路连接的导体。导体与位于缓冲基板下的正极导体图案3a和负极导体图案3b的任意一方连接。功率半导体模块还具备接合线6a。接合线6a将至少1个缓冲电路与正极导体图案3a和负极导体图案3b的任意另一方之间连接。
＜功率半导体模块的作用效果＞
通过采用这样的结构，能够得到与本发明的实施方式1的功率半导体模块同样的效果。即，缓冲电路的一端通过接合线6a与正极导体图案3a连接，与此相对，缓冲电路的另一端通过配置在通孔12中的导体与负极导体图案3b连接，从而缓冲电路内置于功率半导体模块。由于缓冲电路内置于功率半导体模块，因此与在功率半导体模块的外部设置缓冲电路的情况相比，在靠近正极侧开关元件16P等功率半导体元件的位置设置缓冲电路，能够提高振铃的抑制效果。特别是如图7所示，电阻器11和负极导体图案3b通过通孔12中的导体连接，因此，与利用接合线将它们连接的情况相比能够减小缓冲电路与功率半导体元件之间的配线电感。结果，能够进一步发挥通过缓冲电路抑制振铃的效果。
实施方式3
＜功率半导体模块的结构＞
图10是表示本发明的实施方式3的功率半导体模块的截面构造的示意图。图11是表示本发明的实施方式3的功率半导体模块的缓冲基板的截面构造的示意图。图12是表示本发明的实施方式3的功率半导体模块的缓冲基板的平面构造的示意图。图10～图12所示的功率半导体模块具备基本上与图7～图9所示的功率半导体模块同样的结构，但绝缘基板8的配置以及缓冲电路与正极导体图案3a的连接部的结构与图7～图9所示的功率半导体模块不同。在图10～图12所示的功率半导体模块中，在绝缘基板8的下表面形成有第一配线图案7a’、第二配线图案7b’。形成有缓冲电路的绝缘基板8即缓冲基板以跨越的方式配置在正极导体图案3a和负极导体图案3b这双方的一部分上。电容器10的正极侧经由第一配线图案7a、通孔12中的导体、第一配线图案7a’、焊料2与正极导体图案3a连接。电阻器11的负极侧经由第二配线图案7b、通孔12中的导体、第二配线图案7b’、焊料2与负极导体图案3b连接。
从不同的角度来说，在图10～图12所示的功率半导体模块中，至少1个缓冲电路配置在正极导体图案3a和负极导体图案3b这双方之上。在绝缘基板8中，在位于正极导体图案3a上的部分形成第一通孔12，在位于负极导体图案3b上的部分形成第二通孔12。缓冲基板具备第一导体和第二导体。第一导体配置在第一通孔12的内部，与至少1个缓冲电路连接。第二导体配置在第二通孔12的内部，与至少1个缓冲电路连接。第一导体与正极导体图案3a连接。第二导体与负极导体图案3b连接。
＜功率半导体模块的作用效果＞
通过采用这样的结构，能够得到与本发明的实施方式2的功率半导体模块同样的效果。即，缓冲电路的一端经由通孔与正极导体图案3a连接，缓冲电路的另一端经由通孔与负极导体图案3b连接。这样，缓冲电路内置于功率半导体模块。由于缓冲电路内置于功率半导体模块，因此与在功率半导体模块的外部设置缓冲电路的情况相比，在靠近功率半导体元件的位置设置缓冲电路，能够提高振铃的抑制效果。特别是缓冲电路的正极侧与正极导体图案3a、缓冲电路的负极侧与负极导体图案3b都是通过通孔12中的导体连接，因此与使用接合线的情况相比，缓冲电路与功率半导体元件之间的配线电感变小。结果，能够进一步发挥通过缓冲电路抑制振铃的效果。
实施方式4
＜功率半导体模块的结构＞
图13是表示本发明的实施方式4的功率半导体模块的截面构造的示意图。图14是表示本发明的实施方式4的功率半导体模块的缓冲基板的截面构造的示意图。图15是表示本发明的实施方式4的功率半导体模块的缓冲基板的平面构造的示意图。图13～图15所示的功率半导体模块具备基本上与图10～图12所示的功率半导体模块相同的结构，但缓冲电路中的电阻器11的配置以及绝缘基板8的结构不同。即，在图13～图15所示的功率半导体模块中，将电容器10和电阻器11安装在缓冲基板的不同的面。
在图13～图15所示的功率半导体模块中，在绝缘基板8的上表面形成第一配线图案7a以及第三配线图案7c。另外，在绝缘基板8的下表面形成第一配线图案7a’、第二配线图案7b’、第三配线图案7c’。电容器10安装在第一配线图案7a与第三配线图案7c之间。电阻器11在与电容器10不同的面上、即绝缘基板8的下表面上以将第二配线图案7b’、第三配线图案7c’之间连接的方式形成。位于绝缘基板8的上表面的第三配线图案7c和位于下表面的第三配线图案7c’经由通孔12中的导体连接。结果，电容器10和电阻器11串联连接而构成缓冲电路。由形成有该缓冲电路的绝缘基板8构成了缓冲基板。缓冲基板以延伸的方式配置在正极导体图案3a的一部分和负极导体图案3b的一部分之上。
电容器10的正极侧经由第一配线图案7a、通孔12中的导体、第一配线图案7a’、焊料2与正极导体图案3a连接。另外，电阻器11的负极侧经由第二配线图案7b’、焊料2与负极导体图案3b连接。
此外，本实施方式4中，电容器10安装在缓冲基板的上表面，电阻器11安装在缓冲基板的下表面，但也可以将电阻器11安装在缓冲基板的上表面，电容器10安装在缓冲基板的下表面。
从不同的角度来说，在图13～图15所示的功率半导体模块中，电容器10形成在绝缘基板8的第一主面即上表面上。另外，电阻器11形成在绝缘基板8中不同于第一主面的第二主面即下表面上。也就是说电容器10和电阻器11形成在绝缘基板8的相互不同的面上。
＜功率半导体模块的作用效果＞
通过采用这样的结构，能够得到与本发明的实施方式3的功率半导体模块同样的效果。即，将构成缓冲电路的电容器10和电阻器11安装在缓冲基板的两面而内置于功率半导体模块，因此与在功率半导体模块的外部设置缓冲电路的情况相比，在靠近功率半导体元件的位置设置缓冲电路。结果，能够提高振铃的抑制效果。另外，能够将电容器10和电阻器11配置成在俯视缓冲基板的情况下重叠，因此，能够缩小缓冲基板的面积、即绝缘基板8的面积。因此，能够实现内置缓冲基板的功率半导体模块的小型化。
图19是表示通过将CR缓冲电路内置于功率半导体模块来减小振铃电压的实验结果的图。图19的纵轴表示导通动作时的相对臂的续流二极管的阳极-阴极间电压。图19的横轴表示时间。实验使用的功率半导体模块的额定电压为1200V。虚线A是没有内置缓冲电路的功率半导体模块的阳极-阴极间电压波形。阳极-阴极间电压的电压变化率为约15V/ns。15V/ns这一电压变化率是作为对未内置缓冲电路的通常的功率半导体模块进行驱动时的电压变化率而言相当高速的开关速度。
另一方面，细实线B是将缓冲电路内置于模块的情况下的波形。通过内置缓冲电路，振铃被抑制，但阳极-阴极间电压的电压变化率下降到约5V/ns。可知当这样使用相同栅极驱动电路来驱动功率半导体元件时，通过内置缓冲电路，电压变化率从约15V/ns下降到约5V/ns。
电压变化率的下降会增加开关损耗，因此优选在可能的范围内高速地进行开关动作。因此，使用内置有缓冲电路的功率半导体模块，在减小栅极电阻并且将直流链路电压从600V提高到850V的状态下实施了开关动作试验。用粗实线C表示以通常的开关速度的2倍的30V/ns的电压变化率驱动功率半导体元件的情况下的实验结果。可知在该条件下，也未产生振铃，电压峰值为功率半导体模块的额定电压值以下。另外，直流链路电压一般而言设为功率半导体模块的额定电压的1/2至2/3，因此在额定1200V的功率半导体模块下为600V至800V。图19所示的结果表示能够在直流链路电压为850V这样的高电压下使用功率半导体模块。因此，将缓冲电路内置于功率半导体模块具有能够实现15V/ns以上的高速开关动作且降低开关损耗的效果。即，本实施方式的功率半导体模块能够使开关时的电压变化率为15V/ns以上地工作。
实施方式5
＜功率半导体模块的结构＞
图16是表示构成本发明的实施方式5的功率半导体模块的电力转换电路中的1个支路的示意图。图17表示本发明的实施方式5的电力转换电路的示意图。图16所示的支路20构成图17所示的电力转换电路。图16所示的支路20通过将正极侧功率半导体元件和负极侧功率半导体元件串联连接而构成。另外，在图16所示的支路20安装有一个缓冲电路13。缓冲电路13的正极侧与正极侧功率半导体元件的正极连接，缓冲电路13的负极侧与正极侧功率半导体元件的负极连接。
通过采用这样的结构，能够使用作为内置有缓冲电路的功率半导体模块的支路20来构成如图17所示的电力转换装置。在该情况下，成为缓冲电路13安装于进行开关动作的各支路的结构，因此能够提高振铃的抑制效果。
通过将作为如图16所示的功率半导体模块的支路20并联连接三个，构成图17所示的电力转换装置。图17所示的电力转换装置具备基本上与图1所示的电力转换装置相同的结构，但3个支路20a～20c分别包含缓冲电路13这点与图1所示的电力转换装置不同。在由三个支路20a～20c构成的功率半导体模块14中，第一～第三缓冲电路13安装于各支路20a、20b、20c。从不同的角度来说，构成功率半导体模块的至少1个缓冲电路包括与第一～第三支路20a～20c连接的第一～第三缓冲电路13。缓冲电路13的正极侧与正极侧功率半导体元件的正极连接，缓冲电路13的负极侧与正极侧功率半导体元件的负极连接。
＜功率半导体模块的作用效果＞
通过采用这样的结构，能够使用作为内置有缓冲电路13的功率半导体模块的支路20a～20c来构成电力转换装置，成为缓冲电路安装于进行开关动作的各支路20a、20b、20c的结构，因此能够提高振铃的抑制效果。
实施方式6
＜电力转换装置的结构＞
本实施方式为将上述的实施方式1～5的功率半导体模块应用于电力转换装置。本发明并不限定于特定的电力转换装置，以下，作为实施方式6，对将本发明应用于三相的逆变器的情况进行说明。
图18是表示应用了本实施方式的电力转换装置的电力转换系统的结构的框图。
图18所示的电力转换系统由电源100、电力转换装置200、负荷300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，电源100也可以由将从直流系统输出的直流电力转换为规定的电力的DC/DC转换器构成。
电力转换装置200是连接在电源100与负荷300之间的三相的逆变器，将从电源100供给的直流电力转换为交流电力，并向负荷300供给交流电力。如图18所示，电力转换装置200具备将直流电力转换为交流电力并输出的主转换电路201以及将控制主转换电路201的控制信号输出到主转换电路201的控制电路203。
负荷300是由从电力转换装置200供给的交流电力驱动的三相的马达。此外，负荷300并不限于特定的用途，是搭载于各种电气设备的马达，例如，用作混合动力汽车或电动车、铁路车辆、电梯、或者空调设备用的马达。
以下，说明电力转换装置200的详细情况。主转换电路201具备开关元件和续流二极管(未图示)，通过开关元件进行开关，将从电源100供给的直流电力转换为交流电力，向负荷300供给。主转换电路201的具体的电路结构各种各样，但本实施方式的主转换电路201是两级三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。主转换电路201的各开关元件和各续流二极管能够应用构成上述的实施方式1～5中的任一个的功率半导体模块的元件。作为构成主转换电路201的半导体模块202，能够应用上述的实施方式1～5中的任一个的功率半导体模块。上述6个开关元件和与各个开关元件反并联的6个续流二极管构成3个正极侧功率半导体元件组和3个负极侧功率半导体元件组。1个正极侧功率半导体元件组和1个负极侧功率半导体元件组串联连接而构成支路(上下臂)，分别构成U相、V相、W相。而且，各支路(上下臂)的输出端子、即主转换电路201的3个输出端子与负荷300连接。
另外，主转换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路也可以内置于半导体模块202，也可以为在半导体模块202之外另外具备驱动电路的结构。驱动电路生成对主转换电路201的开关元件进行驱动的驱动信号，向主转换电路201的开关元件的控制电极供给。具体而言，按照来自控制电路203的控制信号，将使开关元件为导通状态的驱动信号和使开关元件为断开状态的驱动信号输出到各开关元件的控制电极。
＜电力转换装置的作用效果＞
在本实施方式的电力转换装置中，应用实施方式1～5的功率半导体模块作为主转换电路201的半导体模块202，因此，能够通过内置缓冲电路13而有效地抑制振铃，并且能够使半导体模块202以及电力转换装置小型化。
在本实施方式中，说明了将本发明应用于两级三相逆变器的例子，但本发明并不限定于此，能够应用于各种电力转换装置。在本实施方式中，采用了两级的电力转换装置，但也可以为三级或多级的电力转换装置，在向单相负荷供给电力的情况下也可以将本发明应用于单相的逆变器。另外，在向直流负荷等供给电力的情况下也能够将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力转换装置并不限定于上述的负荷为马达的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触式供电系统的电源装置，并且也能够用作太阳能发电系统、蓄电系统等的功率调节器。
应认为本次公开的实施方式在所有方面都是例示而非限制性的。本发明的范围不由上述的实施方式的说明表示而是由权利要求书表示，意图包含与权利要求书等同的意思及范围内的所有变更。
附图标记说明
1正极侧功率半导体元件，2焊料，3a正极导体图案，3b负极导体图案，3c交流导体图案，3d背面导体图案，4接合体，5金属基底，6a、6b、106接合线，7a第一配线图案，7b第二配线图案，7c第三配线图案，8绝缘基板，8b第二绝缘基板，10电容器，11电阻器，12通孔，13缓冲电路，14功率半导体模块，15马达，16N负极侧开关元件，16P正极侧开关元件，17N负极侧续流二极管，17P正极侧续流二极管，20、20a、20c支路，30，100电源，200电力转换装置，201主转换电路，202半导体模块，203控制电路，300负荷。

Claims (14)

1.一种功率半导体模块，其中，具备：
至少1个正极侧功率半导体元件；
至少1个负极侧功率半导体元件；
正极导体图案，其安装所述至少1个正极侧功率半导体元件；
负极导体图案，其与所述至少1个负极侧功率半导体元件的负极侧电极连接；
交流电极图案，其安装所述至少1个负极侧功率半导体元件并与所述至少1个正极侧功率半导体元件的负极侧电极连接；以及
缓冲基板，
所述缓冲基板包括：
绝缘基板；以及
至少1个缓冲电路，其配置在所述绝缘基板，
所述缓冲基板配置在所述正极导体图案、所述负极导体图案、所述交流电极图案的至少任意一个上，
所述至少1个缓冲电路与所述正极导体图案和所述负极导体图案连接。
2.根据权利要求1所述的功率半导体模块，其中，
所述功率半导体模块具备：
第一接合线，其将所述至少1个缓冲电路与所述正极导体图案之间连接；以及
第二接合线，其将所述至少1个缓冲电路与所述负极导体图案之间连接。
3.根据权利要求1所述的功率半导体模块，其中，
在所述绝缘基板形成通孔，
所述功率半导体模块具备配置在所述通孔的内部并与所述至少1个缓冲电路连接的导体，
所述导体与位于所述缓冲基板下的所述正极导体图案和所述负极导体图案的任意一方连接，并且，
所述功率半导体模块具备将所述至少1个缓冲电路与所述正极导体图案和所述负极导体图案的任意另一方之间连接的接合线。
4.根据权利要求1所述的功率半导体模块，其中，
所述至少1个缓冲电路配置在所述正极导体图案和所述负极导体图案这双方之上，
在所述绝缘基板中，在位于所述正极导体图案上的部分形成第一通孔，在位于所述负极导体图案上的部分形成第二通孔，
所述功率半导体模块具备：
第一导体，其配置在所述第一通孔的内部，与所述至少1个缓冲电路连接；
第二导体，其配置在所述第二通孔的内部，与所述至少1个缓冲电路连接，
所述第一导体与所述正极导体图案连接，
所述第二导体与所述负极导体图案连接。
5.根据权利要求1至4中任一项所述的功率半导体模块，其中，
所述至少1个缓冲电路是电容器和电阻器串联连接的电路。
6.根据权利要求5所述的功率半导体模块，其中，
所述电容器和所述电阻器形成在所述绝缘基板的第一主面上。
7.根据权利要求5所述的功率半导体模块，其中，
所述电容器和所述电阻器形成在所述绝缘基板的相互不同的面上。
8.根据权利要求6或7所述的功率半导体模块，其中，
所述电阻器是厚膜电阻器。
9.根据权利要求1至8中任一项所述的功率半导体模块，其中，
所述至少1个正极侧功率半导体元件包括第一～第三正极侧功率半导体元件，
所述至少1个负极侧功率半导体元件包括第一～第三负极侧功率半导体元件，
所述第一正极侧功率半导体元件和所述第一负极侧功率半导体元件串联连接而构成第一支路，
所述第二正极侧功率半导体元件和所述第二负极侧功率半导体元件串联连接而构成第二支路，
所述第三正极侧功率半导体元件和所述第三负极侧功率半导体元件串联连接而构成第三支路。
10.根据权利要求9所述的功率半导体模块，其中，
所述至少1个缓冲电路包括分别与所述第一～第三支路连接的第一～第三缓冲电路。
11.根据权利要求1至10中任一项所述的功率半导体模块，其中，
所述至少1个正极侧功率半导体元件和所述至少1个负极侧功率半导体元件由宽带隙半导体构成。
12.根据权利要求11所述的功率半导体模块，其中，
所述宽带隙半导体是从由碳化硅、氮化镓、金刚石、氧化镓构成的组中选择的1种。
13.一种电力转换装置，其中，具备：
主转换电路，其包含权利要求1至12中任一项所述的功率半导体模块，将输入的电力进行转换并输出；以及
控制电路，其将控制所述主转换电路的控制信号输出到所述主转换电路。
14.根据权利要求13所述的电力转换装置，其中，
使开关时的电压变化率为15V/ns以上地工作。
CN201880009366.1A 2017-02-06 2018-02-02 功率半导体模块以及电力转换装置 Active CN110235244B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017019206 2017-02-06
JP2017-019206 2017-02-06
PCT/JP2018/003658 WO2018143429A1 (ja) 2017-02-06 2018-02-02 電力用半導体モジュールおよび電力変換装置

Publications (2)

Publication Number Publication Date
CN110235244A true CN110235244A (zh) 2019-09-13
CN110235244B CN110235244B (zh) 2023-06-27

Family

ID=63039763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009366.1A Active CN110235244B (zh) 2017-02-06 2018-02-02 功率半导体模块以及电力转换装置

Country Status (5)

Country Link
US (1) US11355477B2 (zh)
JP (1) JP6513303B2 (zh)
CN (1) CN110235244B (zh)
DE (1) DE112018000701T5 (zh)
WO (1) WO2018143429A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257801A (zh) * 2020-02-10 2021-08-13 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN116387269A (zh) * 2023-04-21 2023-07-04 华中科技大学 一种功率模块

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038632B2 (ja) * 2018-09-12 2022-03-18 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP6648850B1 (ja) * 2019-03-13 2020-02-14 富士電機株式会社 スナバモジュール、スナバ装置および電力変換装置
EP3761492B1 (en) * 2019-07-05 2023-01-04 Infineon Technologies AG Snubber circuit and power semiconductor module with snubber circuit
JP7155082B2 (ja) * 2019-09-09 2022-10-18 株式会社東芝 電子回路
JP6818844B1 (ja) * 2019-10-28 2021-01-20 三菱電機株式会社 電力変換装置
JP7358921B2 (ja) 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
KR20220129076A (ko) * 2020-01-31 2022-09-22 시드단스크 유니베르시테 알루미늄 스너버 커패시터가 통합된 전력 모듈
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置
EP4278383A1 (en) * 2022-03-29 2023-11-22 Hitachi Energy Switzerland AG Power module and method for assembling a power module
DE102022205510A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Leistungsmodul, Inverter mit einem Leistungsmodul
WO2024057860A1 (ja) * 2022-09-13 2024-03-21 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251839A (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN102254895A (zh) * 2010-05-21 2011-11-23 株式会社东芝 半导体装置,半导体单元和电力用半导体装置
US20120074552A1 (en) * 2010-09-24 2012-03-29 On Semiconductor Trading, Ltd. Circuit device and method for manufacturing the same
CN102683303A (zh) * 2011-03-15 2012-09-19 株式会社丰田自动织机 半导体装置
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388305A (ja) * 1989-08-31 1991-04-12 Mitsubishi Materials Corp Ｃｒ複合部品
JPH0964508A (ja) * 1995-08-22 1997-03-07 Nitsuko Corp スナバモジュール及びスナバモジュールを用いた電子回路ユニット
JPH09135155A (ja) 1995-11-07 1997-05-20 Hitachi Ltd 半導体装置
JP5915350B2 (ja) 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置
JP5860784B2 (ja) * 2012-09-10 2016-02-16 日立オートモティブシステムズ株式会社 パワー半導体モジュール
CN104704729B (zh) * 2013-10-02 2016-10-05 三菱电机株式会社 Cr缓冲电路
JP6406815B2 (ja) * 2013-11-29 2018-10-17 株式会社東芝 半導体装置
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251839A (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN102254895A (zh) * 2010-05-21 2011-11-23 株式会社东芝 半导体装置,半导体单元和电力用半导体装置
US20120074552A1 (en) * 2010-09-24 2012-03-29 On Semiconductor Trading, Ltd. Circuit device and method for manufacturing the same
CN102683303A (zh) * 2011-03-15 2012-09-19 株式会社丰田自动织机 半导体装置
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257801A (zh) * 2020-02-10 2021-08-13 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN116387269A (zh) * 2023-04-21 2023-07-04 华中科技大学 一种功率模块
CN116387269B (zh) * 2023-04-21 2024-02-13 华中科技大学 一种功率模块

Also Published As

Publication number Publication date
DE112018000701T5 (de) 2019-10-17
JPWO2018143429A1 (ja) 2019-02-07
US20200286864A1 (en) 2020-09-10
US11355477B2 (en) 2022-06-07
JP6513303B2 (ja) 2019-05-15
WO2018143429A1 (ja) 2018-08-09
CN110235244B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN110235244A (zh) 功率半导体模块以及电力转换装置
US10320380B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US9373617B2 (en) High current, low switching loss SiC power module
CN106489203B (zh) 半桥式功率半导体模块及其制造方法
EP2955836B1 (en) Semiconductor device
EP2750184A1 (en) Semiconductor module
CN107210290B (zh) 半桥式功率半导体模块及其制造方法
US10355619B2 (en) Semiconductor module
US10916531B2 (en) Semiconductor module
DiMarino et al. Design of a novel, high-density, high-speed 10 kV SiC MOSFET module
US20170093302A1 (en) Method and system for a low profile, low inductance power switching module
US8675379B2 (en) Power converting apparatus having improved electro-thermal characteristics
JP2019017112A (ja) パワー回路
Mouawad et al. Hybrid half-bridge package for high voltage application
EP3748835A1 (en) Power semiconductor module arrangement
US7042730B2 (en) Non-isolated heatsink(s) for power modules
Takao et al. Demonstration of 25 W/cm 3 class all-SiC three phase inverter
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
EP3396839B1 (en) Semiconductor arrangement with controllable semiconductor elements
US20230197668A1 (en) Power semiconductor module and power conversion apparatus
WO2024132152A1 (en) Power semiconductor module
Cheng Investigation of Ultra-Thin Dielectrics on Coupled Capacitive and Inductive Effects in Laterally Conducting Power Device Packaging
WO2023222220A1 (en) Power converter package with shielding against common mode conducted emissions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant