CN110190054A - 具有掩埋栅结构的半导体器件及其制造方法 - Google Patents

具有掩埋栅结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN110190054A
CN110190054A CN201811542635.9A CN201811542635A CN110190054A CN 110190054 A CN110190054 A CN 110190054A CN 201811542635 A CN201811542635 A CN 201811542635A CN 110190054 A CN110190054 A CN 110190054A
Authority
CN
China
Prior art keywords
gate electrode
layer
gate
dipole
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811542635.9A
Other languages
English (en)
Other versions
CN110190054B (zh
Inventor
柳承完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110190054A publication Critical patent/CN110190054A/zh
Application granted granted Critical
Publication of CN110190054B publication Critical patent/CN110190054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件包括：衬底；第一源极/漏极区和第二源极/漏极区，它们通过衬底中的沟槽彼此间隔开；以及沟槽中的栅结构，其中，栅结构包括：栅电介质层，其形成在沟槽的底部和侧壁上；第一栅电极，其定位于沟槽的底部中、栅电介质层之上；第二栅电极，其定位于第一栅电极之上；以及偶极子诱导层，其形成在第一栅电极与第二栅电极之间并且形成在栅电介质层和第二栅电极的侧壁之间。

Description

具有掩埋栅结构的半导体器件及其制造方法
相关申请的交叉引用
本专利申请要求于2018年2月22日提交的申请号为10-2018-0021240的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体器件，并且更具体地涉及具有掩埋栅结构的半导 体器件及其制造方法。
背景技术
金属栅电极正用于使晶体管具有高性能。特别地，在掩埋栅类型晶体管中，需要控制阈值电压以用于高性能操作。然而，栅致漏极泄漏(GIDL)特性对掩埋栅类型晶体管 的性能有很大影响。减少GIDL将会大大增强掩埋栅类型晶体管的性能。
发明内容
本发明的实施例涉及能够减少栅致漏极泄漏(GIDL)的改进的半导体器件及其制造方法。
根据本发明的一个实施例，一种半导体器件包括：衬底；第一源极/漏极区和第二源 极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间 隔开；以及所述沟槽中的栅结构，其中，所述栅结构包括：栅电介质层，其形成在所述 沟槽的底部和侧壁上；第一栅电极，其定位于所述沟槽的底部中、所述栅电介质层之上； 第二栅电极，其定位于所述第一栅电极之上；以及偶极子诱导层，其形成在所述第一栅 电极与所述第二栅电极之间并且形成在所述栅电介质层和所述第二栅电极的侧壁之间。
根据本发明的另一个实施例，一种制造半导体器件的方法包括：在衬底中形成沟槽； 在所述沟槽的底部和侧壁之上形成栅电介质层；在所述栅电介质层上形成下掩埋部分， 所述下掩埋部分包括填充所述沟槽的底部的第一栅电极并且暴露出所述栅电介质层的一 部分；以及形成上掩埋部分，所述上掩埋部分包括覆盖所述第一栅电极与所述暴露出的 栅电介质层的偶极子诱导层和定位于所述偶极子诱导层之上的第二栅电极。
根据本发明的又一实施例，一种半导体器件包括：衬底；第一源极/漏极区和第二源 极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间 隔开；以及栅结构，所述栅结构包括：栅电介质层，其覆盖所述沟槽的底部和侧壁；第 一栅电极，其定位于所述栅电介质层之上；第二栅电极，其定位于所述第一栅电极之上， 其中，所述栅电介质层包括：第一部分，其接触所述第一栅电极；以及第二部分，其包 括包含偶极子诱导化学物质的偶极子诱导部分，所述偶极子诱导部分接触所述第二栅电 极。
根据本发明的又一个实施例，一种制造半导体器件的方法包括：在衬底中形成沟槽； 在所述沟槽的表面上形成栅电介质层；在所述栅电介质层之上形成第一栅电极以填充所 述沟槽的底部；在所述第一栅电极之上形成包括DICS的牺牲层；使所述牺牲层经受热处理以将所述DICS扩撒到接触所述牺牲层的栅电介质层的一部分中；去除所述牺牲层； 以及在与所述DICS接触的所述第一栅电极之上形成第二栅电极。
附图说明
图1是示出根据本发明的第一实施例的半导体器件的平面图。
图2A是沿图1中示出的线A-A'截取的半导体器件的截面图。
图2B是沿图1中示出的线B-B'截取的半导体器件的截面图。
图3是根据本发明的实施例的一个示例的半导体器件的截面图。
图4A至图4H示出了图2A和图2B中示出的半导体器件100的制造方法的一个示 例。
图5A至图5C示出了图3中示出的半导体器件100’的制造方法的一个示例。
图6是示出根据本发明的第二实施例的半导体器件120的截面图。
图7A至图7E示出了图6中示出的半导体器件120的制造方法的一个示例。
图8A是示出根据本发明的第三实施例的半导体器件200的截面图。
图8B是示出根据本发明的第四实施例的半导体器件的截面图。
图9A至图9E示出了图8A中示出的半导体器件200的制造方法的一个示例。
图10A是示出根据本发明的第五实施例的半导体器件的截面图。
图10B是图10A中示出的偶极子诱导部分的放大图。
图11A是示出根据本发明的第六实施例的半导体器件的截面图。
图11B是偶极子诱导部分的放大图。
图12A至图12G示出了半导体器件300的制造方法的一个示例。
图13A至图13E示出了半导体器件300’的制造方法的一个示例。
图14是示出根据本发明的第七实施例的半导体器件的截面图。
图15是示出根据本发明的第八实施例的半导体器件的截面图。
图16A至图16G示出了半导体器件400的制造方法的一个示例。
图17是示出根据本发明的第九实施例的半导体器件的截面图。
图18是示出根据本发明的第十实施例的半导体器件的截面图。
图19A至图19F示出了图17中示出的半导体器件的制造方法的一个示例。
图20A至图20B示出了图18中示出的半导体器件的制造方法的一个示例。
图21是示出根据本发明的第十一实施例的半导体器件的截面图。
图22是示出根据本发明的第十二实施例的半导体器件的截面图。
图23是示出根据本发明的第十三实施例的半导体器件的截面图。
图24是示出根据本发明的第十四实施例的半导体器件的截面图。
图25是示出根据本发明的第十五实施例的半导体器件的截面图。
图26是示出根据本发明的第十六实施例的半导体器件的截面图。
图27是示出根据本发明的第十七实施例的半导体器件的截面图。
图28是示出根据本发明的第十八实施例的半导体器件的截面图。
图29是示出根据本发明的第十九实施例的半导体器件的截面图。
图30是示出根据本发明的第二十实施例的半导体器件的截面图。
图31A至图31G示出了半导体器件600的制造方法的一个示例。
图32是示出了存储单元的截面图。
具体实施方式
下面将参考附图来更详细地描述本发明的示例性实施例。然而，本发明可以以不同 的形式来体现，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是全面和完整的，并且这些实施例将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部 件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地示出实施例的特征，比例可能已经被夸大。当第一层被称为在第二层“上”或者在衬底“上”，这不仅指第一层 直接形成在第二层或衬底上的情况，而且指第三层存在于第一层与第二层或衬底之间的 情况。
还将理解的是，当一个元件被称为“连接到”或者“耦接到”另一个元件时，其可 以直接在另一个元件上，连接到或者耦接到另一个元件，或者可能存在一个或更多个中 间元件。另外，还要理解的是，当一个元件被称为在两个元件“之间”时，其可以是这 两个元件之间的唯一元件，或者也可能存在一个或更多个中间元件。
如本文中所使用的术语“或”表示两种或更多种替代方案中的任意一种，而不表示其中的两者或其中的任意组合。
如本文中所使用的，术语“和/或”包括一个或更多个有关联的列出项的任意和所有 组合。
如本文所使用的，除非上下文另外指出，否则单数形式意在也包括复数形式。
还要理解的是，术语“包括”和“包括有”与开放式术语“包含”和“包含有”在 本说明书中可互换使用，以指示任意所述元件的存在，而不排除存在或添加一个或更多 个其他未述元件。
除非另外定义，否则考虑到本公开，本文中所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的一个普通技术人员通常所理解的含义相同的含义。 还要理解的是，术语(诸如在通用词典中所定义的那些术语)应当被解释为具有与它们 在本公开及相关领域的上下文中的含义一致的含义，并且不以理想化或过于形式化的意 义来解释，除非本文明确地如此定义。
在下文中，在本发明的下面的实施例中，阈值电压Vt取决于平带电压VFB。平带 电压VFB取决于功函数。可以通过各种方法来设计功函数。例如，通过选择栅电极材料 和设置在栅电极与沟道之间的区域的材料，可以控制功函数。通过增大或减小功函数， 可以改变平带电压。高功函数可以在正方向上改变平带电压，而低功函数可以在负方向 上改变平带电压。在下面的实施例中，无论是沟道掺杂剂浓度降低还是完全省略沟道掺 杂，都可以通过改变平带电压来调节或调整阈值电压。例如，可以通过低功函数材料或 偶极子来降低平带电压，从而增强对栅致漏极泄漏(GIDL)的抑制。
在下文中，根据本发明的实施例，掩埋栅结构可以位于栅沟槽中。掩埋栅结构可以包括栅电极。栅电极可以填充栅沟槽。因此，栅电极在本文中也可以被称为“掩埋栅电 极”。栅电极可以包括第一栅电极和第二栅电极。例如，栅电极可以是双栅电极(dual gateelectrode)。第一栅电极可以填充栅沟槽的下部。第二栅电极可以填充栅沟槽的上部。第二栅电极可以位于第一栅电极之上。第一栅电极可以与沟道重叠(overlap)。第二栅电 极可以与第一源极/漏极区和第二源极/漏极区重叠。
图1是示出根据本发明的第一实施例的半导体器件100的平面图。图2A是沿图1 中示出的线A-A'截取的半导体器件100的截面图。图2B是沿图1中示出的线B-B'截取 的半导体器件100的截面图。
参考图1，半导体器件100可以包括掩埋栅结构100G、第一源极/漏极区112和第 二源极/漏极区113。隔离层102和有源区104可以形成在衬底101之上。第一源极/漏极 区112和第二源极/漏极区113可以形成在有源区104的内部。栅沟槽105可以穿过有源 区104与隔离层102，且掩埋栅结构100G可以形成在栅沟槽105的内部。具有第一源极 /漏极区112与第二源极/漏极区113之间的掩埋栅结构100G，沟道CH可以形成在第一 源极/漏极区112与第二源极/漏极区113之间。沟道CH可以沿着栅沟槽105的轮廓的外 表面共性地(conformally)延伸。半导体器件100可以是存储单元的一部分。例如，半 导体器件100可以是DRAM的单元晶体管。
半导体器件100可以形成在衬底101之上。衬底101可以由适用于半导体工艺的材料制成。衬底101可以是任意适用的半导体衬底。在一个实施例中，衬底101可以由包 含硅的材料形成。衬底101可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、 多晶硅锗、掺杂碳的硅、其组合或其多层。衬底101可以包括诸如锗的其他半导体材料。 衬底101可以包括III/V族半导体衬底，例如诸如GaAs的化合物半导体衬底。衬底101 可以包括绝缘体上硅(SOI)衬底。
隔离层102和有源区104可以形成在衬底101上。有源区104可以被隔离层102限定。隔离层102可以是通过沟槽刻蚀形成的浅沟槽隔离(STI)区域。通过用电介质材料 填充浅沟槽(例如，隔离沟槽103)，可以形成隔离层102。例如，隔离层102可以包括 氧化硅、氮化硅或其组合。
栅沟槽105可以形成在衬底101中。参考图1的平面图，栅沟槽105可以具有在一 个方向上延伸的细长的形状。栅沟槽105可以具有在一个方向上延伸的线形。栅沟槽105 可以具有横穿有源区104和隔离层102的线的形状。栅沟槽105可以比隔离沟槽103具 有更浅的深度。栅沟槽105的底部可以具有曲率，即栅沟槽105的底部可以具有弧形的 表面。
第一源极/漏极区112和第二源极/漏极区113可以形成在有源区104的内部。第一源极/漏极区112和第二源极/漏极区113可以掺杂有导电掺杂剂。例如，导电掺杂剂可以 包括磷(P)、砷(As)、锑(Sb)或硼中的至少一种。第一源极/漏极区112和第二源极/ 漏极区113可以掺杂有相同导电类型的掺杂剂。第一源极/漏极区112和第二源极/漏极区 113可以位于栅沟槽105的两侧的有源区104中，这表示：第一源极/漏极区112可以与 栅沟槽105的一侧相邻，而第二源极/漏极区113可以与栅沟槽105的另一侧相邻。第一 源极/漏极区112的底表面和第二源极/漏极区113的底表面可以位于距离有源区104的顶 表面的预定深度处。第一源极/漏极区112和第二源极/漏极区113可以与栅沟槽105的侧 壁接触。第一源极/漏极区112的底表面和第二源极/漏极区113的底表面可以比栅沟槽105的底表面高。
栅沟槽105可以包括第一沟槽105A和第二沟槽105B。第一沟槽105A可以形成在 有源区104中。第二沟槽105B可以形成在隔离层102中。第一沟槽105A和第二沟槽105B 可以被形成为从第一沟槽105A和第二沟槽105B连续地延伸。在栅沟槽105中，第一沟 槽105A和第二沟槽105B可以具有位于不同水平面上的底表面。例如，第一沟槽105A 的底表面可以位于比第二沟槽105B的底表面更高的水平面处。由于隔离层102凹陷， 因此可能导致第一沟槽105A与第二沟槽105B之间的高度差。因此，第二沟槽105B可 以包括凹陷区域R，该凹陷区域R具有比第一沟槽105A的底表面更低的底表面。鳍状 区104F可以因第一沟槽105A与第二沟槽105B之间的高度差而形成在有源区104中。 因此，有源区104可以包括鳍状区104F。
如上所述，鳍状区104F可以形成在第一沟槽105A的下面，且凹陷的隔离层102F 可以暴露出鳍状区104F的侧壁。鳍状区104F可以是其中形成有沟道的部分。鳍状区104F 在这里也可以被称为鞍型鳍。鳍状区104F可以增大沟道的宽度并改善电特性。
根据一个实施例，可以省略鳍状区104F。
掩埋栅结构100G可以位于栅沟槽105中。由于掩埋栅结构100G被设置在第一源极/漏极区112与第二源极/漏极区113之间的有源区104中，所以掩埋栅结构100G可以 延伸到隔离层102中。掩埋栅结构100G的设置在有源区104中的部分的底表面与掩埋 栅结构100G的设置在隔离层102中的部分的底表面可以位于不同的水平面处。当鳍状 区104F被省略时，掩埋栅结构100G的设置在有源区104中的部分的底表面与掩埋栅结 构100G的设置在隔离层102中的部分的底表面可以位于同一水平面处。
掩埋栅结构100G可以包括栅电介质层106、阻挡物(barrier)107、第一栅电极108、偶极子诱导层109、第二栅电极110和覆盖层111。
栅电介质层106可以共形地形成在栅沟槽105的底部和侧壁上。栅电介质层106可以包括氧化硅、氮化硅、氮氧化硅、高k材料及其组合。高k材料可以包括具有比氧化 硅的介电常数更大的介电常数的材料。例如，高k材料可以包括具有比3.9更大的介电 常数的材料。根据一个实施例，高k材料可以包括具有比10更大的介电常数的材料。根 据一个实施例，高k材料可以包括具有介电常数为10至30的材料。高k材料可以包括 至少一种金属元素。高k材料可以包括含铪材料。含铪材料可以包括氧化铪、铪硅氧化 物、氮氧化铪硅及其组合。根据一个实施例，高k材料可以选自包括下述材料的组：氧 化镧、镧铝氧化物、氧化锆、锆硅氧化物、氮氧化锆硅、氧化铝及其组合。对于高电介 质材料，本领域中公知的其他高k材料可被选择性地使用。栅电介质层106可以包括金 属氧化物。
阻挡物107可以形成在栅电介质层106之上。第一栅电极108可以形成在阻挡物107之上。阻挡物107的顶表面和第一栅电极108的顶表面可以位于比衬底101的顶表面更 低的水平面处。阻挡物107和第一栅电极108可以形成为填充栅沟槽105的底部。阻挡 物107和第一栅电极108可以为低电阻材料以降低栅极薄层电阻(gate sheet resistance)。 阻挡物107和第一栅电极108可以由金属基材料制成。
阻挡物107可以包括金属氮化物。阻挡物107可以由氮化钽(TaN)或氮化钛(TiN)形成。根据一个实施例，阻挡物107可以具有高功函数。在本文中，高功函数可以指比 硅的中间禁带(mid-gap)功函数高的功函数。低功函数可以指比硅的中间禁带功函数低 的功函数。高功函数可以高于大约4.5eV，而低功函数可以低于大约4.5eV。
阻挡物107可以具有升高的高功函数。阻挡物107可以包括金属硅氮化物。金属硅氮化物可以是掺杂有硅的金属氮化物。阻挡物107可以是具有经过控制的硅含量的金属 硅氮化物。例如，阻挡物107可以是钽硅氮化物(TaSiN)或钛硅氮化物(TiSiN)。氮化 钛可以具有高功函数，且氮化钛可以包含硅以进一步提高氮化钛的功函数。钛硅氮化物 可以具有经过调整的硅含量以具有升高的高功函数。为了具有升高的高功函数，钛硅氮 化物中的硅含量(原子百分比：at％)可以大约为20at％或更小。在一个比较示例中， 为了得到低功函数，钛硅氮化物中的硅含量可以大约为30at％或更大。
第一栅电极108和第二栅电极110可以包括金属或金属氮化物。第一栅电极108和第二栅电极110可以包括钨或氮化钛。当钨被用作第一栅电极108时，则在制造第一栅 电极108时栅电介质层106可能被损坏。例如，使用六氟化钨(WF6)气体可能使钨层 沉积，且栅电介质层106可能被钨层产生时使用的氟攻击。为了解决这个问题，阻挡物 107可以形成在第一栅电极108与栅电介质层106之间以阻止氟接触栅电介质层106。在 一个实施例中，第一栅电极108可以由钨(W)形成，而第二栅电极110可以由氮化钛 (TiN)形成。第二栅电极110与栅电介质层106之间的阻挡物可以被省略。
阻挡物107与第一栅电极108的叠层在这里也可以被称为“下导电层”，而第二栅电极110在这里也可以被称为“上导电层”。下导电层可以包括金属或金属氮化物。另 外，下导电层可以包括金属氮化物/金属叠层，在所述叠层中，金属形成在金属氮化物之 上。上导电层可以仅由金属氮化物形成。
覆盖层111可以形成在第二栅电极110之上以保护第二栅电极110。覆盖层111可以由包括例如氮化硅、氮氧化硅或其组合的适用的电介质材料制成。在一个实施例中， 覆盖层111可以包括氮化硅和氧化硅的组合。覆盖层111可以包括氮化硅内衬和旋涂电 介质(SOD)材料。
偶极子诱导层109可以包括界面部分109I及侧面部分109S1和侧面部分109S2。界面部分109I可以形成在第一栅电极108与第二栅电极110之间。侧面部分109S1和侧面 部分109S2可以形成在第二栅电极110与栅电介质层106之间。侧面部分109S1和侧面 部分109S2可以包括第一侧面部分109S1和第二侧面部分109S2。第一侧面部分109S1 可以位于第一源极/漏极区112与第二栅电极110之间。第二侧面部分109S2可以位于第 二源极/漏极区113与第二栅电极110之间。
如上所述，偶极子诱导层109可以包括界面部分109I以及第一侧面部分109S1和第二侧面部分109S2，所述第一侧面部分109S1和第二侧面部分109S2从界面部分109I 的两端持续延伸。界面部分109I可以直接接触第一栅电极108和第二栅电极110。第一 侧面部分109S1和第二侧面部分109S2可以直接接触栅电介质层106和第二栅电极110。 第一侧面部分109S1和第二侧面部分109S2可以与第二栅电极110的侧壁直接接触。界 面部分109I的两端可以直接接触阻挡物107的顶表面。第一侧面部分109S1的顶表面和 第二侧面部分109S2的顶表面与第二栅电极110的顶表面可以处于同一水平面。第一侧 面部分109S1的顶表面和第二侧面部分109S2的顶表面可以处于比有源区104的顶表面 更低的水平面处。
偶极子诱导层109可以与第一源极/漏极区112和第二源极/漏极区113重叠。偶极子诱导层109可以在水平方向上(例如，沿着图2A的线I-I’)与第一源极/漏极区112 和第二源极/漏极区113重叠，栅电介质层106设置在其间。偶极子诱导层109可以与第 一源极/漏极区112和第二源极/漏极区113部分重叠。第一侧面部分109S1和第二侧面部 分109S2可以与第一源极/漏极区112和第二源极/漏极区113部分重叠。即，第一侧面部 分109S1的顶表面和第二侧面部分109S2的顶表面可以位于比第一源极/漏极区112的顶 表面和第二源极/漏极区113的顶表面更低的水平面处。第二栅电极110可以在水平方向 (见附图标记I-I')上与第一源极/漏极区112和第二源极/漏极区113重叠，偶极子诱导 层109和栅电介质层106设置在其间。偶极子诱导层109的最低的部分(即，界面部分 109I)可以处于与第二源极/漏极区113和第一源极/漏极区112的第一部分的最低部分的 同一水平面。在水平方向上，偶极子诱导层109可以不与沟道CH重叠，因此偶极子诱 导层109可以不影响沟道CH的剂量。
偶极子诱导层109可以由任意适用的电介质材料制成。偶极子诱导层109可以包括高k材料。偶极子诱导层109与栅电介质层106可以由不同材料制成。偶极子诱导层109 可以具有比栅电介质层106的介电常数更高的介电常数。
偶极子诱导层109的界面部分109I可以足够薄，用于允许第一栅电极108与第二栅电极110之间的电连接。根据一个实施例，偶极子诱导层109可以包括单层。偶极子 诱导层109可以具有大约或更小的厚度。例如，根据一个实施例可以采用具有大约 或更小的厚度的氧化镧(La2O3)，且具有大约或更小的厚度的氧化镧(La2O3) 可以将第一栅电极108与第二栅电极110彼此电连接。偶极子诱导层109在这里也可以 被称为“超薄偶极子诱导层”。
偶极子诱导层109可以包括具有比栅电介质层106的氧原子面密度(oxygen atomareal density)更低的氧原子面密度的材料。偶极子诱导层109与栅电介质层106可以因氧原子面密度的差异而在降低功函数的方向上产生偶极子。偶极子可以降低第二栅电极110的有效功函数值。因此，偶极子诱导层109在这里也可以被称为“低功函数内衬”。
偶极子产生机制将如下所述。偶极子诱导层109中的氧原子面密度可以比栅电介质 层106的氧原子面密度低。由于氧原子面密度的差异，栅电介质层106的氧原子可以扩散到偶极子诱导层109中。随着氧原子的扩散，栅电介质层106可以变成带正电，而偶 极子诱导层109可以变成带负电。因此，可以在带正电的栅电介质层106与带负电的偶 极子诱导层109之间的界面上诱导出偶极子。当诱导出偶极子时，第二栅电极110的能 带可以升高，从而使得第二栅电极110可以具有降低的功函数。结果，由于第二栅电极 110的功函数降低了，因此可以大大地抑制栅致漏极泄漏(GIDL)。在水平方向上，偶 极子诱导层109可以不与沟道CH重叠。当偶极子诱导层109与沟道CH彼此重叠时， 由于低功函数的诱导，难以调整阈值电压。为了降低第二栅电极110的功函数，偶极子 诱导层109可以与栅电介质层106和第二栅电极110直接接触。
栅电介质层106可以包括氧化硅(SiO2)，而偶极子诱导层109可以由具有比氧化硅更低的氧原子面密度的材料制成。偶极子诱导层109可以包括金属原子。偶极子诱导 层109可以包括金属氧化物。偶极子诱导层109可以包括金属氧化物单层。偶极子诱导 层109可以包括镧原子。偶极子诱导层109可以包括氧化镧或氧化镧单层。镧原子在这 里也可以被称为“偶极子诱导化学物质(dipole inducing chemical species，DICS)”。 例如，氧化镧与氧化硅(SiO2)的氧原子面密度比例可以大约为0.77。
根据一个实施例，偶极子诱导层109可以包括氧化钇(Y2O3)、氧化锗(GeO2)、 氧化镥(Lu2O3)或氧化锶(SrO)。
根据一个实施例，栅电介质层106可以包括第一金属氧化物，而偶极子诱导层109可以包括第二金属氧化物，所述第二金属氧化物具有比第一金属氧化物的氧原子面密度更低的氧原子面密度。
根据上面的描述，偶极子诱导层109可以形成偶极子，而偶极子可以降低平带电压。 结果，可以增强对栅致漏极泄漏(GIDL)的抑制。由于偶极子诱导层109薄，因此可以 形成导电路径，第一栅电极108与第二栅电极110通过所述导电路径电连接。
此外，由于第二栅电极110具有无阻挡物(barrier-less)结构，因此可以降低栅极薄层电阻。另外，由于栅沟槽105的上部填充有第二栅电极110和偶极子诱导层109而 没有填充阻挡物，因此可以改善第二栅电极110的填充特性。
在一个比较示例中，当在第二栅电极110与偶极子诱导层109之间添加诸如TiN的阻挡物时，不仅栅极薄层电阻增大了，而且诸如空隙的缺陷可以形成在第二栅电极110 中。
作为另一个比较示例，可以在偶极子诱导层109与栅电介质层106之间添加诸如TiN的阻挡物。例如，DICS(例如，La)可以从偶极子诱导层109扩散到TiN阻挡物中。 结果，镧原子扩散后的TiN阻挡物(La扩散后的TiN阻挡物)可以与栅电介质层106 直接接触。然而，相比于偶极子诱导层109与栅电介质层106彼此直接接触的情形，当 镧原子扩散后的TiN阻挡物与栅电介质层106彼此直接接触时，可能减弱抑制栅致漏极 泄漏的效果。另外，当镧原子扩散后的TiN阻挡物(La扩散后的TiN阻挡物)直接接 触栅电介质层106时，难以得到第二栅电极110的低功函数。此外，在另一个比较示例 中，由于存在其中有镧原子扩散进去的TiN阻挡物，栅极薄层电阻可以高于：不存在其 中有镧原子扩散进去的TiN阻挡物的情形。
如上所述，在本发明的此实施例中，通过使偶极子诱导层109与栅电介质层106直接接触，不仅可以减弱栅致漏极泄漏，而且可以降低栅极薄层电阻。
根据一个实施例，掩埋栅结构100G可以包括下掩埋部分和上掩埋部分。下掩埋部分可以包括阻挡物107和第一栅电极108。上掩埋部分可以包括偶极子诱导层109、第二 栅电极110和覆盖层111。上掩埋部分可以与第一源极/漏极区112和第二源极/漏极区113 水平地重叠。下掩埋部分可以不与第一源极/漏极区112和第二源极/漏极区113水平地重 叠。下掩埋部分可以与沟道CH重叠。
图3是根据本发明的一个实施例的一个示例的半导体器件100’的截面图。半导体器 件100’的一些组成元件可以与图2A的半导体器件100的组成元件相同。更明确地，除 了偶极子诱导层109’以外的其他组成元件可以与图2A的半导体器件100的组成元件相 同。
参考图3，半导体器件100’可以具有掩埋栅结构100G'。掩埋栅结构100G’可以包括偶极子诱导层109'。偶极子诱导层109’可以包括界面部分109I、第一侧面部分109S1’ 和第二侧面部分109S2’。第二栅电极110的顶表面可以比第一侧面部分109S1’的顶表 面和第二侧面部分109S2’的顶表面低。第一侧面部分109S1’的顶表面和第二侧面部分 109S2’的顶表面与有源区104的顶表面可以处于同一水平面。在这种情况下，第一侧面 部分109S1’和第二侧面部分109S2’可以与覆盖层111的两个侧壁直接接触。
偶极子诱导层109’可以在水平方向(见I-I’)上与第一源极/漏极区112和第二源极 /漏极区113重叠，栅电介质层106在它们之间。偶极子诱导层109’可以延伸以位于覆盖层111与栅电介质层106之间(见II-II')。这可以允许偶极子诱导层109’与第一源极/漏 极区112和第二源极/漏极区113完全重叠。第二栅电极110可以在水平方向(见I-I') 上与第一源极/漏极区112和第二源极/漏极区113重叠，偶极子诱导层109’和栅电介质层 106插置于它们之间。偶极子诱导层109’的最低部分可以与第二源极/漏极区113和第一 源极/漏极区112的最低部分处于同一水平面上。在水平方向上，偶极子诱导层109’可以 不与沟道CH重叠。
偶极子诱导层109’可以由与图2的偶极子诱导层109相同的材料制成。
图4A至图4H示出了图2A和图2B中示出的半导体器件100的制造方法的一个示 例。
参考图4A，隔离层12可以形成在衬底11之上。有源区14可以被隔离层12限定。 隔离层12可以通过浅沟槽隔离(STI)工艺来形成。例如，衬底11可以被刻蚀以形成隔 离沟槽13。隔离沟槽13可以填充有电介质材料，从而可以形成隔离层12。隔离层12 可以包括氧化硅、氮化硅或其组合。可以采用电介质材料将化学气相沉积(CVD)工艺 或其他沉积工艺用于填充隔离沟槽13。为了从隔离沟槽去除多余的电介质材料并且为隔 离层12创建水平的被抛光的顶表面，可以另外执行诸如化学机械抛光(CMP)的平坦 化工艺。
栅沟槽15可以形成在衬底11中。可以以横穿有源区14和隔离层12的线的形状来形成栅沟槽15。在一个实施例中，通过使用硬掩模HM作为刻蚀掩模并且执行刻蚀工艺， 可以形成栅沟槽15。硬掩模HM可以形成在衬底11之上并且可以具有线形开口。硬掩 模HM可以由相对于衬底11具有刻蚀选择性的材料形成。例如，在一个实施例中，硬 掩模HM可以是氧化硅，如TEOS(四乙氧基硅烷)。栅沟槽15可以形成为比隔离沟槽 13浅。栅沟槽15可以具有足够的深度以增大随后的栅电极的平均横截面积。因此，可 以减小栅电极的电阻。栅沟槽15的底部可以具有曲率。通过形成将具有曲率的所述沟槽， 可以更容易地用各种材料来填充栅沟槽15。另外，曲率可以促成栅沟槽15的底部边缘 处的电场的减弱。
接下来，可以形成鳍状区14F。为了形成鳍状区14F，可以使栅沟槽15下面的隔离层12凹陷。对于鳍状区14F，将参考图2B的鳍状区104F。
如图4B中示出的，栅电介质层16可以形成在硬掩模HM与栅沟槽15的表面上。 在形成栅电介质层16之前，可以校正栅沟槽15的表面的刻蚀损伤。例如，在通过热氧 化处理形成牺牲氧化物(sacrificial oxide)之后，可以去除牺牲氧化物。
通过热氧化工艺，可以形成栅电介质层16。根据一个实施例，可以通过化学气相沉积(CVD)或原子层沉积(ALD)来形成栅电介质层16。栅电介质层16可以包括高电 介质材料、氧化物、氮化物或其组合。高电介质材料可以包括含铪材料。含铪材料可以 包括氧化铪、铪硅氧化物、氮氧化铪硅及其组合。根据一个实施例，高k材料可以包括 氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氮氧化锆硅、氧化铝或其组合。对于高电 介质材料，可以选择性地使用本领域中公知的其他高k材料。栅电介质层16可以包括具 有高氧原子面密度的材料。
阻挡层17A可以形成在栅电介质层16之上。阻挡层17A可以共形地形成在栅电介质层16的表面上。阻挡层17A可以包括金属基材料。阻挡层17A可以包括金属氮化物。 阻挡层17A可以包括氮化钛或氮化钽。可以通过执行原子层沉积(ALD)工艺或化学气 相沉积(CVD)工艺来形成阻挡层17A。
第一导电层18A可以形成在阻挡层17A之上。第一导电层18A可以填充栅沟槽15。第一导电层18A可以包括低电阻金属材料。第一导电层18A可以包括钨。第一导电层 18A可以通过CVD工艺或ALD工艺来形成。
参考图4C，阻挡物17和第一栅电极18可以形成在栅沟槽15中。为了形成阻挡物 17和第一栅电极18，可以执行凹陷工艺。凹陷工艺可以包括干法刻蚀工艺，如回蚀工艺。 可以通过对阻挡层17A的回蚀工艺来形成阻挡物17。可以通过对第一导电层18A的回 蚀工艺来形成第一栅电极18。根据一个实施例，凹陷工艺可以包括：首先执行平坦化工 艺以用于暴露出硬掩模HM的顶表面，然后在平坦化工艺之后执行回蚀工艺。例如，平 坦化工艺可以是化学机械抛光。阻挡物17的顶表面与第一栅电极18的顶表面可以位于 同一水平面。
阻挡物17的顶表面与第一栅电极18的顶表面可以被形成为比有源区14的顶表面低。阻挡物17和第一栅电极18在这里也可以被称为“下导电层或下掩埋部分”。
参考图4D，偶极子诱导材料19A可以形成在阻挡物17的顶表面与第一栅电极18 的顶表面之上，且还可以形成在栅电介质层16的暴露出的表面之上。偶极子诱导材料 19A可以共形地形成在上述的表面之上。在一个实施例中，可以通过执行原子层沉积 (ALD)工艺或化学气相沉积(CVD)工艺来形成偶极子诱导材料19A。偶极子诱导材 料19A的厚度可以足够薄，以用于随后的第一栅电极与第二栅电极之间存在有效的电连 接。偶极子诱导材料19A的厚度可以比栅电介质层16的厚度薄。优选地，偶极子诱导 材料19A可以具有大约或更小的厚度。更优选地，偶极子诱导材料19A可以具有 大约至的厚度。偶极子诱导材料19A可以是单层。偶极子诱导材料19A和栅电 介质层16可以形成偶极子，以用于充分地降低第二栅电极20的有效功函数。在一个实 施例中，偶极子诱导材料19A可以是金属氧化物或金属氧化物单层。偶极子诱导材料19A 可以包括氧化镧(La2O3)或氧化镧单层。根据一个实施例，偶极子诱导材料19A可以 包括氧化钇(Y2O3)、氧化锗(GeO2)、氧化镥(Lu2O3)或氧化锶(SrO)。偶极子诱导 材料19A可以包括具有比栅电介质层16更低的氧原子面密度的材料。因此，偶极子诱 导材料19A和栅电介质层16可以诱导出降低功函数的偶极子。
第二导电层20A可以形成在偶极子诱导材料19A之上。第二导电层20A可以填充 栅沟槽15的剩余空间。第二导电层20A可以包括低电阻金属材料。第二导电层20A可 以包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD) 工艺来形成。第一栅电极18和第二导电层20A可以由相同材料制成。根据一个实施例， 第一栅电极18和第二导电层20A可以由不同材料形成。第一栅电极18和第二导电层20A 可以由低电阻材料形成以降低栅极薄层电阻。
参考图4E，第二栅电极20可以形成在栅沟槽15的内部。为了形成第二栅电极20，可以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。
参考图4F，偶极子诱导层19可以形成在栅沟槽15的内部。为了形成偶极子诱导层19，可以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，如回蚀工艺。可以通过对 偶极子诱导材料19A的回蚀工艺来形成偶极子诱导层19。根据一个实施例，凹陷工艺可 以包括：首先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回 蚀工艺。偶极子诱导层19的顶表面与第二栅电极20的顶表面可以位于同一水平面上。 偶极子诱导层19的顶表面可以凹陷得比有源区14的顶表面低。根据一个实施例，偶极 子诱导材料19A的凹陷工艺可以包括执行湿法刻蚀。例如，可以通过HCl/HF的混合物 来执行湿法刻蚀。
偶极子诱导层19可以包括界面部分19I、第一侧面部分19S1和第二侧面部分19S2。第一侧面部分19S1和第二侧面部分19S2可以具有从界面部分19I向上垂直延伸的形状。 界面部分19I可以位于第一栅电极18与第二栅电极20之间并且与第一栅电极18和第二 栅电极20直接接触。界面部分19I可以耦接到阻挡物17的顶表面。第一侧面部分19S1 的顶表面和第二侧面部分19S2的顶表面可以位于比衬底11的顶表面更低的水平面上。 第一侧面部分19S1的顶表面和第二侧面部分19S2的顶表面可以与第二栅电极20的顶表 面位于同一水平面上。偶极子诱导层19可以被形成为与第二栅电极20和栅电介质层16 直接接触。
偶极子诱导层19和第二栅电极20在这里也可以被称为“上导电层或上掩埋部分”。
参考图4G，覆盖层21形成在偶极子诱导层19和第二栅电极20上。覆盖层21可 以填充栅沟槽15的剩余部分。接下来，覆盖层21可以被平坦化使得硬掩模HM的顶表 面暴露出来。在对覆盖层21的平坦化工艺期间或在对覆盖层21的平坦化工艺之后，可 以去除在硬掩模HM的顶表面上延伸的栅电介质层16。栅电介质层16可以保留在栅沟 槽15中。覆盖层21可以由任意适用的电介质材料形成。例如，覆盖层21可以包括氮化 硅。在一个实施例中，覆盖层21可以具有ONO(氧化物-氮化物-氧化物)结构。
通过上述工艺，可以形成掩埋栅结构。掩埋栅结构可以包括栅电介质层16、阻挡物17、第一栅电极18、偶极子诱导层19、第二栅电极20和覆盖层21。第二栅电极20的 顶表面可以定位得比有源区14的顶表面更低。因此，由于第二栅电极20的顶表面物理 地凹陷了，从而足以确保第二栅电极20与周围的导电材料(例如，接触插塞)之间的有 效物理距离。
在形成覆盖层21之后，如图4H中示出的，可以通过注入工艺或其他掺杂工艺来执行掺杂杂质的掺杂工艺。因此，第一源极/漏极区22和第二源极/漏极区23可以形成在衬 底11中。第一源极/漏极区22和第二源极/漏极区23可以在水平方向上与第二栅电极20 和偶极子诱导层19重叠。偶极子诱导层19可以与第一源极/漏极区22和第二源极/漏极 区23水平地重叠(见I-I’)。阻挡物17和第一栅电极18可以不与第一源极/漏极区22 和第二源极/漏极区23水平地重叠(见I-I’)。偶极子诱导层19的最低的部分可以与第二 源极/漏极区113和第一源极/漏极区112的最低的部分处于同一水平面上。
如上所述，由于偶极子诱导层19和栅电介质层16彼此直接接触，因此可以大大地抑制栅致漏极泄漏。
在一个比较示例中，在形成第二导电层20A之前回蚀偶极子诱导材料19A。这允许偶极子诱导层19以间隔件的形式保留在栅电介质层16的侧壁上，且随后通过沉积第二 导电层20A并执行回蚀工艺来形成第二栅电极20。然而，比较示例的这种工艺可能在偶 极子诱导材料19A的回蚀工艺期间损坏在下面的第一栅电极18。另外，在比较示例的工 艺中，可能无法调整偶极子诱导层19的高度。
图5A至图5C示出了图3中示出的半导体器件100’的制造方法的一个示例。
首先，偶极子诱导材料19A和第二导电层20A可以通过图4A至图4D中描述的方 法来形成。
接下来，如图5A中示出的，可以形成在栅沟槽15中被平坦化的第二栅电极20’。 为了形成被平坦化的第二栅电极20’，可以执行诸如化学机械抛光的平坦化工艺。平坦化 工艺可以暴露出硬掩模HM的顶表面。因此，被平坦化的第二栅电极20’的顶表面可以 与硬掩模HM的顶表面位于同一水平面上。
接下来，偶极子诱导层19’可以形成在栅沟槽15中。为了形成偶极子诱导层19’，可以执行化学机械抛光。可以执行化学机械抛光，使得暴露出硬掩模HM的顶表面。因 此，偶极子诱导层19’的顶表面可以与硬掩模HM的顶表面位于同一水平面上。
参考图5B，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行被平坦化的第二栅电极20’的凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如 回蚀工艺。偶极子诱导层19’的顶表面与第二栅电极20的顶表面可以位于不同水平面处。 偶极子诱导层19’的顶表面可以定位得比有源区14的顶表面更高，而第二栅电极20的顶 表面可以定位得比有源区14更低。
偶极子诱导层19’的高度可以与图4H的偶极子诱导层19的高度不同。例如，偶极子诱导层19’的最高的表面可以定位于比图4H的偶极子诱导层19的顶表面更高的水平 面处。
参考图5C，覆盖层21可以形成在偶极子诱导层19’和第二栅电极20之上。接下来，覆盖层21可以被平坦化，以暴露出硬掩模HM的顶表面。覆盖层21可以包括任意适用 的电介质材料。例如，覆盖层21可以包括氮化硅。在一个实施例中，覆盖层21可以具 有ONO(氧化物-氮化物-氧化物)结构。
通过上述工艺，可以形成掩埋栅结构。掩埋栅结构可以包括栅电介质层16、阻挡物17、第一栅电极18、偶极子诱导层19’、第二栅电极20和覆盖层21。第二栅电极20的 顶表面可以定位得比衬底11的顶表面更低。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。偶极子诱导层19’可以水平地与第一源极/漏极区22和第二源极/漏极区23充 分重叠(见I-I’)。阻挡物17和第一栅电极18可以与第一源极/漏极区22和第二源极/ 漏极区23不重叠。
偶极子诱导层19’和栅电介质层16可以定位于覆盖层21与第一源极/漏极区22及第二源极/漏极区23之间(见II-II’)。偶极子诱导层19’和栅电介质层16可以定位于第 二栅电极20与第一源极/漏极区22及第二源极/漏极区23之间(见I-I’)。偶极子诱导层 19’可以定位于第一栅电极18与第二栅电极20之间并且与第一栅电极18及第二栅电极 20直接接触。偶极子诱导层19’可以定位于第二栅电极20与栅电介质层16之间。
图6是示出根据本发明的第二实施例的半导体器件120的截面图。半导体器件120的一些组成元件可以与图2A中示出的半导体器件100的组成元件相同。更明确地，除 了抗氧化阻挡物121以外的其他组成元件可以与图2A中示出的半导体器件100的组成 元件相同。
参考图6，半导体器件120可以包括掩埋栅结构120G。掩埋栅结构120G可以包括 栅电介质层106、阻挡物107、第一栅电极108、抗氧化阻挡物121、偶极子诱导层109、 第二栅电极110和覆盖层111。抗氧化阻挡物121可以定位于第一栅电极108与偶极子诱 导层109之间并与第一栅电极108和偶极子诱导层109直接接触。抗氧化阻挡物121的 一部分可以延伸为被定位于阻挡物107与偶极子诱导层109之间。抗氧化阻挡物121可 以防止第一栅电极108被氧化。例如，可以在偶极子诱导层109形成期间防止第一栅电 极108的顶表面被氧化。
抗氧化阻挡物121可以包括导电材料。抗氧化阻挡物121可以是用于要具有低电阻的掩埋栅结构120G的金属基材料。抗氧化阻挡物121可以为金属氮化物。例如，抗氧 化阻挡物121可以由氮化钛形成。阻挡物107与抗氧化阻挡物121可以由相同材料制成。
抗氧化阻挡物121可以不与第一源极/漏极区112和第二源极/漏极区113水平重叠。 例如，抗氧化阻挡物121可以不被延伸到偶极子诱导层109与栅电介质层106之间的界面。
图7A至图7E示出了图6中示出的半导体器件120的制造方法的一个示例。
首先，可以通过图4A至图4C中描述的方法来在栅沟槽15中形成阻挡物17和第 一栅电极18。
接下来，参考图7A，抗氧化层31A可以形成在阻挡物17与第一栅电极18之上。 抗氧化层31A可以包括用于防止第一栅电极18氧化的材料。抗氧化层31A可以包括金 属基材料。抗氧化层31A可以由金属氮化物形成。抗氧化层31A可以由氮化钛形成。抗 氧化层31A可以形成在阻挡物17、第一栅电极18和栅电介质层16之上。
可以通过物理气相沉积(PVD)工艺来沉积抗氧化层31A。因此，可以非共形地沉 积抗氧化层31A。例如，沉积在水平表面之上的厚度(在下文中，将由“D1”表示)可 以比沉积在垂直表面之上的厚度(在下文中，将由“D2”表示)厚。
沉积在阻挡物17和第一栅电极18之上的厚度D1可以比沉积在栅沟槽15的侧壁的栅电介质层16之上的厚度D2厚。在硬掩模HM之上的栅电介质层16之上沉积的厚度 D1也可以比沉积在栅沟槽15的侧壁的栅电介质层16之上沉积的厚度D2厚。抗氧化层 31A在阻挡物17、第一栅电极18和硬掩模HM之上可以具有相同的厚度。
参考图7B，可以形成抗氧化阻挡物31。可以通过选择性地刻蚀抗氧化层31A来形成抗氧化阻挡物31。抗氧化阻挡物31可以定位于阻挡物17和第一栅电极18之上。可 以对抗氧化层31A进行回蚀以形成氧化阻止阻挡物31。虚设抗氧化层31D可以保留在 硬掩模HM之上的栅电介质层16之上。抗氧化阻挡物31和虚设抗氧化层31D可以不连 续。抗氧化层可以不保留在栅沟槽15的上部的侧壁上。
参考图7C，可以形成偶极子诱导材料19A。偶极子诱导材料19A可以共形地形成 在抗氧化阻挡物31和栅电介质层16上。
第二导电层20A可以形成在偶极子诱导材料19A之上。第二导电层20A可以填充 栅沟槽15。第二导电层20A可以包括任意适用的低电阻金属材料。例如，第二导电层 20A可以包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD)工艺或原子层沉 积(ALD)工艺来形成。
偶极子诱导材料19A和第二导电层20A可以与图4D的偶极子诱导材料19A和第二导电层20A相同。
参考图7D，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。可以在对第二导电层20A的回蚀工艺期 间去除虚设抗氧化层31D。
接下来，偶极子诱导层19可以形成在栅沟槽15中。为了形成偶极子诱导层19，可以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对偶极 子诱导材料19A的回蚀工艺来形成偶极子诱导层19。根据一个实施例，凹陷工艺可以包 括：首先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工 艺。偶极子诱导层19的顶表面与第二栅电极20的顶表面可以定位于同一水平面上。偶 极子诱导层19的顶表面可以凹陷得比有源区14的顶表面低。根据一个实施例，偶极子 诱导材料19A的凹陷工艺可以包括执行湿法刻蚀。例如，可以通过HCl/HF的混合物来 执行湿法刻蚀。偶极子诱导层19可以与图4F的偶极子诱导层19定位于同一水平面上。 例如，重新参考图4F，偶极子诱导层19可以包括界面部分19I、第一侧面部分19S1和 第二侧面部分19S2。第一侧面部分19S1和第二侧面部分19S2可以从水平的界面部分 19I的端部垂直延伸。界面部分19I可以定位于第一栅电极18与第二栅电极20之间并且 与第一栅电极18和第二栅电极20直接接触。
参考图7E，覆盖层21可以形成在偶极子诱导层19和第二栅电极20之上。接下来，可以将覆盖层21平坦化以暴露出硬掩模HM的顶表面。在覆盖层21的平坦化工艺期间 或者在覆盖层21的平坦化工艺之后，可以去除硬掩模HM的顶表面上的栅电介质层16。 覆盖层21可以包括任意适用的电介质材料。例如，覆盖层21可以包括氮化硅。在一个 实施例中，覆盖层21可以具有ONO(氧化物-氮化物-氧化物)结构。
通过上述工艺，可以形成掩埋栅结构。掩埋栅结构可以包括栅电介质层16、阻挡物17、第一栅电极18、抗氧化阻挡物31、偶极子诱导层19、第二栅电极20和覆盖层21。 第二栅电极20的顶表面可以定位得比衬底11的顶表面更低。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。抗氧化阻挡物31可以不与第一源极/漏极区22和第二源极/漏极区23水平重叠。 偶极子诱导层19可以定位于抗氧化阻挡物31与第二栅电极20之间。偶极子诱导层19 可以定位于第二栅电极20与栅电介质层16之间。
图8A是示出根据本发明的第三实施例的半导体器件200的截面图。半导体器件200的一些组成元件可以与图2A的半导体器件100的组成元件相同。更具体地，除了第一 栅电极210以外的其他组成元件可以与图2A的半导体器件100的组成元件相同。
参考图8A，半导体器件200可以包括掩埋栅结构200G。掩埋栅结构200G可以包 括栅电介质层106、第一栅电极210、偶极子诱导层109、第二栅电极110和覆盖层111。 第一栅电极210可以由不攻击(attack)栅电介质层106的材料形成。例如，第一栅电 极210可以由不含任何杂质(例如，氟)的材料(即，无氟材料)形成。因此，可以省 略第二栅电极210与栅电介质层106之间的阻挡物。第一栅电极210可以包括氮化钛。 由于第一栅电极210包括无氟材料，因此第一栅电极210在这里也可以被称为“无阻挡 物栅电极”。图2A的第一栅电极108在这里也可以被称为“包括阻挡物的栅电极”， “包括阻挡物的栅电极”需要阻挡物107。图2A的第一栅电极108可以包括钨，而图 8A的第一栅电极210可以包括氮化钛。氮化钛可以不攻击栅电介质层106。由于省略了 阻挡物，因此可以改善第一栅电极210的填充特性，并且可以进一步降低栅极薄层电阻。
第一栅电极210与第二栅电极110可以由相同材料制成。例如，第一栅电极210与第二栅电极110各自可以由氮化钛形成。因此，第一栅电极210和第二栅电极110可以 成为“仅有TiN(TiN-Only)”栅电极。偶极子诱导层109可以定位于第一栅电极210 与第二栅电极110之间并且与第一栅电极210及第二栅电极110直接接触。在一个实施 例中，第一栅电极210/偶极子诱导层109/第二栅电极110的结构可以由TiN/La2O3/TiN 形成。
偶极子诱导层109的顶表面可以定位于比衬底101的顶表面更低的水平面上。根据一个实施例，如图3中所示，偶极子诱导层109的顶表面可以定位于与衬底101的顶表 面相同的水平面上。
图8B是示出根据本发明的第四实施例的半导体器件200’的截面图。半导体器件200’ 的一些组成元件可以与图8A的半导体器件200的组成元件相同。更具体地，除了第二栅电极220以外的其他组成元件可以与图8A的半导体器件200的组成元件相同。
参考图8B，半导体器件200’可以包括掩埋栅结构200G’。掩埋栅结构200G’可以包括栅电介质层106、第一栅电极210、偶极子诱导层109、第二栅电极220和覆盖层111。
第一栅电极210可以由不攻击栅电介质层106的材料形成。例如，第一栅电极210可以由不含任何杂质(例如，氟)的材料(即，无氟材料)形成。第一栅电极210可以 包括氮化钛。
第一栅电极210与第二栅电极220可以由不同材料形成。例如，第二栅电极220可以由多晶硅形成。第二栅电极220可以由具有低功函数的多晶硅形成。第二栅电极220 可以由掺杂有N型杂质的多晶硅(在下文中，将被称为N型多晶硅)形成。当N型多 晶硅用作第二栅电极220时，可以改善团聚(agglomeration)问题。第二栅电极220可 以包括掺杂有高浓度N型杂质的N+多晶硅(N+poly Si)。N型杂质可以包括例如磷(P) 或砷(As)。
在一个实施例中，第一栅电极210可以由氮化钛形成，而第二栅电极可以由N型多晶硅形成。偶极子诱导层109可以定位于第一栅电极210与第二栅电极220之间并且与 第一栅电极210及第二栅电极220都直接接触。
偶极子诱导层109的顶表面可以定位于比衬底101的顶表面更低的水平面上。根据一个实施例，如图3中所示，偶极子诱导层109的顶表面可以定位于与衬底101的顶表 面相同的水平面上。
偶极子诱导层109和第二栅电极220可以进一步抑制栅致漏极泄漏。例如，由于第二栅电极220具有低功函数且第二栅电极220的功函数被偶极子诱导层109和栅电介质 层106降低，因此可以进一步抑制栅致漏极泄漏。
图9A至图9E示出了图8A中示出的半导体器件200的制造方法的一个示例。
参考图9A，隔离层12可以形成在衬底11之上，以限定有源区14。隔离层12可以 形成在隔离沟槽13的内部。
栅沟槽15可以形成在衬底11中。可以以横穿有源区14和隔离层12的线的形状来形成栅沟槽15。在一个实施例中，可以通过使用硬掩模HM作为刻蚀掩模并且执行刻蚀 工艺来形成栅沟槽15。
接下来，可以形成鳍状区14F。为了形成鳍状区14F，可以使栅沟槽15下面的隔离层12凹陷。
接下来，栅电介质层16可以形成在栅沟槽15的表面和硬掩模HM的表面之上。栅 电介质层16可以由任意适用的高k材料、氧化物、氮化物、氮氧化物或其组合制成。
第一导电层41A可以形成在栅电介质层16之上，以填充栅沟槽15的剩余部分。第一导电层41A可以由任意适用的低电阻材料制成。第一导电层41A可以包括不包含任何 杂质(诸如氟)的金属材料。在一个实施例中，第一导电层41A可以包括氮化钛。第一 导电层41A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。根 据一个实施例，第一导电层41A可以是无氟钨层(无氟W)。
参考图9B，第一栅电极41可以形成在栅沟槽15中。为了形成第一栅电极41，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第一 导电层41A的回蚀工艺来形成第一栅电极41。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM的顶表面，然后在平坦化工艺之后执行回蚀 工艺。平坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第一栅 电极41的顶表面可以凹陷得比有源区14的顶表面低。
参考图9C，偶极子诱导材料19A可以形成在第一栅电极41和栅电介质层16之上。偶极子诱导材料可以与栅沟槽15的内壁共形地形成。
第二导电层20A可以形成在偶极子诱导材料19A之上。第二导电层20A可以填充 栅沟槽15。第二导电层20A可以包括任意适用的低电阻金属材料。例如，第二导电层 20A可以包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD)工艺或原子层沉 积(ALD)工艺来形成。
偶极子诱导材料19A和第二导电层20A可以由与图4D的偶极子诱导材料19A和第二导电层20A相同的材料形成。
根据一个实施例，用于第二导电层20A的适用的材料可以包括N型多晶硅。因此，在上述步骤之后，可以形成图8B中示出的半导体器件200’的第二栅电极220。
参考图9D，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。
接下来，偶极子诱导层19可以形成在栅沟槽15中。为了形成偶极子诱导层19，可以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对偶极 子诱导材料19A的回蚀工艺来形成偶极子诱导层19。根据一个实施例，凹陷工艺可以包 括：首先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工 艺。平坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。根据一个 实施例，偶极子诱导材料19A的凹陷工艺可以包括执行湿法刻蚀。例如，可以通过HCl/HF 的混合物来执行湿法刻蚀。偶极子诱导层19的顶表面与第二栅电极20的顶表面可以定 位于同一水平面上。偶极子诱导层19的顶表面可以凹陷得比有源区14的顶表面低。偶 极子诱导层19可以与图4F的偶极子诱导层19相同。例如，偶极子诱导层19可以包括 界面部分19I、第一侧面部分19S1和第二侧面部分19S2。第一侧面部分19S1和第二侧 面部分19S2可以从水平的界面部分19I的端部垂直延伸。界面部分19I可以定位于第一 栅电极18与第二栅电极20之间并且与第一栅电极18和第二栅电极20直接接触。
参考图9E，覆盖层21可以形成在偶极子诱导层19和第二栅电极20之上，并且可 以填充栅沟槽15的剩余部分。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。偶极子诱导层19可以与第一源极/漏极区22和第二源极/漏极区23水平重叠(见 I-I’)。
在本发明的上述实施例中，偶极子诱导层109、109'、19和19'可以被形成为具有预定厚度。在本发明的下面的实施例中，掩埋栅结构可以包括局部地(locally)定位于栅 电介质层中的偶极子诱导部分。偶极子诱导部分可以包括扩散偶极子化学物质(diffuseddipole chemical species)。
图10A是示出根据本发明的第五实施例的半导体器件300的截面图。图10B是图10A示出的偶极子诱导部分的放大图。半导体器件300的一些组成元件可以与图2A的 半导体器件100的组成元件相同。更具体地，除偶极子诱导部分309和第二栅电极310 以外的组成元件可以与图2A的半导体器件相似。
参考图10A和图10B，半导体器件300可以包括掩埋栅结构300G。掩埋栅结构300G可以包括栅电介质层106、阻挡物107、第一栅电极108、偶极子诱导部分309、第二栅 电极310和覆盖层111。半导体器件300还可以包括第一源极/漏极区112和第二源极/漏 极区113。
偶极子诱导部分309可以定位于第二栅电极310与栅电介质层106之间。与本发明的上述实施例不同，在图10A的实施例中，偶极子诱导部分309可以不定位于第一栅电 极108与第二栅电极110之间。另外，偶极子诱导部分309可以不定位于阻挡物107与 第二栅电极310之间。第一栅电极108和阻挡物107可以与第二栅电极310直接接触。 偶极子诱导部分309可以包括多个DICS。
偶极子诱导部分309可以局部地定位于栅电介质层106中。换言之，偶极子诱导部分309可以定位于栅电介质层106中。栅电介质层106可以包括第一部分106A和第二 部分106B。第二部分106B可以包括偶极子诱导部分309，而第一部分106A可以不包括 偶极子诱导部分309。第二部分106B的上部可以比第一部分106A薄(D1>D2)。第一部 分106A与第二部分106B可以是一个连续的层。第一部分106A与第二部分106B可以 由相同材料制成。第二栅电极310可以具有比第一栅电极108更宽的宽度。
栅电介质层106的第二部分106B可以包括第三部分106C和第四部分106D。偶极 子诱导部分309可以被包括在第三部分106C中，且偶极子诱导部分309可以不被包括 在第四部分106D中。第三部分106C可以与第二栅电极310直接接触。第四部分106D 可以与第一源极/漏极区112和第二源极/漏极区113直接接触。偶极子诱导部分309可以 被扩散并定位于第三部分106C中。
栅电介质层106的第一部分106A和第四部分106D可以具有氧化硅。栅电介质层106的第三部分106C可以具有包含偶极子诱导部分309的氧化硅。栅电介质层106的第 三部分106C可以具有镧扩散的氧化硅(La扩散的SiO2)。镧扩散的氧化硅(La扩散的 SiO2)在这里也可以被称为“镧硅酸盐(lanthanum silicate)”。
偶极子诱导部分309可以在水平方向(见I-I’)上与第一源极/漏极区112和第二源极/漏极区113重叠。栅电介质层106的第三部分106C的最低的部分可以与第一源极/漏 极区112和第二源极/漏极区113的最低的部分定位于同一水平面上。偶极子诱导部分309 可以不定位于第一栅电极108与沟道CH之间。
由于偶极子诱导部分309定位于栅电介质层106中，因此可以改善第二栅电极310的填充特性。可以通过偶极子诱导部分309在栅电介质层106中诱导出偶极子。因此， 可以增强对栅致漏极泄漏(GIDL)的抑制。
图11A是示出根据本发明的第六实施例的半导体器件300’的截面图。图11B是偶极子诱导部分的放大图。半导体器件300’的一些组成元件可以与图10A的半导体器件300 的组成元件相同。更明确地，除第二栅电极310和偶极子诱导部分309’以外的组成元件 可以与图10A的半导体器件300的组成元件相同。
参考图11A和图11B，半导体器件300’可以包括掩埋栅结构300G’。掩埋栅结构300G’可以包括栅电介质层106、阻挡物107、第一栅电极108、偶极子诱导部分309’、 第二栅电极310和覆盖层111。
偶极子诱导部分309’可以定位于第二栅电极310与栅电介质层106之间。偶极子诱导部分309’可以不定位于第一栅电极108与第二栅电极310之间。偶极子诱导部分309’ 可以不定位于阻挡物107与第二栅电极310之间。第一栅电极108和阻挡物107可以与 第二栅电极310直接接触。
偶极子诱导部分309’可以局部地定位于栅电介质层106中。换言之，偶极子诱导部分309’可以定位于栅电介质层106中。
偶极子诱导部分309’可以被包含在栅电介质层106的第三部分106C’中。栅电介质层106的第三部分106C’的厚度可以比图10A的第三部分106C的厚度薄(W2<W1)。 第二栅电极310的宽度可以比图10A的第二栅电极310的宽度宽(W4>W3)。结果，为 低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。另外， 可以进一步改善第二栅电极310的填充特性。
由于DICS从偶极子诱导源层扩散，因此可以形成图10A和图11A的偶极子诱导部分309和偶极子诱导部分309’。稍后将描述这点。偶极子诱导源层可以包含DICS。例 如，为了使DICS扩散，可以执行偶极子诱导源层沉积工艺、热处理和偶极子诱导源层 去除工艺。如上所述，由于扩散的DICS，栅电介质层106的第三部分106C和106C’在 这里也可以被称为“DICS掺杂层”。由于第三部分106C的一部分在去除偶极子诱导源 层之后被去除，因此可能会造成栅电介质层106的第三部分106C与第三部分106C’之间 的厚度差。
图12A至图12G示出了半导体器件300的制造方法的一个示例。
首先，可以通过图4A至图4C中描述的方法来在栅沟槽15中形成阻挡物17和第 一栅电极18。
接下来，参考图12A，可以形成偶极子诱导源层51A。偶极子诱导源层51A可以形 成在栅电介质层16之上并且与栅沟槽15的内壁共形地形成。可以通过利用原子层沉积 (ALD)工艺或化学气相沉积(CVD)工艺来形成偶极子诱导源层51A。偶极子诱导源 层51A可以包括DICS。DICS可以包括镧原子。偶极子诱导源层51A可以包括氧化镧 (La2O3)或氧化镧单层。根据一个实施例，偶极子诱导源层51A可以包括氧化钇(Y2O3)、 氧化锗(GeO2)、氧化镥(Lu2O3)或氧化锶(SrO)。偶极子诱导源层51A可以具有大 约或更小的厚度。偶极子诱导源层51A可以具有大约至的厚度。
参考图12B，可以执行热处理52。热处理52可以包括快速热退火(RTA)。偶极子 诱导源层51A可以经受热处理52。当执行热处理52时，DICS可以从偶极子诱导源层 51A扩散。扩散的DICS可以局部地定位于栅电介质层16的内部。DICS可以扩散到栅 电介质层16与偶极子诱导源层51A接触的部分中。因此，可以在栅电介质层16中局部 地形成DICS扩散部分51L’。DICS扩散部分51L’可以包括扩散的DICS。DICS扩散部 分51L’可以包括镧原子。DICS扩散部分51L’可以具有镧扩散的氧化硅。DICS扩散部分 51L’可以具有镧硅酸盐。
参考图12C，可以去除偶极子诱导源层51A。可以通过湿法刻蚀工艺来去除偶极子诱导源层51A。通过应用湿法刻蚀工艺，可以选择性地去除偶极子诱导源层51A而不攻 击栅电介质层16。在本文中，在热处理52之后被去除的偶极子诱导源层51A在这里也 可以被称为“包括DICS的牺牲层”。根据一个实施例，可以通过HCl/HF的混合物来 执行湿法刻蚀工艺。
参考图12D，第二导电层20A可以形成在DICS扩散部分51L’之上。第二导电层 20A可以填充栅沟槽15。第二导电层20A可以包括任意适用的低电阻金属材料。例如， 第二导电层20A可以包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD)工艺 或原子层沉积(ALD)工艺来形成。
参考图12E，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。第二栅电极20可以暴露出DICS扩散部 分51L’的一部分。
参考图12F，可以形成偶极子诱导部分51L。偶极子诱导部分51L可以接触第二栅电极20的两个侧壁。为了形成偶极子诱导部分51L，可以选择性地去除DICS扩散部分 51L’的暴露部分。例如，可以通过湿法刻蚀工艺来去除不与第二栅电极20接触的DICS 扩散部分51L’。根据一个实施例，可以通过HCl/HF的混合物来执行湿法刻蚀工艺。偶 极子诱导部分51L的顶表面与第二栅电极20的顶表面可以定位于同一水平面上。偶极 子诱导部分51L的顶表面可以凹陷得比有源区14的顶表面低。
偶极子诱导部分51L可以为接触第二栅电极20的侧壁的间隔件的形式。偶极子诱导部分51L可以不定位于第一栅电极18与第二栅电极20之间。
在偶极子诱导部分51L形成之后，栅电介质层16可以保留作为第一部分16A和第二部分16B。第二部分16B可以包括偶极子诱导部分51L，而偶极子诱导部分51L可以 包括DICS。偶极子诱导部分51L可以与图10B的第三部分106C相对应。
结果，偶极子诱导部分51L可以形成在栅电介质层16中。在偶极子诱导部分51L 形成之后，可以暴露出栅电介质层16的未形成偶极子诱导部分51L的第二部分16B的 一部分。
参考图12G，覆盖层21可以形成在偶极子诱导部分51L和第二栅电极20之上。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。
图13A至图13E示出了半导体器件300’的制造方法的一个示例。
参考图12A和图12B，可以依次执行形成偶极子诱导源层51A的工艺和执行热处理52的工艺。因此，可以在栅电介质层16中局部地形成DICS扩散部分51L’。
接下来，参考图13A，可以去除偶极子诱导源层51A。当去除偶极子诱导源层51A时，可以部分地去除DICS扩散部分51L’的表面。结果，DICS扩散部分51L’可以形成 在栅电介质层16中。
参考图13B，第二导电层20A可以形成在薄DICS扩散部分51L”之上。第二导电 层20A可以填充栅沟槽15。第二导电层20A可以包括任意适用的低电阻金属材料。例 如，第二导电层20A可以包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD) 工艺或原子层沉积(ALD)工艺来形成。
参考图13C，第二栅电极20’可以形成在栅沟槽15中。为了形成第二栅电极20’， 可以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第 二导电层20A的回蚀工艺来形成第二栅电极20’。根据一个实施例，凹陷工艺可以包括： 首先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。 平坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20’ 的顶表面可以凹陷得比有源区14的顶表面低。第二栅电极20’的宽度可以比图12E的第 二栅电极20的宽度宽。第二栅电极20’可以暴露出薄DICS扩散部分51L’的一部分。
参考图13D，可以形成偶极子诱导部分51T。偶极子诱导部分51T可以接触第二栅电极20’的两个侧壁。可以选择性地去除薄DICS扩散部分51L”以形成偶极子诱导部分 51T。例如，可以通过湿法刻蚀工艺来去除不与第二栅电极20’接触的薄DICS扩散部分 51L”。偶极子诱导部分51T的顶表面与第二栅电极20’的顶表面可以定位于同一水平面 上。偶极子诱导部分51T的顶表面可以凹陷得比有源区14的顶表面低。
偶极子诱导部分51T可以具有间隔件的形式。偶极子诱导部分51T可以不定位于第一栅电极18与第二栅电极20’之间并且可以不与第一栅电极18及第二栅电极20’直接接触。
在偶极子诱导部分51T形成之后，栅电介质层16可以保留作为第一部分16A和第二部分16B。第二部分16B的厚度可以比第一部分16A的厚度薄。在偶极子诱导部分51T 形成之后，可以暴露出栅电介质层16的未形成偶极子诱导部分51T的第二部分16B的 一部分。
参考图13E，覆盖层21可以形成在偶极子诱导部分51T和第二栅电极20’之上。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。
图14是示出根据本发明的第七实施例的半导体器件400的截面图。半导体器件400的一些组成元件可以与图10A的半导体器件300的组成元件相同。更具体地，除了抗氧 化阻挡物410以外的其他组成元件可以与图10A的半导体器件300的组成元件相同。
参考图14，半导体器件400可以包括掩埋栅结构400G。掩埋栅结构400G可以包 括栅电介质层106、阻挡物107、第一栅电极108、抗氧化阻挡物410、偶极子诱导部分 309、第二栅电极310和覆盖层111。偶极子诱导部分309可以定位于栅电介质层106中。
抗氧化阻挡物410可以定位于第一栅电极108与第二栅电极310之间并与第一栅电极108和第二栅电极310直接接触。抗氧化阻挡物410可以延伸为定位于阻挡物107与 偶极子诱导部分309之间。抗氧化阻挡物410可以防止第一栅电极108被氧化。例如， 可以在偶极子诱导部分309形成期间防止第一栅电极108的顶表面被氧化。
抗氧化阻挡物410可以包括导电材料。抗氧化阻挡物410可以是用于掩埋栅结构400G的金属基材料以具有低电阻。抗氧化阻挡物410可以具有金属氮化物。例如，抗氧 化阻挡物410可以由氮化钛形成。阻挡物107与抗氧化阻挡物410可以由相同材料制成。 第一栅电极108和抗氧化阻挡物410可以具有不同材料。
图15是示出根据本发明的第八实施例的半导体器件400’的截面图。半导体器件400’ 的一些组成元件可以与图14的半导体器件400的组成元件相同。更具体地，除了偶极子 诱导部分309’以外的其他组成元件可以与图14的半导体器件400的组成元件相同。
参考图15，半导体器件400’可以包括掩埋栅结构400G’。掩埋栅结构400G可以包括栅电介质层106、阻挡物107、第一栅电极108、抗氧化阻挡物410、偶极子诱导部分 309’、第二栅电极310和覆盖层111。
偶极子诱导部分309’可以定位于第二栅电极310与栅电介质层106之间。偶极子诱导部分309’可以不定位于第一栅电极108与第二栅电极310之间并且可以不与第一栅电 极108及第二栅电极310直接接触。偶极子诱导部分309’可以通过抗氧化阻挡物410来 与阻挡物107及第二栅电极310分隔开。第一栅电极108和阻挡物107可以通过抗氧化 阻挡物410而电连接到第二栅电极310。抗氧化阻挡物410的两个端部可以不接触偶极 子诱导部分309’的底部。
偶极子诱导部分309’可以局部地定位于栅电介质层106中。换言之，偶极子诱导部分309’可以定位于栅电介质层106中。
偶极子诱导部分309’的厚度可以比图14的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图14的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
图16A至图16G示出了半导体器件400的制造方法的一个示例。更具体地，除了 抗氧化阻挡物31以外的其他组成元件可以与图12A至图12G中描述的方法的组成元件 相似。
首先，通过图7A和图7B中描述的方法，可以形成抗氧化阻挡物31和虚设抗氧化 层31D。
接下来，参考图16A，可以形成偶极子诱导源层51A。可以共形地形成偶极子诱导源层51A。可以通过利用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成 偶极子诱导源层51A。偶极子诱导源层51A可以包括DICS。DICS可以包括镧原子。偶 极子诱导源层51A可以包括氧化镧(La2O3)。根据一个实施例，偶极子诱导源层51A可 以包括氧化钇(Y2O3)、氧化锗(GeO2)、氧化镥(Lu2O3)或氧化锶(SrO)。
参考图16B，可以执行热处理52。热处理52可以包括快速热退火(RTA)。偶极子 诱导源层51A可以经受热处理52。当执行热处理52时，DICS可以从偶极子诱导源层 51A扩散。扩散的DICS可以局部地定位于栅电介质层16中。DICS可以扩散到栅电介 质层16的接触偶极子诱导源层51A的部分中。因此，可以在栅电介质层16中局部地形 成DICS扩散部分51L’。DICS扩散部分51L’可以包括DICS。DICS扩散部分51L’可以 包括镧原子。DICS扩散部分51L’可以具有镧扩散的氧化硅。DICS扩散部分51L’可以具 有镧硅酸盐。
同时，DICS可以不扩散到与虚设抗氧化层31D接触的栅电介质层16中。
参考图16C，可以去除偶极子诱导源层51A。可以通过湿法刻蚀工艺来去除偶极子诱导源层51A。通过应用湿法刻蚀工艺，可以选择性地去除偶极子诱导源层51A而不攻 击栅电介质层16。根据一个实施例，可以通过HCl/HF的混合物来执行湿法刻蚀工艺。
参考图16D，第二导电层20A可以形成在扩散诱导化学物质扩散部分(diffusedinducing chemical species diffused portion)51L’之上。第二导电层20A可以填充栅沟槽 15。第二导电层20A可以包括任意适用的低电阻金属材料。例如，第二导电层20A可以 包括氮化钛。第二导电层20A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD) 工艺来形成。
参考图16E，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。
参考图16F，可以形成偶极子诱导部分51L。偶极子诱导部分51L可以接触第二栅电极20的两个侧壁。为了形成偶极子诱导部分51L，可以选择性地去除DICS扩散部分 51L’。例如，可以通过湿法刻蚀来去除不与第二栅电极20接触的DICS扩散部分51L’。 偶极子诱导部分51L的顶表面与第二栅电极20的顶表面可以定位于同一水平面上。偶 极子诱导部分51L的顶表面可以凹陷得比有源区14的顶表面低。
偶极子诱导部分51L可以具有间隔件的形式。偶极子诱导部分51L可以不定位于第一栅电极18与第二栅电极20之间并且可以不与第一栅电极18及第二栅电极20直接接 触。
在偶极子诱导部分51L形成之后，栅电介质层16可以保留作为第一部分16A和第二部分16B(见图12F)。第二部分16B的厚度可以比第一部分16A的厚度薄。在偶极 子诱导部分51L形成之后，可以暴露出栅电介质层16的第二部分16B的一部分。
参考图16G，覆盖层21可以形成在偶极子诱导部分51L和第二栅电极20之上。在 覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14 中。
图17是示出根据本发明的第九实施例的半导体器件500的截面图。半导体器件500的一些组成元件可以与图10A的半导体器件300的组成元件相同。更具体地，除掺杂界 面层510以外的其他组成元件可以与图10A的半导体器件300的组成元件相同。
参考图17，半导体器件500可以包括掩埋栅结构500G。掩埋栅结构500G可以包 括栅电介质层106、阻挡物107、第一栅电极108、偶极子诱导部分309、第二栅电极310 和覆盖层111。掩埋栅结构500G还可以包括第一栅电极108与第二栅电极310之间的掺 杂界面层510。
掺杂界面层510可以包括第一掺杂界面层107I和第二掺杂界面层108I。第一掺杂界面层107I可以定位于阻挡物107之上。第二掺杂界面层108I可以定位于第一栅电极 108之上。第一掺杂界面层107I可以定位于阻挡物107与第二栅电极310之间。第二掺 杂界面层108I可以定位于第一栅电极108与第二栅电极310之间并且与第一栅电极108 及第二栅电极310直接接触。第一掺杂界面层107I与第二掺杂界面层108I可以具有不 同材料。
掺杂界面层510可以包括DICS。DICS可以包括镧原子。掺杂界面层510可以具有 掺杂了镧原子的材料。第一掺杂界面层107I和第二掺杂界面层108I可以具有掺杂有镧 原子的材料。例如，第一掺杂界面层107I可以包括掺杂有镧原子的氮化钛。第二掺杂界 面层108I可以包括掺杂有镧原子的钨。
偶极子诱导部分309可以包括DICS。偶极子诱导部分309与掺杂界面层510可以 包括相同的DICS。偶极子诱导部分309和掺杂界面层510可以包括镧原子。掺杂界面 层510可以具有导电材料。偶极子诱导部分309可以具有掺杂了镧原子的氧化硅。
图18是示出根据本发明的第十实施例的半导体器件500’的截面图。半导体器件500’ 的一些组成元件可以与图17的半导体器件500的组成元件相同。除了第二栅电极310和偶极子诱导部分309’以外的组成元件可以与图17的半导体器件500的组成元件相同。
参考图18，半导体器件500’可以包括掩埋栅结构500G’。掩埋栅结构500G’可以包括栅电介质层106、阻挡物107、第一栅电极108、偶极子诱导部分309’、第二栅电极310 和覆盖层111。掩埋栅结构500G’还可以包括第一栅电极108与第二栅电极310之间的掺 杂界面层510。
偶极子诱导部分309’的厚度可以比图17的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图17的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
掺杂界面层510与偶极子诱导部分309’可以彼此不接触。
图19A至图19E示出了图17中示出的半导体器件的制造方法的一个示例。
首先，可以通过图4A至图4C中描述的方法来在栅沟槽15中形成阻挡物17和第 一栅电极18。
接下来，参考图19A，可以形成偶极子诱导源层51A。偶极子诱导源层51A可以共 形地形成。可以通过利用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成 偶极子诱导源层51A。偶极子诱导源层51A可以包括偶极子诱导化学物质(下文中的 “DICS”)。DICS可以包括镧原子。偶极子诱导源层51A可以包括氧化镧(La2O3)。 根据一个实施例，偶极子诱导源层51A可以包括氧化钇(Y2O3)、氧化锗(GeO2)、氧 化镥(Lu2O3)或氧化锶(SrO)。
接下来，可以执行热处理52’。热处理52’可以包括对偶极子诱导源层51A的快速热退火(RTA)。当执行热处理52’时，DICS可以从偶极子诱导源层51A扩散。扩散的 DICS可以局部地定位于栅电介质层16中。DICS可以扩散到栅电介质层16与偶极子诱 导源层51A接触的部分中。因此，可以在栅电介质层16中局部地形成DICS扩散部分 51L’。DICS扩散部分51L’可以包括DICS。DICS扩散部分51L’可以包括镧原子。DICS 扩散部分51L’可以具有掺杂了镧的氧化硅。DICS扩散部分51L’可以具有镧硅酸盐。
在热处理52’期间，DICS可以扩散到阻挡物17和第一栅电极18中。DICS可以从 偶极子诱导源层51A扩散到阻挡物17和第一栅电极18中。结果，第一掺杂界面层17I 可以形成在阻挡物17的顶表面中，而第二掺杂界面层18I可以形成在第一栅电极18的 顶表面中。由于阻挡物17具有氮化钛，第一掺杂界面层17I可以具有镧原子扩散的氮化 钛。由于第一栅电极18具有钨，因此第二掺杂界面层18I可以具有镧原子扩散的钨。
参考图19B，可以去除偶极子诱导源层51A。可以通过湿法刻蚀工艺来去除偶极子诱导源层51A。通过应用湿法刻蚀工艺，可以选择性地去除偶极子诱导源层51A而不攻 击栅电介质层16。根据一个实施例，可以通过HCl/HF的混合物来执行湿法刻蚀工艺。
参考图19C，第二导电层20A可以形成在DICS扩散部分51L’以及第一掺杂界面层17I和第二掺杂界面层18I之上。第二导电层20A可以填充栅沟槽15。第二导电层20A 可以包括任意适用的低电阻金属材料。例如，第二导电层20A可以包括氮化钛。第二导 电层20A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。
参考图19D，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括干法刻蚀工艺，例如回蚀工艺。通过对第二导电层 20A的回蚀工艺，形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首先执行 平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平坦化工 艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20的顶表面 可以凹陷得比有源区14的顶表面低。
参考图19E，可以形成偶极子诱导部分51L。偶极子诱导部分51L可以接触第二栅电极20的两个侧壁。为了形成偶极子诱导部分51L，可以选择性地去除DICS扩散部分 51L’。例如，可以通过湿法刻蚀工艺来去除不与第二栅电极20接触的DICS扩散部分 51L’。偶极子诱导部分51L的顶表面与第二栅电极20的顶表面可以位于同一水平面上。 偶极子诱导部分51L的顶表面可以凹陷得比有源区14的顶表面低。
偶极子诱导部分51L可以具有间隔件的形式。偶极子诱导部分51L可以不定位于第一栅电极18与第二栅电极20之间并且可以不与第一栅电极18及第二栅电极20直接接 触。
在偶极子诱导部分51L形成之后，栅电介质层16可以保留作为第一部分16A和第二部分16B(见图12F)。第二部分16B的厚度可以比第一部分16A的厚度薄。在偶极 子诱导部分51L形成之后，可以暴露出栅电介质层16的第二部分16B的一部分。
参考图19F，覆盖层21可以形成在偶极子诱导部分51L和第二栅电极20之上。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。
图20A至图20B示出了图18中示出的半导体器件的制造方法的一个示例。
首先，可以通过图4A至图4C中描述的方法来在栅沟槽15中形成阻挡物17和第 一栅电极18。
接下来，参考图19A，可以形成偶极子诱导源层51A。偶极子诱导源层51A可以共 形地形成。可以通过利用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成 偶极子诱导源层51A。偶极子诱导源层51A可以包括DICS。DICS可以包括镧原子。偶 极子诱导源层51A可以包括氧化镧(La2O3)。根据一个实施例，偶极子诱导源层51A可 以包括氧化钇(Y2O3)、氧化锗(GeO2)、氧化镥(Lu2O3)或氧化锶(SrO)。
接下来，可以执行热处理52’。热处理52’可以包括快速热退火(RTA)。偶极子诱 导源层51A可以经受热处理52’。当执行热处理52’时，DICS可以从偶极子诱导源层51A 扩散。扩散的DICS可以局部地定位于栅电介质层16中。DICS可以扩散到栅电介质层 16的接触偶极子诱导源层51A的部分中。因此，可以在栅电介质层16中局部地形成DICS 扩散部分51L’。DICS扩散部分51L’可以包括DICS。DICS扩散部分51L’可以包括镧原 子。DICS扩散部分51L’可以具有掺杂了镧的氧化硅。DICS扩散部分51L’可以具有镧硅 酸盐。
在热处理52’期间，DICS可以从偶极子诱导源层51A扩散到阻挡物17和第一栅电极18中。第一掺杂界面层17I可以形成在阻挡物17的顶表面中，而第二掺杂界面层18I 可以形成在第一栅电极18的顶表面中。由于阻挡物17为氮化钛，第一掺杂界面层17I 可以为镧原子扩散的氮化钛。由于第一栅电极18为钨，因此第二掺杂界面层18I可以为 镧原子扩散的钨。
接下来，参考图20A，可以去除偶极子诱导源层51A。可以通过湿法刻蚀工艺来去除偶极子诱导源层51A。通过应用湿法刻蚀工艺，可以选择性地去除偶极子诱导源层51A 而不攻击栅电介质层16。
当去除偶极子诱导源层51A时，可以部分地去除DICS扩散部分51L’的表面。结果，可以形成薄DICS扩散部分51T。
第一掺杂界面层17I与第二掺杂界面层18I可以保留而无损失。
接下来，可以通过图19C至图19F中描述的方法来依次形成偶极子诱导部分、第二栅电极、覆盖层、第一源极/漏极区和第二源极/漏极区。参考图20B，偶极子诱导部分 51L可以定位于栅电介质层16中。第二栅电极20’可以形成在偶极子诱导部分51L之上。 覆盖层21可以形成在第二栅电极20’之上。第二掺杂界面层18I可以形成在第二栅电极 20’与第一栅电极18之间。第一掺杂界面层17I可以形成在第二栅电极20’与阻挡物17 之间。
在覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14中。
图21是示出根据本发明的第十一实施例的半导体器件600的截面图。半导体器件600的一些组成元件可以与图14的半导体器件400的组成元件相同。更具体地，除了掺 杂抗氧化阻挡物410I以外的其他组成元件可以与图14的半导体器件400的组成元件相 同。
参考图21，半导体器件600可以包括掩埋栅结构600G。掩埋栅结构600G可以包 括栅电介质层106、阻挡物107、第一栅电极108、抗氧化阻挡物410、偶极子诱导部分 309、第二栅电极310和覆盖层111。掩埋栅结构600G还可以包括第一栅电极108与第 二栅电极310之间的掺杂抗氧化阻挡物410I。
掺杂抗氧化阻挡物410I可以定位于第二栅电极310与第一栅电极108之间。掺杂抗氧化阻挡物410I可以定位于阻挡物107与第二栅电极310之间。
掺杂抗氧化阻挡物410I可以定位于抗氧化阻挡物410中。
掺杂抗氧化阻挡物410I可以包括DICS。抗氧化阻挡物410可以不包括DICS。DICS可以包括镧原子。掺杂抗氧化阻挡物410I可以具有掺杂了镧的材料。
偶极子诱导部分309可以包括DICS。偶极子诱导部分309与掺杂抗氧化阻挡物410I可以包括相同的DICS。偶极子诱导部分309和掺杂抗氧化阻挡物410I各自可以包括镧 原子。偶极子诱导部分309可以包括电介质材料，而掺杂抗氧化阻挡物410I可以包括导 电材料。偶极子诱导部分309可以具有掺杂了镧原子的氧化硅。掺杂抗氧化阻挡物410I 可以包括掺杂有镧原子的氮化钛。抗氧化阻挡物410可以包括未掺杂的氮化钛。
图22是示出根据本发明的第十二实施例的半导体器件600’的截面图。半导体器件600’的一些组成元件可以与图21的半导体器件600的组成元件相同。更具体地，除了偶 极子诱导部分309’以外的其他组成元件可以与图21的半导体器件600的组成元件相同。
参考图22，半导体器件600’可以包括掩埋栅结构600G’。掩埋栅结构600G’可以包括栅电介质层106、阻挡物107、第一栅电极108、偶极子诱导部分309’、第二栅电极310 和覆盖层111。掩埋栅结构600G’还可以包括第一栅电极108与第二栅电极310之间的掺 杂抗氧化阻挡物410I和抗氧化阻挡物410。
偶极子诱导部分309’的厚度可以比图21的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图21的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
掺杂抗氧化阻挡物410I与偶极子诱导部分309’可以彼此不接触。
图23是示出根据本发明的第十三实施例的半导体器件700的截面图。半导体器件700的一些组成元件可以与图10A的半导体器件300的组成元件相同。更具体地，除了 第一栅电极708以外的其他组成元件可以与图10A的半导体器件300的组成元件相同。
参考图23，半导体器件700可以包括掩埋栅结构700G。掩埋栅结构700G可以包 括栅电介质层106、第一栅电极708、偶极子诱导部分309、第二栅电极310和覆盖层111。
偶极子诱导部分309可以定位于栅电介质层106中。偶极子诱导部分309可以与第二栅电极310直接接触。偶极子诱导部分309可以不定位于第一栅电极708与第二栅电 极310之间并且可以不与第一栅电极708及第二栅电极310直接接触。
第一栅电极708可以由不攻击栅电介质层106的材料形成。例如，第一栅电极708可以由不含杂质(例如，氟)的材料(即，无氟材料)形成。因此，可以省略第一栅电 极708与栅电介质层106之间的阻挡物。第一栅电极708可以包括氮化钛。由于第一栅 电极708具有无氟材料，因此第一栅电极708在这里也可以被称为“无阻挡物栅电极”。 图23中的第一栅电极708具有氮化钛。氮化钛可以不攻击栅电介质层106。由于省略了 阻挡物，因此可以改善第一栅电极708的填充特性。
第一栅电极708与第二栅电极310可以由相同材料制成。例如，第一栅电极70与 第二栅电极310各自均可以由氮化钛形成。因此，第一栅电极708和第二栅电极310可 以为“仅有TiN”栅电极。
偶极子诱导部分309的顶表面可以定位于比衬底101的顶表面更低的水平面上。
偶极子诱导部分309可以局部地定位于栅电介质层106中。换言之，偶极子诱导部分309可以定位于栅电介质层106中。偶极子诱导部分309可以在水平方向(见I-I’) 上与第一源极/漏极区112和第二源极/漏极区113重叠。
由于偶极子诱导部分309定位于栅电介质层106中，因此可以改善第二栅电极310的填充特性。可以通过包含DICS的偶极子诱导部分309来增强对栅致漏极泄漏(GIDL) 的抑制。
图24是示出根据本发明的第十四实施例的半导体器件700’的截面图。一些组成元件可以与图23的半导体器件700的组成元件相同。更具体地，除了偶极子诱导部分309’ 以外的其他组成元件可以与图23的半导体器件700的组成元件相同。
参考图24，半导体器件700’可以包括掩埋栅结构700G’。掩埋栅结构700G’可以包括栅电介质层106、第一栅电极708、偶极子诱导部分309’、第二栅电极310和覆盖层 111。
偶极子诱导部分309’的厚度可以比图23的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图23的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
图25是示出根据本发明的第十五实施例的半导体器件800的截面图。半导体器件800的一些组成元件可以与图23的半导体器件700的组成元件相同。更具体地，除掺杂 界面层410I以外的其他组成元件可以与图23的半导体器件700的组成元件相同。
参考图25，半导体器件800可以包括掩埋栅结构800G。掩埋栅结构800G可以包 括栅电介质层106、第一栅电极708、偶极子诱导部分309、第二栅电极310和覆盖层111。 掩埋栅结构800G还可以包括第一栅电极708与第二栅电极310之间的掺杂界面层410I。
掺杂界面层410I可以定位于第一栅电极708与第二栅电极310之间并且与第一栅电极708及第二栅电极310直接接触。
掺杂界面层410I可以包括DICS。DICS可以包括镧原子。掺杂界面层410I可以为 掺杂了镧原子的材料。例如，掺杂界面层410I可以包括掺杂有镧原子的氮化钛。
偶极子诱导部分309可以包括DICS。偶极子诱导部分309与掺杂界面层410I可以包括相同的DICS。偶极子诱导部分309和掺杂界面层410I各自可以包括镧原子。偶极 子诱导部分309可以具有电介质材料，而掺杂界面层410I可以具有导电材料。偶极子诱 导部分309可以为掺杂了镧原子的氧化硅。
图26是示出根据本发明的第十六实施例的半导体器件800’的截面图。半导体器件800’的一些组成元件可以与图25的半导体器件800的组成元件相同。更具体地，除了偶 极子诱导部分309’以外的其他组成元件可以与图25的半导体器件800的组成元件相同。
参考图26，半导体器件800’可以包括掩埋栅结构800G’。掩埋栅结构800G’可以包括栅电介质层106、第一栅电极708、偶极子诱导部分309’、第二栅电极310和覆盖层 111。掩埋栅结构800G’还可以包括第一栅电极708与第二栅电极310之间的掺杂界面层 410I。
偶极子诱导部分309’的厚度可以比图25的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图25的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
图27是示出根据本发明的第十七实施例的半导体器件900的截面图。半导体器件900的一些组成元件可以与图25的半导体器件800的组成元件相同。更具体地，除了第 二栅电极710以外的其他组成元件可以与图25的半导体器件800的组成元件相同。
参考图27，半导体器件900可以包括掩埋栅结构900G。掩埋栅结构900G可以包 括栅电介质层106、第一栅电极708、偶极子诱导部分309、第二栅电极710和覆盖层111。 掩埋栅结构900G还可以包括第一栅电极708与第二栅电极710之间的掺杂界面层410I。
第一栅电极708与第二栅电极710可以具有不同材料。例如，第二栅电极710可以由多晶硅形成。第二栅电极710可以由具有低功函数的多晶硅形成。第二栅电极710可 以由掺杂有N型杂质的多晶硅(在下文中，被称为N型多晶硅)形成。当N型多晶硅 用作第二栅电极710时，可以改善团聚问题。第二栅电极710可以包括掺杂有高浓度N 型杂质的多晶硅(N+poly Si)。
第一栅电极708可以由氮化钛形成，而第二栅电极710可以由N型多晶硅形成。
参考图27，掩埋栅结构900G可以包括由第一栅电极708和第二栅电极710形成的双栅电极。掺杂界面层410I可以定位于第一栅电极708与第二栅电极710之间并且与第 一栅电极708及第二栅电极710直接接触。偶极子诱导部分309可以定位于第二栅电极 710与栅电介质层106之间。偶极子诱导部分309可以定位于栅电介质层106中。偶极 子诱导部分309可以在水平方向上与第一源极/漏极区112和第二源极/漏极区113重叠。 掺杂界面层410I和偶极子诱导部分309通常可以包括DICS。DICS可以包括镧原子。
图28是示出根据本发明的第十八实施例的半导体器件900’的截面图。半导体器件900’的一些组成元件可以与图27的半导体器件900的组成元件相同。更具体地，除了偶 极子诱导部分309’以外的其他组成元件可以与图27的半导体器件900的组成元件相同。
参考图28，半导体器件900’可以包括掩埋栅结构900G’。掩埋栅结构900G’可以包括栅电介质层106、第一栅电极708、偶极子诱导部分309’、第二栅电极710和覆盖层 111。掩埋栅结构900G’还可以包括第一栅电极708与第二栅电极710之间的掺杂界面层 410I。
偶极子诱导部分309’的厚度可以比图27的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极310的宽度可以比图27的第二栅电极310的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极310的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极310的填充特性。
第一栅电极708与第二栅电极710可以具有不同材料。例如，第二栅电极710可以由多晶硅形成。第二栅电极710可以由具有低功函数的多晶硅形成。第二栅电极710可 以由掺杂有N型杂质的多晶硅(在下文中，被称为N型多晶硅)形成。当N型多晶硅 用作第二栅电极710时，可以改善凝集(agglutination)问题。
第一栅电极708可以由氮化钛形成，而第二栅电极710可以由N型多晶硅形成。
参考图28，掩埋栅结构900G’可以包括由第一栅电极708和第二栅电极710形成的双栅电极。掺杂界面层410I可以定位于第一栅电极708与第二栅电极710之间并且与第 一栅电极708及第二栅电极710直接接触。偶极子诱导部分309’可以定位于第二栅电极 710与栅电介质层106之间。偶极子诱导部分309’可以定位于栅电介质层106中。偶极 子诱导部分309’可以在水平方向上与第一源极/漏极区112和第二源极/漏极区113重叠。 掺杂界面层410I和偶极子诱导部分309’可以包括相同的DICS。DICS可以包括镧原子。
图29是示出根据本发明的第十九实施例的半导体器件910的截面图。半导体器件910的一些组成元件可以与图27的半导体器件900的组成元件相同。更具体地，除了抗 氧化阻挡物410和掺杂抗氧化阻挡物410I以外的其他组成元件可以与图27的半导体器 件900的组成元件相同。
参考图29，半导体器件910可以包括掩埋栅结构910G。掩埋栅结构910G可以包 括栅电介质层106、第一栅电极708、偶极子诱导部分309、第二栅电极710和覆盖层111。 掩埋栅结构910G还可以包括第一栅电极708与第二栅电极710之间的掺杂抗氧化阻挡 物410I和抗氧化阻挡物410。
掺杂抗氧化阻挡物410I可以定位于第二栅电极310与第一栅电极108之间。掺杂抗氧化阻挡物410I可以定位于阻挡物107与第二栅电极310之间。
掺杂抗氧化阻挡物410I可以定位于抗氧化阻挡物410中。
掺杂抗氧化阻挡物410I可以包括DICS。抗氧化阻挡物410可以不包括DICS。DICS可以包括镧原子。掺杂抗氧化阻挡物410I可以为掺杂了镧原子的材料。
第一栅电极708与第二栅电极710可以具有不同材料。例如，第二栅电极710可以由多晶硅形成。第二栅电极710可以由具有低功函数的多晶硅形成。第二栅电极710可 以由掺杂有高浓度N型杂质的多晶硅(N+poly Si)形成。
第一栅电极708可以由氮化钛形成，而第二栅电极710可以由N型多晶硅形成。
根据图29，掩埋栅结构900G可以包括由第一栅电极708和第二栅电极710形成的双栅电极。抗氧化阻挡物410和掺杂抗氧化阻挡物410I可以定位于第一栅电极708与第 二栅电极710之间并与第一栅电极708和第二栅电极710直接接触。偶极子诱导部分309 可以定位于第二栅电极710与栅电介质层106之间。偶极子诱导部分309可以定位于栅 电介质层106中。偶极子诱导部分309可以在水平方向上与第一源极/漏极区112和第二 源极/漏极区113重叠。掺杂抗氧化阻挡物410I与偶极子诱导部分309可以包括相同的 DICS。DICS可以包括镧原子。
图30是示出根据本发明的第二十实施例的半导体器件的截面图。半导体器件920的一些组成元件可以与图29的半导体器件910相同。更具体地，除了偶极子诱导部分 309’以外的其他组成元件可以与图29的半导体器件910相同。
参考图30，半导体器件920可以包括掩埋栅结构920G。掩埋栅结构920G可以包 括栅电介质层106、第一栅电极708、偶极子诱导部分309’、第二栅电极710和覆盖层 111。掩埋栅结构920G还可以包括第一栅电极708与第二栅电极710之间的掺杂抗氧化 阻挡物410I和抗氧化阻挡物410。
掺杂抗氧化阻挡物410I可以定位于第二栅电极310与第一栅电极108之间。掺杂抗氧化阻挡物410I可以定位于阻挡物107与第二栅电极310之间。
掺杂抗氧化阻挡物410I可以定位于抗氧化阻挡物410中。
掺杂抗氧化阻挡物410I可以包括DICS。抗氧化阻挡物410可以不包括DICS。DICS可以包括镧原子。掺杂抗氧化阻挡物410I可以为掺杂了镧的材料。
偶极子诱导部分309’的厚度可以比图29的偶极子诱导部分309的厚度薄 (W2<W1)。第二栅电极710的宽度可以比图27的第二栅电极710的宽度宽(W4>W3)。 结果，为低电阻材料的第二栅电极710的体积增大，于是可以进一步减小栅极薄层电阻。 另外，可以进一步改善第二栅电极710的填充特性。
第一栅电极708与第二栅电极710可以具有不同材料。例如，第二栅电极710可以由多晶硅形成。第二栅电极710可以由具有低功函数的多晶硅形成。第二栅电极710可 以由掺杂有高浓度N型杂质的多晶硅(N+poly Si)形成。
第一栅电极708可以由氮化钛形成，而第二栅电极710可以由N型多晶硅形成。
参考图30，掩埋栅结构900G’可以包括由第一栅电极708和第二栅电极710形成的双栅电极。抗氧化阻挡物410和掺杂抗氧化阻挡物410I可以定位于第一栅电极708与第 二栅电极710之间并与第一栅电极708和第二栅电极710直接接触。偶极子诱导部分309’ 可以定位于第二栅电极710与栅电介质层106之间。偶极子诱导部分309’可以定位于栅 电介质层106中。偶极子诱导部分309’可以在水平方向上与第一源极/漏极区112和第二 源极/漏极区113重叠。掺杂界面层410I和偶极子诱导部分309’可以包括相同的DICS。 DICS可以包括镧原子。
图31A至图31G示出了半导体器件600的制造方法的一个示例。更具体地，除了 掺杂抗氧化阻挡物31I以外的其他组成元件可以与图16A至图16G中描述的方法相似。
首先，抗氧化阻挡物31和虚设抗氧化层31D可以通过图7A和图7B中描述的方法 来形成。
接下来，参考图31A，偶极子诱导源层51A可以形成在栅电介质层16、抗氧化阻 挡物31和虚设抗氧化层31D之上。偶极子诱导源层51A可以共形地形成。可以通过利 用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成偶极子诱导源层51A。 偶极子诱导源层51A可以包括DICS。DICS可以包括镧原子。偶极子诱导源层51A可 以包括氧化镧。根据一个实施例，偶极子诱导源层51A可以包括氧化钇、氧化锗、氧化 镥或氧化锶。
参考图31B，可以执行热处理52。热处理52可以包括快速热退火(RTA)。当执行 热处理52时，DICS可以从偶极子诱导源层51A扩散。扩散的DICS可以局部地定位于 栅电介质层16中。DICS可以扩散到栅电介质层16的接触偶极子诱导源层51A的部分 中。结果，可以在栅电介质层16中局部地形成DICS扩散部分51L’。DICS扩散部分51L’ 可以包括DICS。DICS扩散部分51L’可以包括镧原子。DICS扩散部分51L’可以为掺杂 了镧的氧化硅。DICS扩散部分51L’可以为镧硅酸盐。
在热处理52期间，DICS可以扩散到抗氧化阻挡物31中。结果，掺杂抗氧化阻挡 物31I可以形成在抗氧化阻挡物31中。掺杂抗氧化阻挡物31I可以包括镧原子扩散的氮 化钛。
同时，DICS可以不扩散到接触虚设抗氧化层31D的栅电介质层16中。
参考图31C，可以去除偶极子诱导源层51A。可以通过湿法刻蚀工艺来去除偶极子诱导源层51A。通过应用湿法刻蚀工艺，可以选择性地去除偶极子诱导源层51A而不攻 击栅电介质层16。根据一个实施例，可以通过HCl/HF的混合物来执行湿法刻蚀工艺。
根据本发明的一个实施例，当去除偶极子诱导源层51A时，可以部分地去除DICS扩散部分51L’的表面。结果，可以形成图22中描述的半导体器件600’的偶极子诱导部 分309’。
参考图31D，第二导电层20A可以形成在诱导化学物质扩散部分(inducingchemical species diffused portion)51L’之上。第二导电层20A可以填充栅沟槽15。第二导电层 20A可以包括任意适用的低电阻金属材料。例如，第二导电层20A可以包括氮化钛。第 二导电层20A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。
参考图31E，第二栅电极20可以形成在栅沟槽15中。为了形成第二栅电极20，可 以执行凹陷工艺。凹陷工艺可以包括：执行干法刻蚀，例如回蚀工艺。可以通过对第二 导电层20A的回蚀工艺来形成第二栅电极20。根据一个实施例，凹陷工艺可以包括：首 先执行平坦化工艺以用于暴露出硬掩模HM，然后在平坦化工艺之后执行回蚀工艺。平 坦化工艺可以是包括但不限于化学机械抛光的任意适用的平坦化工艺。第二栅电极20 的顶表面可以凹陷得比有源区14的顶表面低。第二栅电极20可以暴露出DICS扩散部 分51L’的一部分。
参考图31F，可以形成偶极子诱导部分51L。偶极子诱导部分51L可以接触第二栅电极20的两个侧壁。为了形成偶极子诱导部分51L，可以选择性地去除DICS扩散部分 51L’。例如，可以通过湿法刻蚀工艺来去除不与第二栅电极20接触的DICS扩散部分 51L’。偶极子诱导部分51L的顶表面与第二栅电极20的顶表面可以定位于同一水平面上。 偶极子诱导部分51L的顶表面可以凹陷得比有源区14的顶表面低。
偶极子诱导部分51L可以具有间隔件的形式。偶极子诱导部分51L可以不定位于第一栅电极18与第二栅电极20之间并且可以不与第一栅电极18及第二栅电极20直接接 触。
在偶极子诱导部分51L形成之后，栅电介质层16可以保留作为第一部分16A和第二部分16B(见图12F)。
参考图31G，覆盖层21可以形成在偶极子诱导部分51L和第二栅电极20之上。在 覆盖层21形成之后，第一源极/漏极区22和第二源极/漏极区23可以形成在有源区14 中。
根据一个实施例，为了形成图23中示出的半导体器件700，可以省略阻挡物。例如，在图31A中可以省略阻挡物17，然后可以形成第一栅电极18。这里，第一栅电极18可 以包括氮化钛。后续工艺将参考图31A至图31G。
图32是示出了存储单元的截面图。
参考图32，可以示出存储单元1000M。存储单元1000M可以包括单元晶体管、位 线BL和电容器CAP。单元晶体管可以为图2A的半导体器件100。因此，单元晶体管可 以包括掩埋栅结构100G、沟道区域CH、第一源极/漏极区112和第二源极/漏极区113。 第一源极/漏极区112可以电连接到位线BL。第二源极/漏极区113可以电连接到电容器 CAP。
在存储单元1000M中，掩埋栅结构100G在这里也可以被称为掩埋字线结构BWL。 掩埋字线结构BWL可以定位于栅沟槽105中。掩埋字线结构BWL可以包括栅电介质层 106、阻挡物107、第一栅电极108、偶极子诱导层109、第二栅电极110和覆盖层111。 偶极子诱导层109可以包括氧化镧或氧化镧单层。偶极子诱导层109可以包括界面部分 109I、第一侧面部分109S1和第二侧面部分109S2。界面部分109I可以形成在第一栅电 极108与第二栅电极110之间。第一侧面部分109S1和第二侧面部分109S2可以形成在 第二栅电极110与栅电介质层106之间。第一侧面部分109S1可以定位于第一源极/漏极 区112与第二栅电极110之间。第二侧面部分109S2可以定位于第二源极/漏极区113与 第二栅电极110之间。
可以用上述实施例的掩埋栅结构之一来代替掩埋栅结构100G。
电容器CAP可以包括储存节点、电介质层和板式节点。储存节点可以为圆柱体或柱体的形式。电容器电介质层可以形成在储存节点的表面上。电介质层可以包括从包括 氧化锆、氧化铝和氧化铪的组中选择的至少一个。例如，电介质层可以具有层叠有第一 氧化锆、氧化铝和第二氧化锆的ZAZ结构。板式节点可以形成在电介质层之上。储存节 点和板式节点可以包括包含金属的材料。
存储单元1000M可以是DRAM的一部分。当存储单元1000M被应用于DRAM， 能够改善DRAM的刷新特性。另外，可以通过防止泄漏来改善保留时间。
根据本发明的实施例，可以通过在掩埋栅电极与源极/漏极区之间形成偶极子诱导层 或偶极子诱导部分来减少栅致漏极泄漏(GIDL)。
另外，根据本发明的实施例，可以减小掩埋栅电极的薄层电阻。
虽然已经关于特定实施例描述了本发明，但是对于本领域技术人员显而易见的是： 在不脱离如以下权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和 修改。

Claims (40)

1.一种半导体器件，包括：
衬底；
第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间隔开；以及
栅结构，所述栅结构包括：
栅电介质层，其覆盖所述沟槽的底部和侧壁；
第一栅电极，其定位于所述栅电介质层之上；
第二栅电极，其定位于所述第一栅电极之上，
其中，所述栅电介质层包括：
第一部分，其接触所述第一栅电极；以及
第二部分，其包括包含偶极子诱导化学物质的偶极子诱导部分，所述偶极子诱导部分接触所述第二栅电极。
2.根据权利要求1所述的半导体器件，其中，所述栅电介质层的所述第二部分包括：
第三部分，其包含所述偶极子诱导化学物质；以及
第四部分，其不包含所述偶极子诱导化学物质，
其中，所述第三部分接触所述第二栅电极，且所述第四部分接触所述第一源极/漏极区和所述第二源极/漏极区。
3.根据权利要求1所述的半导体器件，其中，所述栅电介质层的所述第一部分不包括所述偶极子诱导化学物质。
4.根据权利要求1所述的半导体器件，其中，所述偶极子诱导化学物质包括镧原子，而所述栅电介质层的所述第一部分不包括镧原子。
5.根据权利要求1所述的半导体器件，其中，所述栅电介质层的所述第二部分包括包含镧原子的氧化硅，而所述栅电介质层的所述第一部分包括不包含镧原子的氧化硅。
6.根据权利要求1所述的半导体器件，其中，所述栅电介质层的所述第二部分包括：
包含镧原子的氧化硅；以及
不包含镧原子的无镧原子的氧化硅，并且
包含镧原子的氧化硅与所述第二栅电极接触，而无镧原子的氧化硅与所述第一源极/漏极区和所述第二源极/漏极区接触。
7.根据权利要求1所述的半导体器件，其中，所述第一栅电极和所述第二栅电极包括金属氮化物。
8.根据权利要求1所述的半导体器件，其中，所述第一栅电极包括金属，且所述第二栅电极包括金属氮化物，并且
所述栅结构还包括在所述第一栅电极与所述栅电介质层之间形成的金属氮化物阻挡物。
9.根据权利要求1所述的半导体器件，其中，所述第一栅电极包括金属基材料，且所述第二栅电极包括N型掺杂多晶硅。
10.根据权利要求1所述的半导体器件，其中，所述第一栅电极的上部包括所述偶极子诱导化学物质，其中，所述第二栅电极和所述第一栅电极的下部不包含所述偶极子诱导化学物质。
11.根据权利要求1所述的半导体器件，其中，所述第一栅电极的上部包括：包含镧原子的氮化钛、包含镧原子的钨或其叠层。
12.根据权利要求1所述的半导体器件，还包括：
抗氧化阻挡物，其形成在所述第一栅电极与所述第二栅电极之间，
其中，所述抗氧化阻挡物包括所述偶极子诱导化学物质。
13.根据权利要求12所述的半导体器件，其中，所述抗氧化阻挡物包括包含镧原子的氮化钛。
14.根据权利要求1所述的半导体器件，还包括：
鳍状区，其形成在所述沟槽的下面，
其中，所述栅电介质层与所述第一栅电极覆盖所述鳍状区的顶表面与侧壁。
15.一种制造半导体器件的方法，包括：
在衬底中形成沟槽；
在所述沟槽的表面上形成栅电介质层；
在所述栅电介质层之上形成第一栅电极以填充所述沟槽的底部；
在所述第一栅电极之上形成包括偶极子诱导化学物质的牺牲层；
使所述牺牲层经受热处理以将所述偶极子诱导化学物质扩散到接触所述牺牲层的栅电介质层的一部分中；
去除所述牺牲层；以及
在与所述偶极子诱导化学物质接触的所述第一栅电极之上形成第二栅电极。
16.根据权利要求15所述的方法，其中，所述牺牲层包括氧化镧。
17.根据权利要求15所述的方法，其中，所述牺牲层包括氧化镧，且所述栅电介质层包括氧化硅。
18.根据权利要求15所述的方法，其中，所述第一栅电极和所述第二栅电极包括金属氮化物。
19.根据权利要求15所述的方法，其中，所述第一栅电极包括金属，且所述第二栅电极包括金属氧化物。
20.根据权利要求15所述的方法，其中，所述第一栅电极包括金属基材料，且所述第二栅电极包括N型掺杂多晶硅。
21.根据权利要求15所述的方法，其中，在使所述牺牲层经受所述热处理的步骤中，
所述偶极子诱导化学物质扩散到所述第一栅电极的上部里面。
22.根据权利要求21所述的方法，其中，所述牺牲层包括氧化镧，以及其中，所述第一栅电极的上部包括包含镧原子的氮化钛、包含镧原子的钨或其叠层。
23.根据权利要求15所述的方法，还包括：
在形成所述牺牲层之前，在所述第一栅电极之上形成抗氧化阻挡物。
24.根据权利要求23所述的方法，其中，所述抗氧化阻挡物包括金属氮化物。
25.根据权利要求23所述的方法，其中，在使所述牺牲层经受所述热处理的步骤中，
所述偶极子诱导化学物质扩散到所述抗氧化阻挡物里面。
26.根据权利要求25所述的方法，其中，所述牺牲层包括氧化镧，且所述抗氧化阻挡物包括包含镧原子的氮化钛。
27.根据权利要求15所述的方法，还包括：
在形成所述栅电介质层之前，在所述沟槽的下面形成鳍状区，
其中，所述栅电介质层与所述第一栅电极覆盖所述鳍状区的顶表面与侧壁。
28.根据权利要求15所述的方法，还包括：
在形成所述第二栅电极之后，在所述第二栅电极之上形成覆盖层；以及
在所述衬底中形成具有与所述覆盖层和所述第二栅电极重叠的深度的第一源极/漏极区和第二源极/漏极区。
29.一种半导体器件，包括：
衬底；
第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间隔开；以及
所述沟槽中的栅结构，
其中，所述栅结构包括：
栅电介质层，其形成在所述沟槽的底部和侧壁上；
第一栅电极，其定位于所述沟槽的底部中、所述栅电介质层之上；
第二栅电极，其定位于所述第一栅电极之上；以及
偶极子诱导层，其形成在所述第一栅电极与所述第二栅电极之间并且形成在所述栅电介质层和所述第二栅电极的侧壁之间，
其中，所述偶极子诱导层足够薄以将所述第一栅电极与所述第二栅电极电连接，以及
其中，所述栅电介质层与所述偶极子诱导层具有不同的氧原子面密度。
30.根据权利要求29所述的半导体器件，其中，所述偶极子诱导层与所述栅电介质层和所述第二栅电极的所述侧壁直接接触。
31.根据权利要求29所述的半导体器件，其中，所述偶极子诱导层包括比所述栅电介质层具有更小的氧原子面密度的材料。
32.根据权利要求29所述的半导体器件，其中，所述偶极子诱导层包括使所述第二栅电极的功函数值减小的材料。
33.根据权利要求29所述的半导体器件，其中，所述栅电介质层包括氧化硅，且所述偶极子诱导层包括氧化镧或氧化镧单层。
34.根据权利要求29所述的半导体器件，其中，所述第一栅电极和所述第二栅电极包括金属氮化物。
35.根据权利要求29所述的半导体器件，其中，所述第一栅电极包括金属，且所述第二栅电极包括金属氮化物，并且所述半导体器件还包括
金属氮化物阻挡物，其形成在所述第一栅电极与所述栅电介质层之间。
36.根据权利要求29所述的半导体器件，其中，所述第一栅电极包括金属基材料，且所述第二栅电极包括N型掺杂多晶硅。
37.根据权利要求29所述的半导体器件，其中，所述偶极子诱导层的一部分与所述第一源极/漏极区和所述第二源极/漏极区水平重叠。
38.根据权利要求29所述的半导体器件，还包括：
鳍状区，其形成在所述沟槽的下面，
其中，所述栅电介质层与所述第一栅电极覆盖所述鳍状区的顶表面与侧壁。
39.根据权利要求29所述的半导体器件，还包括：
抗氧化阻挡物，其形成在所述第一栅电极与所述偶极子诱导层之间，
其中，所述抗氧化阻挡物包括金属氮化物。
40.根据权利要求29所述的半导体器件，其中，所述第一栅电极包括钨或氮化钛，而所述第二栅电极包括氮化钛或N型掺杂多晶硅，且所述偶极子诱导层包括氧化镧。
CN201811542635.9A 2018-02-22 2018-12-17 具有掩埋栅结构的半导体器件及其制造方法 Active CN110190054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180021240A KR102457515B1 (ko) 2018-02-22 2018-02-22 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR10-2018-0021240 2018-02-22

Publications (2)

Publication Number Publication Date
CN110190054A true CN110190054A (zh) 2019-08-30
CN110190054B CN110190054B (zh) 2023-06-06

Family

ID=67616451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811542635.9A Active CN110190054B (zh) 2018-02-22 2018-12-17 具有掩埋栅结构的半导体器件及其制造方法

Country Status (3)

Country Link
US (4) US10741643B2 (zh)
KR (1) KR102457515B1 (zh)
CN (1) CN110190054B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750776A (zh) * 2019-10-31 2021-05-04 爱思开海力士有限公司 用于制造半导体器件的方法
CN114823310A (zh) * 2021-01-19 2022-07-29 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
WO2022188349A1 (zh) * 2021-03-11 2022-09-15 长鑫存储技术有限公司 半导体结构及其形成方法
CN115117160A (zh) * 2022-08-30 2022-09-27 睿力集成电路有限公司 半导体结构及其形成方法
TWI817524B (zh) * 2022-03-21 2023-10-01 南亞科技股份有限公司 具有字元線結構之半導體元件
US11864375B2 (en) 2020-08-11 2024-01-02 Changxin Memory Technologies, Inc. Memory and method for manufacturing same
US11903180B2 (en) 2022-03-21 2024-02-13 Nanya Technology Corporation Method of manufacturing semiconductor device having word line structure
US12094945B2 (en) 2021-03-11 2024-09-17 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289487B2 (en) * 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
KR102657070B1 (ko) * 2019-01-03 2024-04-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102704119B1 (ko) * 2019-06-17 2024-09-10 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
US11862697B2 (en) * 2020-04-30 2024-01-02 Changxin Memory Technologies, Inc. Method for manufacturing buried gate and method for manufacturing semiconductor device
CN113707610B (zh) 2020-05-21 2023-04-18 长鑫存储技术有限公司 半导体器件及其形成方法
KR20220014588A (ko) 2020-07-29 2022-02-07 삼성전자주식회사 반도체 소자
US11810960B2 (en) * 2020-07-31 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
US11309214B2 (en) 2020-08-11 2022-04-19 Nanya Technology Corporation Semiconductor device with graphene-based element and method for fabricating the same
KR20220033587A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 소자
WO2022057369A1 (zh) * 2020-09-16 2022-03-24 长鑫存储技术有限公司 半导体器件及其制备方法
US11469307B2 (en) * 2020-09-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device
CN114497042B (zh) * 2020-11-13 2024-07-19 长鑫存储技术有限公司 半导体结构及其制造方法
KR20220080511A (ko) * 2020-12-07 2022-06-14 삼성전자주식회사 반도체 소자
EP4199042A4 (en) * 2021-01-19 2024-06-12 Changxin Memory Technologies, Inc. MEMORY DEVICE, AND SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREFOR
KR20220112939A (ko) * 2021-02-05 2022-08-12 삼성전자주식회사 반도체 장치
EP4040499A1 (en) * 2021-02-09 2022-08-10 Infineon Technologies Austria AG Semiconductor power device and method of manufacturing the same
US20230046960A1 (en) * 2021-08-16 2023-02-16 Changxin Memory Technologies, Inc. Semiconductor device, method of manufacturing semiconductor device and electronic device
US11937420B2 (en) * 2022-01-19 2024-03-19 Nanya Technology Corporation Memory device having word line with improved adhesion between work function member and conductive layer
US11895820B2 (en) 2022-01-19 2024-02-06 Nanya Technology Corporation Method of manufacturing memory device having word line with improved adhesion between work function member and conductive layer

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507018A (zh) * 2002-12-13 2004-06-23 株式会社瑞萨科技 半导体集成电路器件的制造方法
US20110210389A1 (en) * 2010-02-26 2011-09-01 Globalfoundries Inc. Transistor Comprising a Buried High-K Metal Gate Electrode Structure
CN102299153A (zh) * 2010-06-24 2011-12-28 大中积体电路股份有限公司 具有低栅极输入电阻的功率半导体组件及其制作方法
US20140061781A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor device and method of fabricating the same
US20150035073A1 (en) * 2013-08-05 2015-02-05 Globalfoundries Inc. Enabling enhanced reliability and mobility for replacement gate planar and finfet structures
US20150214313A1 (en) * 2014-01-29 2015-07-30 SK Hynix Inc. Transistor having dual work function buried gate electrode and method for fabricating the same
US20150348977A1 (en) * 2014-05-29 2015-12-03 International Business Machines Corporation Vertically integrated memory cell
CN105702714A (zh) * 2014-12-16 2016-06-22 爱思开海力士有限公司 具有双功函数栅极结构的半导体器件及其制造方法
US20160225868A1 (en) * 2015-02-03 2016-08-04 Wan-Don Kim Semiconductor devices having work function metal films and tuning materials
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
US9589960B1 (en) * 2015-12-23 2017-03-07 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
US20170125422A1 (en) * 2015-10-28 2017-05-04 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
CN106941120A (zh) * 2015-12-23 2017-07-11 爱思开海力士有限公司 具有掩埋栅结构的半导体器件及其制造方法以及存储单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753936B2 (en) * 2008-08-12 2014-06-17 International Business Machines Corporation Changing effective work function using ion implantation during dual work function metal gate integration
DE102010001406B4 (de) * 2010-01-29 2014-12-11 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
US8643061B2 (en) * 2010-10-20 2014-02-04 International Business Machines Corporation Structure of high-K metal gate semiconductor transistor
US8921899B2 (en) 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
KR102055333B1 (ko) 2014-01-29 2020-01-22 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102704119B1 (ko) * 2019-06-17 2024-09-10 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507018A (zh) * 2002-12-13 2004-06-23 株式会社瑞萨科技 半导体集成电路器件的制造方法
US20110210389A1 (en) * 2010-02-26 2011-09-01 Globalfoundries Inc. Transistor Comprising a Buried High-K Metal Gate Electrode Structure
CN102299153A (zh) * 2010-06-24 2011-12-28 大中积体电路股份有限公司 具有低栅极输入电阻的功率半导体组件及其制作方法
US20140061781A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor device and method of fabricating the same
US20150035073A1 (en) * 2013-08-05 2015-02-05 Globalfoundries Inc. Enabling enhanced reliability and mobility for replacement gate planar and finfet structures
US20150214313A1 (en) * 2014-01-29 2015-07-30 SK Hynix Inc. Transistor having dual work function buried gate electrode and method for fabricating the same
US20150348977A1 (en) * 2014-05-29 2015-12-03 International Business Machines Corporation Vertically integrated memory cell
CN105702714A (zh) * 2014-12-16 2016-06-22 爱思开海力士有限公司 具有双功函数栅极结构的半导体器件及其制造方法
US20160225868A1 (en) * 2015-02-03 2016-08-04 Wan-Don Kim Semiconductor devices having work function metal films and tuning materials
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
US20170125422A1 (en) * 2015-10-28 2017-05-04 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
CN106935650A (zh) * 2015-10-28 2017-07-07 爱思开海力士有限公司 半导体器件及其制造方法、存储单元和电子设备
US9589960B1 (en) * 2015-12-23 2017-03-07 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
CN106941120A (zh) * 2015-12-23 2017-07-11 爱思开海力士有限公司 具有掩埋栅结构的半导体器件及其制造方法以及存储单元

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750776A (zh) * 2019-10-31 2021-05-04 爱思开海力士有限公司 用于制造半导体器件的方法
US11864375B2 (en) 2020-08-11 2024-01-02 Changxin Memory Technologies, Inc. Memory and method for manufacturing same
CN114823310A (zh) * 2021-01-19 2022-07-29 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
WO2022188349A1 (zh) * 2021-03-11 2022-09-15 长鑫存储技术有限公司 半导体结构及其形成方法
US12094945B2 (en) 2021-03-11 2024-09-17 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof
TWI817524B (zh) * 2022-03-21 2023-10-01 南亞科技股份有限公司 具有字元線結構之半導體元件
US11903180B2 (en) 2022-03-21 2024-02-13 Nanya Technology Corporation Method of manufacturing semiconductor device having word line structure
CN115117160A (zh) * 2022-08-30 2022-09-27 睿力集成电路有限公司 半导体结构及其形成方法
CN115117160B (zh) * 2022-08-30 2023-01-31 睿力集成电路有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20200335584A1 (en) 2020-10-22
US11923416B2 (en) 2024-03-05
US20240213320A1 (en) 2024-06-27
CN110190054B (zh) 2023-06-06
US10741643B2 (en) 2020-08-11
KR20190101195A (ko) 2019-08-30
KR102457515B1 (ko) 2022-10-21
US20190259839A1 (en) 2019-08-22
US11380761B2 (en) 2022-07-05
US20220293734A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN110190054A (zh) 具有掩埋栅结构的半导体器件及其制造方法
CN112447521B (zh) 具有掩埋栅结构的半导体器件及其制造方法
CN106935650B (zh) 半导体器件及其制造方法、存储单元和电子设备
US11276761B2 (en) Semiconductor device having buried gate structure, method for manufacturing the same, and memory cell having the same
US11600710B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
US11694930B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
CN112103341B (zh) 具有掩埋栅极结构的半导体器件及其制造方法
CN110620110B (zh) 包括鳍型场效应晶体管的半导体器件
CN106067482A (zh) 具有埋栅结构的半导体器件及制造其的方法
US10825931B2 (en) Semiconductor device with undercutted-gate and method of fabricating the same
CN115621195A (zh) 半导体器件及其制造方法
KR102719586B1 (ko) 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
KR20230132974A (ko) 반도체 장치 및 그 제조방법
CN117238956A (zh) 半导体装置及其制造方法
CN115036313A (zh) 半导体器件及其制造方法
CN118019327A (zh) 半导体装置及其制造方法
CN115881768A (zh) 具有掩埋栅结构的半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant