CN110176527B - 一种基于mim结构的三维超结构的制备方法及其应用 - Google Patents

一种基于mim结构的三维超结构的制备方法及其应用 Download PDF

Info

Publication number
CN110176527B
CN110176527B CN201910405643.7A CN201910405643A CN110176527B CN 110176527 B CN110176527 B CN 110176527B CN 201910405643 A CN201910405643 A CN 201910405643A CN 110176527 B CN110176527 B CN 110176527B
Authority
CN
China
Prior art keywords
gan
etching
mask layer
dimensional
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910405643.7A
Other languages
English (en)
Other versions
CN110176527A (zh
Inventor
田振寰
云峰
王旭正
张明殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201910405643.7A priority Critical patent/CN110176527B/zh
Publication of CN110176527A publication Critical patent/CN110176527A/zh
Application granted granted Critical
Publication of CN110176527B publication Critical patent/CN110176527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种基于MIM结构的三维超结构的制备方法及其应用，包括以下步骤：1)清洗GaN外延片的表面，再在GaN外延片表面制备GaN刻蚀掩膜层；2)在GaN刻蚀掩膜层上进行图形化；3)在GaN外延片表面刻蚀出三维腔；4)在GaN外延片上的三维腔内蒸镀金属‑介质叠层；5)去除GaN刻蚀掩膜层，得到MIM三维超结构增强的GaN外延片。本发明用GaN的刻蚀替代金属刻蚀，避免了金属的刻蚀过程，降低了工艺难度，成本较低，且制备效率高。同时该三维超结构的设计和制备还应可与半导体器件的制作工艺兼容，能够很好的应用于半导体发光器件中。

Description

一种基于MIM结构的三维超结构的制备方法及其应用
技术领域
本发明属于半导体技术及光学超材料领域，涉及一种基于MIM结构的三维超结构的制备方法及其应用。
背景技术
Ⅲ族氮化物半导体材料具有高击穿电场、高电子饱和漂移速度以及更稳定的物理化学性质，其发光范围可以从近红外光区一直延伸到紫外光区，这使其在半导体发光器件、太阳能电池以及光电探测器等多个光电子器件领域具有重大的应用价值。氮化物半导体光电子器件可以应用到人民生活的方方面面，对其的深入研究将大大带动国民经济和社会向前发展，因此成为半导体研究极为重要的领域和国家重大研究方向。
然而氮化物半导体材料的优异性能还没有得到充分利用，特别是在宽频范围内的光伏器件、高亮度以及高速调制LED等方面，仍然有很大的开发空间。这主要受限于高铝和高铟组分材料制备困难导致的器件量子效率低以及高折射率材料全反射导致的光提取效率和光捕获效率较低。以氮化镓基二极管为例，高In组分的绿光LED存在较高的缺陷密度和极化电场，这使得非辐射复合增加、自发辐射速率降低，从而降低器件的内量子效率；高折射率材料与空气之间全反射效应限制了光的出射，使得光提取效率较低。目前的工艺条件下蓝光LED的内量子效率已经可以达到接近100％，而高In组分的绿光LED的内量子效率还不到蓝光LED的一半。平面结构的蓝光LED光提取效率仅为10％到20％之间，而高Al组分的LED的光提取效率还不到10％；通过目前已成熟的表面粗化工艺可使平面结构的LED光提取效率提高3倍以上。然而，这与理论极限值还有一定距离。而传统的结构设计和工艺方法已经无法进一步缩小这一距离，急需引入一些新理论和新方法。
对半导体器件的内量子效率和光提取/光捕获效率的调控从本质上来说也就是对载流子复合和光传播的调控。基于表面等离激元的电磁超材料是一种在纳米尺度上操控电磁场的方法，可以调控光的传播和自发辐射过程。其中金属-介质-金属(MIM)结构的超材料在实现近场增强和对光的调控两个方面都有很好的效果。基于MIM结构的超材料可实现局域场增强，利用QW-SP耦合效应更好的调控自发辐射过程。但二维平面结构超材料在实现局域场的极大增强的同时，也会由于多层金属-介质膜的高反、低透性能以及金属的欧姆损耗导致光捕获和光提取效率的降低。而三维超结构可以有效的提高MIM层的解耦合效率，从而提高光的捕获或提取效率。因此，如果能够设计和制备一种三维超结构使得它既能同时满足低反、高透以及强局域场的效果，则可以有效的提高内量子效率和光提取/光捕获效率，解决目前半导体光电器件面临的多种重大问题。
然而，近年来关于三维超结构的研究多为理论研究，仅有少量研究组实现了可用于光电器件的三维超结构的制备。基于电子束刻蚀和聚焦离子束刻蚀的三维超结构制备工艺复杂、昂贵且效率低，很大程度上限制了三维超结构的发展与推广。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供了一种基于MIM结构的三维超结构的制备方法及其应用，该方法能够制备得到基于MIM结构的三维超结构，且工艺简单，成本较低，且制备效率高，同时该三维超结构能够应用于半导体发光器件中。
为达到上述目的，本发明所述的基于MIM结构的三维超结构的制备方法包括以下步骤：
1)清洗GaN外延片的表面，再在GaN外延片表面制备GaN刻蚀掩膜层；
2)在GaN刻蚀掩膜层上进行图形化；
3)在GaN外延片表面刻蚀出三维腔；
4)在GaN外延片上的三维腔内蒸镀金属-介质叠层；
5)去除GaN刻蚀掩膜层，得基于MIM结构的三维超结构。
步骤1)中GaN外延片采用商用的GaN外延片。
步骤1)中GaN刻蚀掩膜层的材质为二氧化硅、碳化硅、氮化硅、氧化铝、铟锡氧化物、氧化锌、镍、铝、铬或钛；采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在GaN外延片表面制备GaN刻蚀掩膜层。
步骤2)中采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层上进行图形化；或者采用铺覆聚乙烯小球结合蒸镀及去胶工艺在GaN刻蚀掩膜层上进行图形化。
采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层上进行图形化的具体操作为：
21)在GaN刻蚀掩膜层表面悬涂纳米压印胶；
22)将纳米压印掩膜版上的压印图形转移至纳米压印胶上；
23)刻蚀去除GaN刻蚀掩膜层上的残胶；
24)将压印图形转移到GaN刻蚀掩膜层上。
步骤23)中通过感应耦合等离子体刻蚀去除GaN刻蚀掩膜层上的残胶；
步骤24)中通过ICP刻蚀或湿法腐蚀将压印图形转移到GaN刻蚀掩膜层上。
步骤3)中通过ICP刻蚀在GaN外延片表面刻蚀出三维腔，在具体操作过程中，以Cl2及BCl3为刻蚀气体进行GaN外延片表面的刻蚀，其中，通过调控Cl2与BCl3的比例，以控制三维腔的形貌；
三维腔为柱形腔、锥形腔或者深宽比可调的V型腔。
步骤4)中采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在三维腔内蒸镀金属-介质叠层；
步骤4)中金属-介质叠层中金属层的材质为金、银、镍、铝、铬、钛或铜；金属-介质叠层中介质层的材质为二氧化硅、氮化硅、氧化铝、氮化铝、铟锡氧化物、氧化锌或氮化硼。
步骤5)中采用湿法腐蚀去除GaN刻蚀掩膜层，腐蚀过程中所选用的腐蚀液能够对GaN刻蚀掩膜层进行腐蚀，且对三维腔及金属-介质叠层无腐蚀性。
所述的基于MIM结构的三维超结构在半导体光电器件中的应用。
本发明具有以下有益效果：
本发明所述的基于MIM结构的三维超结构的制备方法在具体操作时采用在GaN外延片刻蚀替代金属刻蚀，直接在GaN外延片表面刻蚀出三维腔，然后在三维腔内蒸镀金属-介质叠层，得基于MIM结构的三维超结构，有效的降低了三维超结构制备的工艺难度，同时实现三维超结构与器件的集成，可应用于V坑尖端效应更有效的控制自发辐射过程中。需要说明的是，本发明避免传统三维超结构制备方法中使用金属刻蚀工艺，从而有效降低工艺的难度，另一方面，本发明所述的方法制备得到的三维超结构位于GaN外延片上，为该结构在半导体光电器件中的应用提供了依据。
附图说明
图1为本发明的流程图；
图2为掩膜图形制备流程示意图；
图3a为GaN刻蚀柱形腔结构示意图；
图3b为GaN刻蚀锥形腔结构示意图；
图4为不同刻蚀参数下GaN腔形貌SEM图；
图5a为MIM结构蒸镀后结构示意图；
图5b为去除掩膜后结构示意图。
其中，1为芯片结构、11为外延衬底、12为GaN外延片、13为量子阱结构、2为掩膜层、21为GaN刻蚀掩膜层、22为纳米压印胶、31为纳米压印掩膜版、32为光刻胶图形阵列、33为刻蚀图形阵列、41为三维腔、42为金属-介质叠层。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参考图1及图2，本发明所述的基于MIM结构的三维超结构的制备方法包括以下步骤：
1)清洗GaN外延片12的表面，再在GaN外延片12表面制备GaN刻蚀掩膜层21；
2)在GaN刻蚀掩膜层21上进行图形化；
3)在GaN外延片12表面刻蚀出三维腔41；
4)在GaN外延片12上的三维腔41内蒸镀金属-介质叠层42；
5)去除GaN刻蚀掩膜层21，得基于MIM结构的三维超结构。
步骤2)中采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层21上进行图形化；或者采用铺覆聚乙烯小球结合蒸镀及去胶工艺在GaN刻蚀掩膜层21上进行图形化。
其中，采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层21上进行图形化的具体操作为：
21)在GaN刻蚀掩膜层21表面悬涂纳米压印胶22；
22)将纳米压印掩膜版上的压印图形转移至纳米压印胶22上；
23)刻蚀去除GaN刻蚀掩膜层21上的残胶；
24)将压印图形转移到GaN刻蚀掩膜层21上。
步骤23)中通过感应耦合等离子体刻蚀去除GaN刻蚀掩膜层21上的残胶；
步骤24)中通过ICP刻蚀或湿法腐蚀将压印图形转移到GaN刻蚀掩膜层21上。
步骤1)中采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在GaN外延片12表面制备GaN刻蚀掩膜层21。
步骤3)在具体操作过程中，以Cl2及BCl3为刻蚀气体进行GaN外延片12表面的刻蚀，其中，通过调控Cl2与BCl3的比例，以控制三维腔41的形貌；
三维腔41为柱形腔、锥形腔或者深宽比可调的V型腔。
步骤3)中通过ICP刻蚀在GaN外延片12表面刻蚀出三维腔41；
步骤4)中采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在三维腔41内蒸镀金属-介质叠层42；
步骤5)中采用湿法腐蚀去除GaN刻蚀掩膜层21。
步骤5)中通过湿法腐蚀去除GaN刻蚀掩膜层21的过程中所选用的腐蚀液能够对GaN刻蚀掩膜层21进行腐蚀，且对三维腔41及金属-介质叠层42无腐蚀性。
步骤1)中GaN刻蚀掩膜层21的材质为二氧化硅、碳化硅、氮化硅、氧化铝、铟锡氧化物、氧化锌、镍、铝、铬或钛；
步骤4)中金属-介质叠层42中金属层的材质为金、银、镍、铝、铬、钛或铜；金属-介质叠层42中介质层的材质为二氧化硅、氮化硅、氧化铝、氮化铝、铟锡氧化物、氧化锌或氮化硼；
当应用于绿光波段时，则金属-介质叠层42的材质为Ag-SiO2、Au-SiO2、Ag-SiN或Au-SiN，GaN刻蚀掩膜层21的材质需选用Ag、Au、SiO2及SiN之外的材料。
本发明所述的基于MIM结构的三维超结构能够应用于半导体光电器件中。
实施例一
本实施例将三维超结构镶嵌于GaN基LED芯片结构1上，其中，所述芯片结构1包括外延衬底11、设置于外延衬底11上的GaN外延片12以及GaN外延片12中的量子阱结构13，三维超结构镶嵌于GaN外延片12的表面，具体包括以下步骤：
1)按体积，用浓硫酸：双氧水：水＝3:1:1的比例配置溶液，再在130℃的温度下清洗GaN外延片12，清洗时间为10min，再用丙酮和乙醇对GaN外延片12分别超声清洗5min，然后通过去离子水反复冲洗后用氮气枪吹干，GaN外延片12采用一般商用的GaN外延片即可；
2)在GaN外延片12的表面制备一层厚度为100nm-200nm的GaN刻蚀掩膜层21，如图2所示，GaN刻蚀掩膜层21的材质可采用二氧化硅、碳化硅、氮化硅、氧化铝、铟锡氧化物、氧化锌、镍、铝或铬或钛；GaN刻蚀掩膜层21的制备方法可采用电子束蒸镀、热蒸镀、物理气相沉积以及磁控溅射等方法中的一种。
3)掩膜图形化可采用纳米压印结合干法、湿法刻蚀或铺覆聚乙烯小球(PS)结合蒸镀以及去胶(Lift-off)工艺实现，图2中的(a)-(c)为纳米压印实现图形化的示意图，通过纳米压印可将GaN刻蚀掩膜层21表面的压印胶制备为纳米级阵列图形22，采用干法刻蚀或湿法腐蚀将压印胶的图形转移到GaN刻蚀掩膜层21中。根据GaN刻蚀掩膜层21的材料选择选取合适的刻蚀方法。如SiO2/SiN可采用ICP刻蚀，以O2和CF4或CHF4为刻蚀气体，刻蚀功率为300W，压力为2Pa，时间为1min左右；ITO可选用盐酸进行湿法腐蚀。图2中的(d)-(f)为PS小球制备掩膜图形的示意图。在清洗过的GaN外延片12表面铺附PS小球32，以此为模板进行掩膜层的蒸镀，掩膜层的厚度控制在100nm到200nm之间，最后通过氯仿及甲苯等有机溶剂去除PS小球以及小球上面的掩膜层，即可得到纳米级的刻蚀图形阵列。
4)通过湿法或干法刻蚀制备三维腔41，其中，干法刻蚀采用感应耦合等离子体(ICP)，以Cl2和BCl3为刻蚀气体，通过调控Cl2和BCl3的比例，以获得不同形貌的三维腔，包括图3a所示的柱形腔以及图3b所示的锥形腔，图4为不同刻蚀参数下的GaN腔形貌SEM图；
8)在三维腔41内制备金属-介质叠层42，其中，金属-介质叠层42中金属层的材质可采用金、银、镍、铝、铬、钛或铜，金属-介质叠层42中介质层的材质可采用二氧化硅、氮化硅、氧化铝、氮化铝、铟锡氧化物、氧化锌或氮化硼，如图5a所示；
9)通过湿法腐蚀去除GaN刻蚀掩膜层21以及GaN刻蚀掩膜层21上覆盖的金属-介质叠层42，如图5b所示，得带有三维超结构的GaN外延片12；
10)通过带有三维超结构的GaN外延片12制备所需的半导体发光器件。
本发明所述的三维超结构的制备过程与商用半导体器件制备工艺相兼容，如垂直结构LED的制备包括反光镜电极制作、衬底转移技术、蓝宝石11剥离技术及表面光提取结构制作等几个重要工艺，三维超结构结构将制作于n-GaN表面，该步骤处于蓝宝石11剥离之后。

Claims (6)

1.一种基于MIM结构的三维超结构的制备方法，其特征在于，包括以下步骤：
1)清洗GaN外延片(12)的表面，再在GaN外延片(12)表面制备GaN刻蚀掩膜层(21)；
2)在GaN刻蚀掩膜层(21)上进行图形化；
3)在GaN外延片(12)表面刻蚀出三维腔(41)；
4)在GaN外延片(12)上的三维腔(41)内蒸镀金属-介质叠层(42)；
5)去除GaN刻蚀掩膜层(21)，得基于MIM结构的三维超结构；
步骤3)中通过ICP刻蚀在GaN外延片(12)表面刻蚀出三维腔(41)，在具体操作过程中，以Cl2及BCl3为刻蚀气体进行GaN外延片(12)表面的刻蚀，其中，通过调控Cl2与BCl3的比例，以控制三维腔(41)的形貌；
三维腔(41)为锥形腔或者深宽比可调的V型腔；
步骤4)中采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在三维腔(41)内蒸镀金属-介质叠层(42)；
步骤4)中金属-介质叠层(42)中金属层的材质为金、银、镍、铝、铬、钛或铜；金属-介质叠层(42)中介质层的材质为二氧化硅、氮化硅、氧化铝、氮化铝、铟锡氧化物、氧化锌或氮化硼；
GaN刻蚀掩膜层(21)的厚度为100nm-200nm。
2.根据权利要求1所述的基于MIM结构的三维超结构的制备方法，其特征在于，步骤1)中GaN刻蚀掩膜层(21)的材质为二氧化硅、碳化硅、氮化硅、氧化铝、铟锡氧化物、氧化锌、镍、铝、铬或钛；采用电子束蒸镀方法、热蒸镀方法、物理气相沉积方法或者磁控溅射方法在GaN外延片(12)表面制备GaN刻蚀掩膜层(21)。
3.根据权利要求1所述的基于MIM结构的三维超结构的制备方法，其特征在于，步骤2)中采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层(21)上进行图形化；或者采用铺覆聚乙烯小球结合蒸镀及去胶工艺在GaN刻蚀掩膜层(21)上进行图形化。
4.根据权利要求3所述的基于MIM结构的三维超结构的制备方法，其特征在于，采用纳米压印结合干法及湿法刻蚀在GaN刻蚀掩膜层(21)上进行图形化的具体操作为：
21)在GaN刻蚀掩膜层(21)表面悬涂纳米压印胶(22)；
22)将纳米压印掩膜版(31)上的压印图形转移至纳米压印胶(22)上；
23)刻蚀去除GaN刻蚀掩膜层(21)上的残胶；
24)将压印图形转移到GaN刻蚀掩膜层(21)上。
5.根据权利要求4所述的基于MIM结构的三维超结构的制备方法，其特征在于，步骤23)中通过感应耦合等离子体刻蚀去除GaN刻蚀掩膜层(21)上的残胶；
步骤24)中通过ICP刻蚀或湿法腐蚀将压印图形转移到GaN刻蚀掩膜层(21)上。
6.根据权利要求1所述的基于MIM结构的三维超结构的制备方法，其特征在于，步骤5)中采用湿法腐蚀去除GaN刻蚀掩膜层(21)，腐蚀过程中所选用的腐蚀液能够对GaN刻蚀掩膜层(21)进行腐蚀，且对三维腔(41)及金属-介质叠层(42)无腐蚀性。
CN201910405643.7A 2019-05-16 2019-05-16 一种基于mim结构的三维超结构的制备方法及其应用 Active CN110176527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910405643.7A CN110176527B (zh) 2019-05-16 2019-05-16 一种基于mim结构的三维超结构的制备方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910405643.7A CN110176527B (zh) 2019-05-16 2019-05-16 一种基于mim结构的三维超结构的制备方法及其应用

Publications (2)

Publication Number Publication Date
CN110176527A CN110176527A (zh) 2019-08-27
CN110176527B true CN110176527B (zh) 2021-01-19

Family

ID=67691161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910405643.7A Active CN110176527B (zh) 2019-05-16 2019-05-16 一种基于mim结构的三维超结构的制备方法及其应用

Country Status (1)

Country Link
CN (1) CN110176527B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706231A (zh) * 2022-05-20 2022-07-05 中国科学技术大学 全介质偏振分束片及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296160B (zh) * 2012-02-23 2016-11-23 山东华光光电子股份有限公司 一种降低有源区工作温度的led结构及其制备方法
CN103227254B (zh) * 2013-04-11 2015-05-27 西安交通大学 一种含左手材料的led光子晶体及制备方法
CN108461581B (zh) * 2017-09-15 2019-08-23 西安交通大学 表面等离激元增强火山口型3d垂直结构led结构及制备方法
CN109149361A (zh) * 2018-10-10 2019-01-04 南京工程学院 一种基于电介质布拉格反射镜的垂直腔面发射硅衬底GaN激光器及其制备方法

Also Published As

Publication number Publication date
CN110176527A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN102214742B (zh) 一种二维光子晶体结构GaN基LED的制备方法
CN103094434B (zh) ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法
CN108615797B (zh) 具有表面等离激元圆台纳米阵列的AlGaN基紫外LED器件及其制备方法
CN108878469B (zh) 基于iii族氮化物半导体/量子点的混合型rgb微米孔led阵列器件及其制备方法
CN101159307A (zh) 一种纳米结构出光面半导体发光二极管及其制备方法
CN103199161B (zh) 一种在GaP表面制备锥状结构的方法
KR101299942B1 (ko) 패터닝된 사파이어 기판에 성장된 ｌｅｄ 에피층을 이용하는 수직형 발광다이오드의 제조방법과 이에 의해 제조된 수직형 발광다이오드
CN102169930A (zh) 一种金属纳米颗粒辅助实现发光二极管表面粗化的方法
CN102157632A (zh) 一种利用ZnO纳米锥阵列提高LED发光效率的方法
WO2016041471A1 (zh) 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
An et al. Increased light extraction from vertical GaN light-emitting diodes with ordered, cone-shaped deep-pillar nanostructures
Park et al. Enhancement of photo-and electro-luminescence of GaN-based LED structure grown on a nanometer-scaled patterned sapphire substrate
CN110176527B (zh) 一种基于mim结构的三维超结构的制备方法及其应用
CN207338379U (zh) 一种纳米发光二极管
CN113140618B (zh) 一种蓝宝石复合衬底及其制备方法
TW201442278A (zh) 凹凸基板及發光二極體之製造方法、與凹凸基板、發光二極體及有機薄膜太陽能電池
CN108493309A (zh) 一种纳米柱紫外led及其制备方法与应用
CN105048284A (zh) 一种多重耦合的单光子发光体及其制作方法
CN104319328A (zh) 一种GaN基LED芯片表面粗化的方法
CN108461586B (zh) 一种基于NiO纳米点反射镜的垂直结构LED芯片及其制备方法
CN106299053B (zh) 一种基于光子晶体结构的量子点发光二极管及制备方法
CN113054064B (zh) 高外量子效率的深紫外led及其制备方法
CN108461593A (zh) 具有纳米级二氧化硅光栅钝化层的GaN基发光二极管及其加工方法
CN104701137B (zh) AlN缓冲层及具有该缓冲层的芯片的制备方法
CN109585625B (zh) 一种透明导电膜、其制备方法及含此透明导电膜的led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant