CN110176486A - 低导通电阻的高电压金属氧化物半导体晶体管 - Google Patents

低导通电阻的高电压金属氧化物半导体晶体管 Download PDF

Info

Publication number
CN110176486A
CN110176486A CN201910040363.0A CN201910040363A CN110176486A CN 110176486 A CN110176486 A CN 110176486A CN 201910040363 A CN201910040363 A CN 201910040363A CN 110176486 A CN110176486 A CN 110176486A
Authority
CN
China
Prior art keywords
area
trap
substrate
grid
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910040363.0A
Other languages
English (en)
Other versions
CN110176486B (zh
Inventor
文南七
金庭模
翁向扬
R·V·普拉克赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN110176486A publication Critical patent/CN110176486A/zh
Application granted granted Critical
Publication of CN110176486B publication Critical patent/CN110176486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及低导通电阻的高电压金属氧化物半导体晶体管，所揭示为一种具有低导通电阻的高电压晶体管。该晶体管可包括位在该晶体管的漏极底下漂移区中的至少一个切出区。该切出区没有将该漏极连接至通道的漂移阱。切出区可沿着该晶体管的该漏极区的宽度方向分布。该晶体管可替代地或更包括围绕装置区的垂直多晶硅板。可将该垂直多晶硅板实施为深沟槽隔离区。该深沟槽隔离区包括以绝缘环内衬并以多晶硅填充的深沟槽。该垂直多晶硅板降低导通电阻，以提升装置效能。

Description

低导通电阻的高电压金属氧化物半导体晶体管
技术领域
本申请大体上涉及半导体装置。特别的是，本申请涉及在漏极区中具有电阻性路径用于高电压电力切换应用的缩小化表面场(RESURF)。
背景技术
诸如n型横向扩散金属氧化物半导体(nLDMOS)晶体管的高电压(HV)晶体管具有各种应用，例如用于汽车集成电路(IC)及功率IC。该等HV晶体管举例而言，是在85V或更大电压下运作。此类HV晶体管运用缩小化表面场(RESURF)技巧。传统的RESURF技巧需要使用厚表面外延(epitaxial)层，例如大于10μm者。然而，使用厚外延层会产生问题。举例而言，厚外延层导致弱接面隔离，这会造成可靠性问题。另外，使用厚外延层会产生高导通电阻，对装置效能造成负面影响。
本申请是针对具有更低导通电阻用以提升效能的可靠HV晶体管。
发明内容
本申请的具体实施例大体上涉及一种半导体装置及用于形成该半导体装置的方法。在一具体实施例中，揭示一种装置。该装置包括具有装置区的衬底(substrate)。该装置区中提供晶体管。该晶体管包括在该衬底上具有第一与第二栅极侧壁的栅极、相邻于该第一栅极侧壁的第一源极/漏极(S/D)区以及相邻于该第二栅极侧壁的第二S/D区。该装置区中亦布置有本体阱，其包围该第二S/D区，并且在该栅极的一部分底下延展超出该第二栅极侧壁。漂移阱置于该衬底中。该漂移阱包括布置于该第一S/D区的第一部分底下的非切出区以及布置于该第一S/D区的第二部分底下的切出区。该非切出区在该栅极底下延展至该本体阱，并且将该第一S/D区耦接至该本体阱。至于该切出区，其没有该漂移阱，并且经结构化而降低该晶体管的导通电阻。
本文中所揭示的具体实施例的这些及其它优点及特征，透过参考以下说明及附图会变为显而易见。再者，要了解的是，本文中所述的各具体实施例的特征并不互斥，并且可用各种组合及排列呈现。
附图说明
附图是并入本说明书并形成本说明书的部分，其中相似的附图标记指定相似的零件，这些附图绘示本申请的较佳具体实施例，还连同本说明书，作用在于阐释本申请各个具体实施例的原理。
图1展示半导体芯片的俯视图；
图2a至图2c展示装置的具体实施例的简化俯视图及截面图；
图3展示装置的另一个具体实施例的截面图；以及
图4a至图4e展示用于形成装置的程序的一具体实施例的截面图。
主要附图标记说明
100 半导体芯片
102 主动面
104、201 装置
205、405 装置区
210、410 衬底
211、411 外延层
212 埋置型隔离层
214 表面装置层
220 深沟槽隔离区
222、422 介电环
224、424 多晶硅
229a 第一漂移部分、第一部分
229b 第二漂移部分、第二部分
230 漂移阱、上漂移阱
231 HV装置阱、装置阱、环状本体阱、下漂移阱
232、432 缩小化表面场阱、RESURF阱
233、433 本体阱
234、434 第一本体阱
236、436 第二本体阱、下本体阱
238、438 漏极阱
240 HV LD晶体管、HV LDMOS晶体管
241 栅极、环状栅极
242 栅极介电质
244 栅极电极
246 环状顶场氧化物
250 第一S/D区、漏极区
252 第二S/D区、源极区
254 接触部、本体分接头、环状本体分接头
260 切出区
280 装置隔离区
301 HV装置
401 程序
412 埋置型隔离层
414 表面装置层
420 深沟槽隔离
429 漂移阱
429a 第一漂移部分
429b 第二漂移部分
430 上漂移阱
431 HV装置阱
441 栅极
442 栅极介电质
444 栅极电极
446 顶场氧化物
450 第一S/D区
452 第二S/D区
454 接触部
460 切出区
480 隔离区。
具体实施方式
具体实施例大体上涉及半导体装置或集成电路(IC)。更特别的是，具体实施例涉及高功率装置。举例而言，高电压(HV)或高功率装置包括横向漏极扩散(LD)晶体管，例如横向漏极扩散金属氧化物半导体(LDMOS)晶体管。可将高功率装置当作切换电压调节器用于电力管理应用。可轻易地将LD晶体管整合到装置或IC内。该等装置或IC举例而言，可予以并入各类产品或与之配合使用。
装置制造可能涉及在构成诸如晶体管等电路组件的衬底上形成特征。可将该等组件互连，使装置能够进行所欲功能。为了形成该等特征与互连，在衬底上反复沉积层件，并且使用光刻技巧视所欲将该等层件图型化。举例而言，通过使用含有所欲图型的分划板以曝照源来曝照光阻层来将芯片图型化。在曝照之后，使光阻层显影，将分划板的图型转移至光阻层。这形成光阻蚀刻掩模。使用蚀刻掩模来进行蚀刻以在下面的芯片上复制图型，其可包括一或多层，端视程序的阶段而定。形成装置的过程中，可将许多分划板用于不同图型化程序。再者，可在芯片上并列形成多个装置。
图1展示半导体芯片100的一具体实施例的简化平面图。此半导体芯片举例而言，可以是硅芯片。该芯片包括上有并列形成多个装置104的主动面102。这些装置举例而言，沿着第一(x)方向成列配置，并且沿着第二(y)方向成行配置。使该等装置分离的是诸分切通道。处理完成后，沿着该等分切通道将该芯片分切，以将该等装置单独化成个别芯片。
图2a至图2c展示装置201的一具体实施例的各种视图。特别的是，图2a展示该装置的一具体实施例的平面图，而图2b至图2c跨A-A'及B-B'展示该装置的截面图。该等截面图是沿着第一(x)方向。该x方向举例而言，是沿着该装置的通道长度方向。
请参阅图2a至图2c，该装置可以是IC。其它类型的装置也可有作用。如图所示，该装置包括衬底210。此衬底举例而言，为硅衬底。其它合适的半导体衬底类型也可有作用。该衬底可以是掺杂衬底。举例而言，该衬底可轻度掺有第二极性型掺质。该第二极性型掺质举例而言，为p型掺质。提供具有其它类掺质或掺质浓度的衬底、及未掺杂衬底也可有作用。
该装置可包括具有不同掺质浓度及掺质的掺杂区。举例而言，该装置可包括重度掺杂(x+)、中度掺杂(x)及轻度掺杂(x-)区，其中x为极性类型，其可以是p或n。轻度掺杂区可具有约1E11至1E13掺质/cm3的掺质浓度，中度掺杂区可具有约1E13至1E15掺质/cm3的掺质浓度，而重度掺杂区可具有约1E15至1E17掺质/cm3的掺质浓度。为不同掺杂区提供其它掺质浓度也可有作用，举例而言，端视崩溃电压要求而定。P型掺质可包括硼(B)、铝(Al)、铟(In)或以上的组合，而n型掺质可包括磷(P)、砷(As)、锑(Sb)或以上的组合。
衬底可包括布置于衬底上的外延(epi)层211。该外延层举例而言，为衬底的表面上生长的硅外延层。外延层的厚度可约为10μm。提供具有其它厚度的外延层也可有作用。在其他具体实施例中，衬底可以是主体衬底。举例而言，衬底上不提供外延层。
如图所示，外延层包括下外延部分与上外延部分。下部分包括埋置型隔离层212。在一具体实施例中，埋置型隔离层为经掺杂埋置型隔离层。在一具体实施例中，经掺杂埋置型隔离层包括第一极性型重度掺杂埋置型隔离层。举例而言，埋置型隔离层为n型重度掺杂埋置型隔离层。埋置型隔离层的掺质浓度可约为1E22至1E23掺质/cm3。其它掺质浓度也可有作用。埋置型隔离层作用在于将外延层的上部分与衬底隔离。举例而言，N+埋置层将外延层的上部分与p型掺杂衬底隔离。埋置型隔离层的厚度可约为4μm至6μm。其它厚度也可有作用。
至于上部分，其作用为上有形成晶体管或电路组件的装置部分。上部分包括表面装置层214。在一具体实施例中，上部分可以是轻度掺杂第二极性型上部分。举例而言，上部分可以是轻度掺杂p型上部分。外延层的其它类上部分也可有作用。举例而言，可运用第一极性型上部分，诸如n型上部分。外延层的上部分的厚度可约为4μm至8μm。为外延层的上部分提供其它厚度也可有作用。举例而言，外延层的上部分的不同厚度范围可取决于不同操作电压。
埋置型隔离层、及外延层的上部分可通过各种技巧来达成掺杂。举例而言，可在外延生长、外延生长后的离子布植、或以上的组合期间通过原位掺杂来掺杂该等部分。
在一具体实施例中，衬底包括装置区205。装置区可以是HV装置区。在一具体实施例中，装置区包括HV LD晶体管240。HV LD晶体管举例而言，能够在100V至140V下运作。HV晶体管在其它电压范围下运作也可有作用。衬底可包括其它装置区。举例而言，衬底可包括逻辑及/或内存区。为低电压与中电压装置提供装置区也可有作用。
衬底包括装置隔离区280。举例而言，外延层包括装置隔离区。装置隔离区可以是浅沟槽隔离(STI)区。STI区包括以隔离或介电材料填充的隔离沟槽。其它类装置隔离区也可有作用。装置隔离区将装置区与衬底上的其它区域隔离。在一具体实施例中，隔离区围绕装置区。装置区可具有矩形形状，其具有一长度及一宽度。长度(x)方向举例而言，是顺着通道长度方向，而宽度(y)方向是顺着通道宽度方向。诸如八角状装置区等其它形状的装置区也可有作用。装置隔离区从外延层的表面延展至比埋置型隔离层更浅的深度。该深度举例而言，可约为0.3μm至0.5μm。其它深度对于STI区也可有作用。
在一具体实施例中，提供深沟槽隔离区220。深沟槽隔离如图所示，穿过STI区而置，并且从衬底的表面延展至埋置型隔离层的底端下面的深度。在一具体实施例中，深沟槽隔离区围绕装置区。在一些情况下，可穿过装置区周围分布多个深沟槽隔离区，以在诸装置之间提供隔离。深沟槽隔离可作用为接面隔离。举例而言，深沟槽隔离改善外延层中的接面隔离。
在一具体实施例中，深沟槽隔离区包括将深沟槽的诸侧壁内衬的介电环222。深沟槽的宽度可约为1μm至3μm。其它宽度也可有作用。介电环举例而言，为氧化硅，并且厚到足以提供隔离。介电环的厚度可约为0.2μm至0.5μm。其它厚度也可有作用。在一具体实施例中，沟槽以多晶硅224填充。多晶硅填部可以是经掺杂多晶硅填部。在一具体实施例中，多晶硅填部为经掺杂多晶硅填部。经掺杂多晶硅填部可作用为分接头，其连至埋置型隔离层下面的衬底。举例而言，深沟槽用于为衬底提供偏压。该偏压举例而言，可以是接地。以其它偏压为衬底提供偏压也可有作用。
如图所示，深沟槽隔离区提供接面隔离，并且作用为衬底分接头。在一具体实施例中，可为接面隔离及衬底分接头提供单独深沟槽隔离区。举例而言，可为接面隔离提供第一深沟槽隔离区，并且可围绕第一深沟槽隔离区提供第二深沟槽隔离区以作用为衬底分接头。深沟槽隔离区的其它组态也可有作用。
装置区包括HV装置阱231。在一具体实施例中，HV装置阱为用于第一极性型LD晶体管的第一极性型深装置掺杂阱。HV装置的掺质浓度可约为1E16至1E17掺质/cm3。其它掺质浓度也可有作用。HV装置掺杂阱在装置隔离区底下延展，并且可具有约4μm至6μm的深度。其它深度也可有作用。
衬底的表面包括顶场氧化物246。顶场氧化物举例而言，为热顶场氧化物。在一具体实施例中，顶场氧化物为环状顶场氧化物。如图所示，顶场氧化物包括细长的八角形状。提供八角形状顶场氧化物避免了90°角，使转角处的电场积累降低。其它顶场氧化物形状也可有作用。
晶体管包括栅极241。栅极包括布置于栅极介电质242上方的栅极电极244。栅极电极可以是多晶硅，而栅极介电质则可以是热氧化硅。至于栅极电极，其可以是经掺杂栅极电极。举例而言，栅极电极可掺有第一极性型掺质。其它类栅极电极或介电质也可有作用。栅极介电质的厚度可约为0.1μm至0.4μm，而栅极电极可约为0.1μm至0.2μm。
在一具体实施例中，栅极为环状栅极。类似于顶场氧化物，栅极包括细长的八角形状。栅极部分布置于顶场氧化物上，并且部分布置于围绕顶场氧化物的衬底上。举例而言，栅极可包括布置于顶场氧化物上的重叠部分及布置于衬底上的非重叠部分。栅极的第一侧壁形成环状栅极的内侧壁，而栅极的第二侧壁形成环状栅极的外侧壁。非重叠部分中的栅极氧化物布置于衬底上，使衬底与栅极电极分离。至于重叠部分，栅极介电质可与顶场氧化物合并。在其它具体实施例中，提供非环状栅极也可有作用。举例而言，取决于所欲操作电压，可使用具有顶场氧化物的栅极及漂移区，用于使漏极区位移。
第一S/D区250与第二S/D区252布置于装置区中的衬底中。例如，S/D区布置于外延层中。S/D区为用于第一极性型HV晶体管的第一极性型掺杂区。在一具体实施例中，第一极性型为用于n型HV晶体管的n型。提供p型S/D区对于p型HV晶体管也可有作用。在一具体实施例中，S/D区重度掺有第一极性型掺质。S/D区的掺质浓度可约为1E21掺质/cm3。其它掺质浓度也可有作用。第一S/D区可以作用为漏极接端，而第二S/D区可作用为源极接端。
在一具体实施例中，第一S/D区250布置于环状顶场氧化物的开口中。第一S/D区通过顶场氧化物偏离栅极的第一侧壁。至于第二S/D区252，其布置于衬底中相邻于栅极的第二侧壁处。举例而言，第二S/D围绕环状栅极的第二侧壁。
第一S/D区可包括轻度掺杂延展区。轻度掺杂延展区举例而言，在栅极底下延展，而位在第二栅极侧壁上的偏移间隔物(图未示)则使第二S/D区偏离栅极。偏移间隔物可包括将衬底的侧壁与底端内衬的氧化物间隔物以及布置于该氧化物间隔物上的氮化物间隔物。偏移间隔物的其它组态也可有作用。第一栅极侧壁上亦可提供偏移间隔物。
该衬底如图所示，包括HV晶体管的各个阱体。举例而言，埋置型隔离层上方的外延层包括HV晶体管的各个阱体。该等阱体包括具有不同掺杂浓度的p型与n型阱。
在一具体实施例中，本体阱233布置于衬底中。举例而言，本体阱可布置于外延层中。本体阱包围第二S/D或源极区。本体阱举例而言，为第二极性型本体阱。在一具体实施例中，本体阱包括第一本体阱234及第二本体阱236。第一本体阱可称为上本体阱，而第二本体阱可称为下本体阱。举例而言，第一本体阱包围源极区，而第二本体阱包围第一本体阱。在一具体实施例中，第一体阱为中度掺杂第二极性型阱。举例而言，第一本体阱具有约1E19掺质/cm3的掺质浓度。其它掺质浓度也可有作用。如图所示，第一本体阱的深度比装置隔离区更深。举例而言，第一本体阱的深度可约为2μm至4μm。提供具有其它深度的第一本体阱也可有作用。第一本体阱234从装置隔离区底下延展至第二栅极侧壁附近。
至于第二本体阱236，其包围第一本体阱。第二本体阱236为比第一本体阱234具有更轻掺质浓度的第二极性型阱。第二本体阱可以是浓度约为1E16至1E17掺质/cm3的轻度掺杂第二极性型阱。其它掺质浓度也可有作用。如图所示，第二本体阱236的深度比第一本体阱234更深。举例而言，第二本体阱的深度可约为4μm至5μm。提供具有其它深度的第二本体阱也可有作用。第二本体阱236从装置隔离区底下延展至栅极底下。该或该等本体阱的其它组态也可有作用。
HV晶体管的通道长度举例而言，等于从源极到第二本体阱的边缘的距离。举例而言，第二本体阱下叠于栅极的量等于通道长度。一般而言，HV装置的通道长度可约为0.5μm至1.5μm。提供具有其它通道长度的HV装置也可有作用。通道长度可通过调整第二本体阱在栅极底下延展的量来裁制。
在一具体实施例中，提供本体分接头或接触部254。本体分接头相邻于源极区而置。举例而言，本体分接头254围绕源极区。如图所示，本体分接头毗连源极区。本体分接头的其它组态也可有作用。举例而言，可在装置隔离区与源极区之间提供内部STI区(图未示)。内部STI区举例而言，围绕源极区。在一具体实施例中，本体分接头为第二极性型重度掺杂区。在一具体实施例中，本体分接头与源极区共耦接。本体分接头与源极区的其它组态配置也有作用。
在一具体实施例中，可提供漏极阱238。漏极阱包围第一S/D或漏极区250。漏极阱为第一极性型掺杂阱。在一具体实施例中，漏极阱238的掺质浓度比漏极区更轻。举例而言，漏极阱可以是中度掺杂第一极性型阱。漏极阱的掺质浓度可约为1E18掺质/cm3。其它掺质浓度也可有作用。如图所示，漏极阱238具有比装置隔离区更深的深度。举例而言，漏极阱的深度可约为2μm至3μm。用于漏极阱的其它深度也可有作用。漏极阱稍微在顶场氧化物底下延展。
在一具体实施例中，提供漂移阱230。举例而言，外延层中提供漂移阱。漂移阱为比漏极阱具有更轻掺杂浓度的第一极性型掺杂阱。举例而言，漂移阱230为轻度掺杂第一极性型掺杂阱。该漂移阱的掺质浓度可约为1E16至1E17掺质/cm3。用于漂移阱的其它掺质浓度也可有作用。在其它具体实施例中，漂移阱230可具有阶化掺质分布，顶端处掺质浓度较重，而底端处掺质浓度较轻。漂移阱230比该漏极阱具有更深的深度。漂移阱的深度与第一本体阱的深度可大约相等。举例而言，漂移阱的深度可约为2μm至3μm。提供具有其它深度的漂移阱也可有作用。如图2b所示，漂移阱布置于栅极底下，并且毗连第二本体阱。在非切出区中，漂移阱230包围漏极区250与漏极阱238。
装置区中提供缩小化表面场(RESURF)阱232。RESURF阱为第二极性型掺杂阱。RESURF阱232布置于漂移阱底下，作用在于降低导通电阻并维持高电压。RESURF阱的掺质浓度可约为1E16至1E17掺质/cm3。RESURF阱的其它掺质浓度也可有作用。RESURF阱232的深度可约为4μm至5μm。其它深度也可有作用。
本体阱233、漂移阱230及RESURF阱232布置于HV装置阱231内。可将HV装置阱视为漂移阱某部分。举例而言，漂移阱230可称为上漂移阱，而HV装置阱231可称为下漂移阱。下漂移阱有助于维持高电压。
在一具体实施例中，漂移阱230与RESURF阱232两者都包括位在漏极区250与漏极阱238底下的至少一个切出区260。图2c(B-B')中所示为具有切出区的装置的截面图，而图2b(A-A')所示为没有切出区的装置的截面图。如图2a所示，漏极区250为沿着第二(y)方向的细长漏极区。y方向举例而言，是沿着通道宽度方向的。漏极区布置于环状顶场氧化物246的开口内。切出区如图2c所示，布置于漏极阱238底下，并且没有漂移阱与RESURF阱。举例而言，切出区包括漏极区250与漏极阱238。然而，切出区中没有漂移阱或RESURF阱。切出区沿着x方向将漂移阱230与RESURF阱232区分成第一与第二漂移部分229a至229b。漂移部分布置于环状栅极的腿部底下。漂移部分包括位在RESURF阱232上方的漂移阱230。
如所述，漂移阱沿着通道宽度方向在漏极区底下包括至少一个切出区。举例而言，漂移阱包括如图2c所示的至少一个切出区260、以及如图2b所示的一个非切出区。在一具体实施例中，切出区与非切出区沿着y方向(通道宽度方向)在漏极区底下分布。在一具体实施例中，多个切出区与非切出区沿着装置区的y方向在漏极区底下分布。切出区与非切出区可以是交替区域。较佳的是，切出区与非切出区沿着装置区的y方向在漏极区底下均匀分布。举例而言，切出区与非切出区在第一S/D或漏极区250底下沿着宽度方向均匀分布。切出区与非切出区的其它组态也可有作用。
切出区260在漏极区与衬底之间建立电阻路径。电阻路径可称为通过切出区所建立的一条电阻路径、或统称为通过切出区所建立的复数条电阻路径。该电阻路径降低HV装置的导通电阻(Rsp)。这使HV LDMOS装置的效能提升。
可为装置的各个接端或接触区提供金属硅化物接触部(图未示)。举例而言，可为S/D区、栅极接端及衬底接触部提供金属硅化物接触部。硅化物接触部可以是镍基硅化物接触部。举例而言，硅化物接触部可由镍或镍合金所构成。
衬底上可布置后段(BEOL)介电质(图未示)。举例而言，BEOL介电质包覆表面衬底，包括HV与核心晶体管、以及其它装置区中的装置。BEOL介电质可包括多个层间介电(ILD)阶。ILD阶包括位在接触阶介电质上方的金属阶介电质。该等金属与接触阶介电质可以是氧化硅。举例而言，氧化硅可以是通过化学气相沉积(CVD)所形成的TEOS。提供用于金属与接触阶介电质的低k介电质、或低k与TEOS介电质的组合也可有作用。该BEOL介电质可包括介于诸ILD阶之间、或介于金属阶与接触阶介电质之间的介电质蚀刻终止衬垫。其它BEOL介电质组态也可有作用。
大体上，金属阶介电质包括导体或金属线，而该接触阶介电质则包括贯孔接点。导体及接触部可由诸如铜、铜合金、铝、钨或其组合的金属所构成。其它合适类型的金属、合金或导电材料也可有作用。在一些情况下，导体及接触部可由相同材料所构成。举例而言，在上金属阶中，导体及接触部可通过双镶嵌程序来形成。这导致导体及接触部具有相同材料。在一些情况下，导体及接触部可具有不同材料。举例而言，在接触部及导体是通过单镶嵌程序来形成的情况下，导体及接触部的材料可不同。其它诸如反应性离子蚀刻(RIE)等技巧亦可用于形成金属线。
如所述，该BEOL介电质包括多个ILD阶。举例而言，可提供x个ILD阶。装置举例而言，可包括6个ILD阶(x＝6)。其它ILD阶数目也可有作用。ILD阶的数目举例而言，可取决于设计要求或所涉及的逻辑程序。ILD阶的金属阶可称为Mi，其中i是自1至x并且是x个ILD阶中的第i个ILD阶。ILD阶的接触阶可称为Vi-1，其中i为x个ILD阶中的第i个ILD阶。与衬底上各个装置区的装置相连的互连通过BEOL介电质的ILD阶中的导体与接触部来提供。
图3展示HV装置301的另一个具体实施例的截面图。该截面图举例而言，类似于图2c的截面图。举例而言，该截面图绘示切出区260。跨非切出区的俯视图与截面图可类似于图2a至图2b，差别在于根据图3所作的修改。共通的组件可不作说明或详细说明。
如图所示，衬底上的装置区205包括HV LDMOS晶体管240。举例而言，装置区布置于衬底210上的外延层211中。外延层包括用以将装置区与衬底隔离的埋置型隔离层212。诸如STI区的装置隔离区280围绕装置区。装置区包括装置阱231。
HV晶体管包括布置于环状本体阱231中的源极区252。源极区为环状源极区，并且围绕环状栅极241。栅极部分布置于环状顶场氧化物246上。本体阱包括围绕源极区的环状本体分接头254。晶体管的漏极区250布置于环状场氧化物的开口中。提供漏极阱238。漏极阱包围漏极区。漂移阱230布置于栅极底下的装置区中。RESURF阱232布置于漂移阱底下。漂移阱毗连本体阱。在一具体实施例中，漂移阱与RESURF阱两者都包括布置于漏极区与漏极阱底下的至少一个切出区260。切出区没有漂移阱与RESURF阱。举例而言，切出区使漂移阱与RESURF阱分离成第一与第二部分229a至229b。
深沟槽隔离区220如图所示，穿过STI区而置，并且从衬底的表面延展至埋置型隔离层的底端下面的深度。在一具体实施例中，深沟槽隔离区围绕装置区。深沟槽隔离可作用为接面隔离以及用以为衬底提供偏压的分接头。在一具体实施例中，深沟槽隔离接近装置区而置，作用为垂直板。举例而言，深沟槽隔离区靠近STI区的内缘而置。另外，深沟槽隔离区毗连本体阱。在一具体实施例中，深沟槽隔离区毗连下本体阱236。
通过使用深沟槽隔离区来提供多晶硅板，可裁制本体阱与装置阱的空乏边界使的向下弯折而不是向上弯折。举例而言，多晶硅板造成空乏边界朝向埋置型隔离层向下弯曲。这进一步改善崩溃电压(BV)，并且降低装置的Rsp，由此进一步提升可靠度与装置效能。另外，将深沟槽隔离区更靠近装置区移动会缩减装置区的尺寸。
在其它具体实施例中，装置包括深沟槽隔离区，其接近装置区布置到足以作用为没有切出区的垂直多晶硅板。举例而言，深沟槽隔离区靠近STI区的内缘而置。在一具体实施例中，深沟槽隔离区毗连本体阱。在一具体实施例中，深沟槽隔离区毗连下本体阱。至于漂移区，其包括上漂移阱230与下漂移阱231，两者之间具有RESURF阱232。漂移区中未提供切出漂移区。
图4a至图4e展示用于形成装置的程序401的一具体实施例的简化截面图。该装置举例而言，类似于图2a至图2c及图3所述。共通的组件可不作说明或详细说明。
请参阅图4a，所提供的是上有形成该装置的衬底410。该装置举例而言，为IC。其它类型的装置也可有作用。该衬底可以是硅衬底。举例而言，该衬底可以是上有并列形成多个装置的硅芯片。其它合适的半导体衬底类型也可有作用。该衬底可以是掺杂衬底。举例而言，该衬底可轻度掺有第二极性型掺质，诸如轻度掺杂p型衬底。提供具有其它类掺质或掺质浓度的衬底、及未掺杂衬底也可有作用。
在一具体实施例中，处理该衬底以在该衬底上形成外延层411。举例而言，进行外延生长以形成该外延层。该外延层举例而言，为衬底的表面上生长的硅外延层。外延层的厚度可约为10μm。形成具有其它厚度的外延层也可有作用。在一具体实施例中，该处理形成具有埋置型隔离层412与表面装置层414的外延层。
在一具体实施例中，该埋置型隔离层412包括经掺杂埋置型隔离层。在一具体实施例中，经掺杂埋置型隔离层包括第一极性型重度掺杂埋置型隔离层。举例而言，埋置型隔离层为n型重度掺杂埋置型隔离层。该埋置型隔离层作用在于将该表面装置层与该衬底隔离。举例而言，N+埋置层将外延层的上部分与p型掺杂衬底隔离。掺杂该埋置型隔离层可通过原位掺杂或离子布植来达成。举例而言，在外延生长期间进行原位掺杂直到该埋置型隔离层的厚度。替代地，在该外延层达到该埋置型隔离层的厚度之后才进行离子布植。通过原位掺杂与离子布植来掺杂该埋置型隔离层也可有作用。在其它具体实施例中，该衬底可以是使用例如布植掩模通过离子布植形成有埋置型隔离层的主体衬底。
至于表面装置层414，其可通过持续外延生长来形成。该表面装置层举例而言，可轻度掺有第二极性型掺质，诸如p型掺质。以其它掺质浓度及/或n型掺质来掺杂该表面装置层也可有作用。该表面装置层的掺杂可通过原位掺杂及/或离子布植来达成。
处理该衬底以界定装置区405。举例而言，处理该衬底以界定HV装置区。界定该装置区包括形成围绕该装置区的隔离区480。举例而言，该隔离区围绕作用为该装置区的表面装置层。在一具体实施例中，该隔离区为浅沟槽隔离(STI)区。该STI区延展约3μm至5μm的深度。
可将各种程序用于形成该STI区。举例而言，可使用蚀刻及屏蔽技巧来蚀刻该衬底以形成隔离沟槽。举例而言，使用分划板来曝照诸如光阻的软掩模层。显影之后，将该分划板的图型转移至该软掩模层。然后，将该掩模用于蚀刻该衬底，举例而言，通过诸如反应性离子蚀刻的异向性蚀刻来进行蚀刻。这形成该隔离沟槽，然后用诸如氧化硅的介电材料将该隔离沟槽填充。可进行化学机械研磨(CMP)以移除过量氧化物，并且提供平面型衬底顶端表面。该CMP使该STI区域完整形成。其它程序亦可用于形成STI区。其它类隔离区也有作用。该程序亦可包括为其它类装置区形成隔离区。
请参阅图4b，形成深沟槽隔离420。该深沟槽隔离如图所示，穿过该STI区所形成，并且从该衬底的表面穿过该埋置型隔离层延展到下面的衬底内。在一具体实施例中，深沟槽隔离区围绕装置区。在一些情况下，可穿过装置区周围分布多个深沟槽隔离区，以在诸装置之间提供隔离。深沟槽隔离可作用为接面隔离。举例而言，深沟槽隔离改善外延层中的接面隔离。
在一具体实施例中，该深沟槽隔离区包括将深沟槽内衬的介电环422。深沟槽的宽度可约为1μm至3μm。提供其它宽度也可有作用。介电环举例而言，为氧化硅，并且厚到足以提供隔离。在一具体实施例中，该沟槽以多晶硅424填充。多晶硅填部可以是经掺杂多晶硅填部。在一具体实施例中，多晶硅填部为经掺杂多晶硅填部。经掺杂多晶硅填部可作用为分接头，其连至埋置型隔离层下面的衬底。举例而言，该深沟槽耦接至偏压以为该衬底提供偏压。该偏压举例而言，为接地。其它偏压也可有作用。在一些情况下，该深沟槽隔离亦可作用为垂直板。举例而言，该深沟槽隔离更接近该装置而置，以作用为垂直多晶硅板。该或该等深沟槽的其它组态也可有作用。
为了形成该深沟槽隔离，可在该衬底中形成深沟槽。该深沟槽举例而言，可以形成于该外延层中，并且延伸穿透该STI区进到该衬底内。该深沟槽可使用屏蔽与蚀刻技巧来形成。在一具体实施例中，在衬底上形成诸如氧化硅及/或氮化硅的硬掩模，并且使用光阻掩模将该硬掩模图型化。将该光阻掩模的图型转移至该硬掩模。使用该硬掩模蚀刻该衬底以形成该深隔离沟槽。可在该衬底上沉积诸如氧化硅的介电层，内衬该衬底的表面及该深隔离沟槽。进行诸如RIE的蚀刻以移除该介电层的水平部分，留下将该深隔离沟槽的侧壁内衬的介电环。举例而言，通过CVD在该衬底上沉积多晶硅层。该介电层可通过原位掺杂或离子布植来掺杂。之后，通过例如CMP将该衬底平坦化，形成该深沟槽隔离。
在图4c中，形成HV装置阱431。在一具体实施例中，该装置阱为用于第一极性型LD晶体管的第一极性型深装置掺杂阱。HV装置的掺质浓度可约为1E16至1E17掺质/cm3。其它掺质浓度也可有作用。HV装置掺杂阱在装置隔离区底下延展，并且可具有约4μm至6μm的深度。其它深度也可有作用。该HV装置阱可作用为更低漂移阱。为了形成该装置阱，可使用诸如光阻层的布植掩模来进行离子布植程序。将该布植掩模图型化以使该装置区曝露。将掺质植入该装置区中的衬底内，形成该装置阱。在一些情况下，可进行多次布植以形成该装置阱。举例而言，取决于该阱体的深度，可运用多次布植。在单一布植程序中形成该阱体也可有作用。
形成顶场氧化物446。在一具体实施例中，顶场氧化物为环状顶场氧化物。如图所示，顶场氧化物包括细长的八角形状。提供八角形状顶场氧化物避免了90°角，使转角处的电场积累降低。在一具体实施例中，该顶场氧化物通过热氧化作用所形成。举例而言，在该衬底上形成氧化掩模。该氧化掩模可包括在下面具有垫氮化物的氮化硅层。如前述，通过屏蔽与蚀刻技巧将该氧化掩模图型化。该氧化掩模使该衬底待形成该顶场氧化物处的表面曝露。进行热氧化作用以形成环状顶场氧化物。在形成该顶场氧化物之后，移除该硬掩模。该硬掩模举例而言，可通过对氧化物具有选择性的湿蚀刻来移除。该热氧化作用形成具有厚度约为0.2μm至0.4μm的顶场氧化物。其它厚度也可有作用。
请参阅图4d，该程序继续形成该HV装置的各个阱体。如图所示，在该衬底中形成本体阱433、漂移阱429以及漏极阱438。举例而言，在该装置内的该外延层中形成该等本体阱与漂移阱。
在一具体实施例中，本体阱包括第一本体阱434及第二本体阱436。该第一本体阱可以是中度掺杂第二极性型阱。掺质浓度举例而言，可约为1E18至1E19掺质/cm3。其它掺质浓度也可有作用。该第一本体阱从该装置隔离区底下延展至栅极区的边缘附近。该栅极区举例而言，为上有随后形成栅极的区域。该栅极举例而言，可组配成用于环状栅极。其它类栅极也可有作用。该第一本体阱的深度可约为2μm至3μm。提供具有其它深度的第一本体阱也可有作用。在一具体实施例中，第一本体阱组配成用来容纳第二S/D区及本体分接头区域。
至于该第二本体阱，其为第二极性型掺杂阱，并且含括该第一个本体阱。该第二本体阱从装置隔离区底下延展至栅极区底下。该第二本体阱的深度可约为3μm至5μm。其它深度也可有作用。该第二本体阱可比该第一本体阱具有更轻掺质浓度。举例而言，该第二本体阱可以是轻度掺杂p型阱。该第二本体阱的掺质浓度可约为1E16至1E17掺质/cm3。其它掺质浓度也可有作用。该等本体阱的其它组态也可有作用。
漏极阱438相邻于该顶场氧化物而置。在一具体实施例中，该漏极阱布置于该环状场氧化物的开口底下的衬底中。该漏极阱如图所示，稍微在顶场氧化物底下延展。漏极阱为第一极性型掺杂阱。在一具体实施例中，该漏极阱的掺质浓度比漏极区更轻。举例而言，漏极阱可以是中度掺杂第一极性型阱。该漏极阱的掺质浓度可约为1E17至1E18掺质/cm3。其它掺质浓度也可有作用。如图所示，该漏极阱具有比装置隔离区更深的深度。举例而言，漏极阱的深度可约为2μm至3μm。用于漏极阱的其它深度也可有作用。
在一具体实施例中，该漂移阱包括上漂移阱430及RESURF阱432。该上漂移阱为比漏极阱具有更轻掺杂浓度的第一极性型掺杂阱。举例而言，该漂移阱为轻度掺杂第一极性型掺杂阱。该上漂移阱的掺质浓度可约为1E16至1E17掺质/cm3。用于漂移阱的其它掺质浓度也可有作用。在其它具体实施例中，该漂移阱可具有阶化掺质分布，顶端处掺质浓度较重，而底端处掺质浓度较轻。该漂移阱比该漏极阱具有更深的深度。漂移阱可具有与第一本体阱的深度大约相等的深度。漂移阱布置于栅极底下，并且毗连第二本体阱。
至于RESURF阱，其为第二极性型掺杂隔离阱。RESURF阱布置于上漂移阱底下。RESURF阱的掺质浓度可约为1E16至1E17掺质/cm3。RESURF阱的其它掺质浓度也可有作用。
在一具体实施例中，漂移阱在漏极阱底下包括至少一个切出区460。举例而言，漂移阱包括至少一个切出区与一个非切出区。该等切出与非切出区沿着装置区的宽度方向在漏极区中分布。在一具体实施例中，漂移区域包括多个切出与非切出区。较佳的是，切出与非切出区沿着装置区的宽度方向在漏极区中均匀分布。举例而言，切出与非切出区沿着第一S/D或漏极区的宽度方向均匀分布。切出与非切出区的其它组态也可有作用。切出区如图所示，没有漂移阱。举例而言，切出区沿着通道长度方向将漂移阱区分成第一漂移部分429a及第二漂移部分429b。漂移部分包括位在RESURF阱上方的上漂移阱。至于非切割区，其包括漂移阱及位在漏极阱底下的RESURF阱。
各种阱体可使用单独布植程序来形成。类似阱体可使用相同布植程序来形成。举例而言，具有相同极性型掺质、掺质浓度及深度的阱体可使用相同布植程序来形成。在一些情况下，位置类似的阱体可使用相同布植掩模使用单独布植程序来形成。举例而言，第一与第二本体阱可使用相同布植掩模通过单独布植程序来形成。提供斜角布植也可有作用。同样地，上与下漂移阱可使用具有相同掩模的单独布植程序来形成。使用不同单独掩模在单独布植程序中形成本体阱或漂移阱也可有作用。可使用漏极阱掩模在单独布植程序中形成漏极阱。
一般而言，先形成具有更轻掺质浓度的更深阱体。稍后形成具有更浓掺质浓度的更浅阱体。举例而言，可先形成第一与第二本体阱，后面跟着上与下漂移阱。至于漏极阱，其可最后才形成。用于形成阱体的其它顺序也可有作用。另外，一些布植可运用多个布植程序来建立所欲深度与掺质分布。
请参阅图4e，该程序继续形成晶体管。在一具体实施例中，形成栅极441。形成栅极包括在衬底上形成栅极层。在一具体实施例中，栅极层包括栅极介电层与栅极电极层。栅极介电质可以是通过热氧化作用所形成的氧化硅层，而栅极电极则可以是通过化学气相沉积(CVD)所形成的多晶硅层。该电极可掺有第一极性型掺质。掺杂该电极可通过离子布植或通过原位掺杂来达成。栅极介电层的厚度可约为至而栅极电极层的厚度可约为0.1μm至0.2μm。其它厚度也可有作用。
在衬底上形成栅极层之后，将该等栅极层图型化以形成栅极。使用屏蔽与蚀刻技巧来达到将栅极层图型化。举例而言，由诸如反应性离子蚀刻(RIE)的异向性蚀刻提供图型化阻剂掩模。该蚀刻移除栅极层的曝露部分，将栅极留在装置区的栅极区中。将栅极层图型化亦可在其它装置区中形成栅极。栅极包括栅极介电质442上方的栅极电极444。在一具体实施例中，栅极为环状栅极，并且与顶场氧化物重叠。举例而言，栅极包括位在衬底上的非重叠部分及布置于顶场氧化物上的重叠部分。将栅极层图型化使装置区中的第一与第二S/D区曝露。在一具体实施例中，亦使本体分接头区域曝露。
该程序接着形成S/D区及本体分接头。在一具体实施例中，晶体管的S/D区中形成轻度掺杂延展区。轻度掺杂延展区举例而言，为轻度掺杂第一极性区。为了形成轻掺杂延展区，使S/D区曝露的布植掩模用于轻掺杂第一极性型布植。该布植将第一极性型掺质植入以在S/D区中形成轻掺杂延展区。该轻度掺杂延展区举例而言，与栅极的侧壁对准。轻度掺杂延展区可在栅极底下稍微延展。亦可为HV晶体管的第一S/D区提供轻度掺杂延展区。该布植也可为其它第一极性型晶体管及接触区形成轻度掺杂延展部。可进行第二极性型的轻度掺杂布植，以为第二极性型晶体管及接触区形成第二极性型轻度掺杂延展部。
在形成轻度掺杂延展区之后，可形成栅极侧壁间隔物。举例而言，在栅极的第一与第二侧壁上形成侧壁间隔物。在一具体实施例中，形成侧壁间隔物包括在衬底上形成第一与第二间隔物层。第一间隔层可以是通过CVD所形成的氧化硅层，而第二间隔层可以是通过CVD所形成的氮化硅层。进行诸如RIE的异向性蚀刻。该蚀刻移除间隔层的水平部分，在栅极侧壁上留下侧壁间隔物。
装置区中衬底上形成第一极性型S/D区。第一极性型S/D区为重度掺杂区。举例而言，装置区中形成第一S/D区450与第二S/D区452。第二S/D区为环状S/D区。第二S/D区举例而言，通过栅极侧壁间隔物偏离第二栅极侧壁。至于第一HV S/D区，其通过场氧化物偏离栅极。然而，漂移阱为第一S/D区至本体阱与栅极提供连接。形成S/D区使用布植掩模通过布植来达成。举例而言，该布植使S/D区曝露，使该布植能够植入第一极性型掺质以形成第一极性型S/D区。该布植亦可在其它装置区中形成第一极性型S/D区及接触区。
装置区中形成重度掺杂第二极性型本体分接头或接触部454。如图所示，本体分接头相邻于第二S/D区而形成。本体分接头可以是环状本体分接头。可进行使用本体分接头布植掩模的布植，以在装置区中形成第二极性型本体分接头。该布植亦可用于为第二极性型晶体管形成第二极性型S/D区及在其它装置区中形成其它第二极性型接触部。
该程序可接着在晶体管的各个接端上形成金属硅化物接触部及在装置区中形成衬底接触部。举例而言，可为S/D区、栅极接端及本体分接头提供金属硅化物接触部。金属硅化物接触部可以是镍基硅化物接触部。举例而言，硅化物接触部可由镍或镍合金所构成。为了形成金属硅化物接触部，金属层在衬底上形成并经退火以造成与金属及已曝露硅表面起反应作用。该反应作用形成金属硅化物。过量未反应金属举例而言，通过湿蚀刻来移除。
该程序可接着形成该装置。举例而言，可进行后段(BEOL)程序以形成具有多个ILD阶的BEOL介电质，如前所述，用以对记忆胞的接端形成互连。进行附加程序以完成IC。这些程序举例而言，包括最终钝化、分切及封装。亦可包括其它程序。
再者，据了解，可修改图4a至图4e的程序以形成如图3所述的装置。举例而言，可将用于形成深沟槽隔离的掩模修改成更靠近本体阱而置。另外，可修改该程序以形成没有切出区的装置。
本发明可体现成其它特定形式而不会脱离其精神或主要特性。因此，前述具体实施例在所有层面都要视为说明性，而不是限制本文中所述的发明。本发明的范畴从而由随附权利要求书指出，而不是由前述说明指出，而且均等于权利要求书的意义及范围内的所有变更全都意欲囊括于其中。

Claims (20)

1.一种装置，包含：
具有装置区的衬底；
位在该装置区中的晶体管，该晶体管包括位在该衬底上的栅极，该栅极包括第一栅极侧壁与第二栅极侧壁、与该第一栅极侧壁相邻而置的第一源极/漏极(S/D)区以及与该第二栅极侧壁相邻而置的第二S/D区；
布置于该装置区中的本体阱，该本体阱包围该第二S/D区，并且在该栅极的一部分底下延展超出该第二栅极侧壁；以及
布置于该衬底中的漂移阱，其中，该漂移阱包含设置在该第一S/D区的第一部分底下的非切出区以及设置在该第一S/D区的第二部分底下的切出区，该非切区在该栅极底下延展至该本体阱且将该第一S/D区耦接至该本体阱，该切出区没有该漂移阱，该切出区经结构化而使该晶体管的导通电阻降低。
2.如权利要求1所述的装置，包含：
布置于该装置区中该衬底上的顶场氧化物；以及
其中，该栅极包括与布置于该衬底上的该第二栅极侧壁非重叠的部分以及与布置于该顶场氧化物上的该第一栅极侧壁重叠的部分，并且该第一S/D区通过该顶场氧化物偏离该栅极。
3.如权利要求1所述的装置，其特征在于：
一或多个非切出区沿着该第一S/D区的宽度方向分布；以及
一或多个切出区沿着该第一S/D区的该宽度方向分布。
4.如权利要求1所述的装置，其特征在于：
多个非切出区沿着该第一S/D区的宽度方向分布；以及
多个切出区沿着该第一S/D区的该宽度方向分布。
5.如权利要求1所述的装置，包含：
布置于该漂移阱下面的缩小化表面场(RESURF)阱；
布置于该装置区中的装置阱，该装置阱包围该漂移阱与该RESURF阱；以及
其中，该非切出区布置于该第一S/D区的该第一部分底下，包括该漂移阱与该RESURF阱，并且该切出区布置于该第一S/D区的该第二部分底下，并且没有该漂移阱与该RESURF阱。
6.如权利要求1所述的装置，包含布置于该第一S/D区下面并将该第一S/D区包围的漏极阱。
7.如权利要求6所述的装置，其特征在于：
该非切出区布置于该第一S/D区的该第一部分及该漏极阱底下；以及
该切出区布置于该第一S/D区的该第二部分及该漏极阱底下，该切出区没有该漂移阱。
8.如权利要求6所述的装置，包含：
布置于该漂移阱下面的缩小化表面场(RESURF)阱；
布置于该装置区中的装置阱，该装置阱包围该漂移阱与该RESURF阱；以及
其中，该非切出区布置于该第一S/D区的该第一部分及该漏极阱底下，包括该漂移阱与该RESURF阱，并且该切出区布置于该第一S/D区的该第二部分及该漏极阱底下，并且没有该漂移阱与该RESURF阱。
9.如权利要求1所述的装置，包含：
包围该漂移阱与该本体阱的装置阱；
布置于该装置区下面该衬底中的埋置型隔离层；以及
围绕该装置区的深沟槽隔离区，其中，该深沟槽隔离区从该衬底的顶端表面穿过该埋置型隔离层延展至下面的该衬底，并且其中，该深沟槽隔离区组配成用来作用为用以降低该导通电阻的垂直板。
10.如权利要求9所述的装置，其特征在于，该深沟槽隔离区域包含：
将内有布置该深沟槽隔离区的深沟槽的深沟槽侧壁内衬的隔离环；以及
位在该深沟槽隔离区中的多晶硅填部，该多晶硅填部通过该隔离环与该深沟槽侧壁隔离。
11.如权利要求1所述的装置，包含将该装置区围绕的装置隔离区。
12.如权利要求1所述的装置，其特征在于，该本体阱包含：
将该第二S/D区包围的上本体阱；以及
将该上本体阱包围的下本体阱。
13.如权利要求1所述的装置，包含在该衬底上形成的外延层，该外延层作用为用于该装置区的表面衬底。
14.如权利要求1所述的装置，包含布置于该衬底中的本体接触区，该本体接触区与该第二S/D区共耦接。
15.如权利要求1所述的装置，包含：
布置于该装置区中该衬底上的环状顶场氧化物；
该栅极包括具有内栅极侧壁与外栅极侧壁的环状栅极，该内栅极侧壁作用为该第一栅极侧壁，而该外栅极侧壁作用为该第二栅极侧壁，该环状栅极包括与布置于该衬底上的该外栅极侧壁非重叠的部分以及与布置于该顶场氧化物上的该内栅极侧壁重叠的部分；
该第一S/D区布置于该环状顶场氧化物的开口内的该衬底中，并且通过该顶场氧化物偏离该栅极；
该第二S/D区包含布置于该衬底中相邻于该外栅极侧壁处的环状第二S/D区；以及
该本体阱包含布置于该装置区中的环状本体阱，该本体阱包围该第二S/D区，并且在该栅极的一部分底下延展超出该外栅极侧壁。
16.如权利要求1所述的装置，其特征在于，该切出区在该第一S/D区的该第二部分及该衬底中建立电阻路径，以降低该晶体管的该导通电阻。
17.一种用于形成装置的方法，包含：
提供具有装置区的衬底；
在该装置区中形成本体阱；
在该装置区中形成漂移阱，该漂移阱包括非切出区以及没有该漂移阱的切出区；
在该衬底上形成栅极，该栅极包括第一与第二栅极侧壁；以及
形成第一源极/漏极(S/D)区与第二源极/漏极(S/D)区，该第二S/D区布置在相邻于该第二栅极侧壁处及该本体阱内，以及该第一S/D区布置在相邻于该第一栅极侧壁处，该漂移阱的该非切出区将该第一S/D区的第一部分耦接至该本体阱，并且该漂移阱的该切出区经结构化而降低该晶体管的导通电阻。
18.如权利要求17所述的方法，其特征在于，形成该漂移阱包含形成：
沿着该第一S/D区的宽度方向分布的一或多个切出区；以及
沿着该第一S/D区的该宽度方向分布的一或多个非切出区。
19.如权利要求17所述的方法，包含：
形成埋置型隔离层以将该装置区与下面的该衬底隔离；以及
形成围绕该装置区的深沟槽隔离区，其中，该深沟槽隔离区从该衬底的表面穿过该埋置型隔离层延展至下面的该衬底，其中，该深沟槽隔离区组配成用来作用为用以降低该导通电阻的垂直板。
20.一种装置，包含：
具有装置区的衬底；
位在该装置区中的晶体管，该晶体管包括布置于该衬底上的栅极，该栅极包括第一栅极侧壁与第二栅极侧壁、与该第一栅极侧壁相邻而置的第一源极/漏极(S/D)区以及与该第二栅极侧壁相邻而置的第二S/D区；
布置于该装置区中的本体阱，该本体阱包围该第二S/D区，并且在该栅极的一部分底下延展超出该第二栅极侧壁；
布置于该衬底中的漂移阱，其中，该漂移阱布置于该第一S/D区的一部分底下，并且在该栅极底下延展至该本体阱，该漂移阱将该第一S/D区耦接至该本体阱；
包围该漂移阱与本体阱的装置阱；以及
围绕该装置区的深沟槽隔离区，其中，该深沟槽隔离区从该衬底的表面延展至该装置阱下面该衬底中的一深度处，其中，该深沟槽隔离区组配成用来作用为用以降低导通电阻的垂直板。
CN201910040363.0A 2018-02-19 2019-01-16 低导通电阻的高电压金属氧化物半导体晶体管 Active CN110176486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/898,671 US10510831B2 (en) 2018-02-19 2018-02-19 Low on resistance high voltage metal oxide semiconductor transistor
US15/898,671 2018-02-19

Publications (2)

Publication Number Publication Date
CN110176486A true CN110176486A (zh) 2019-08-27
CN110176486B CN110176486B (zh) 2022-06-21

Family

ID=67482235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910040363.0A Active CN110176486B (zh) 2018-02-19 2019-01-16 低导通电阻的高电压金属氧化物半导体晶体管

Country Status (4)

Country Link
US (1) US10510831B2 (zh)
CN (1) CN110176486B (zh)
DE (1) DE102019200781A1 (zh)
TW (1) TWI680534B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN113990917A (zh) * 2020-07-27 2022-01-28 格芯(美国)集成电路科技有限公司 具有在体衬底中的嵌入的隔离层的晶体管
WO2022142370A1 (zh) * 2020-12-31 2022-07-07 无锡华润上华科技有限公司 一种半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045271B2 (ja) * 2018-06-28 2022-03-31 エイブリック株式会社 半導体装置及び半導体チップ
US11594597B2 (en) * 2019-10-25 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Selective polysilicon growth for deep trench polysilicon isolation structure
US11462639B2 (en) 2019-12-26 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
TWI769790B (zh) * 2020-04-29 2022-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TWI786976B (zh) * 2021-01-08 2022-12-11 立錡科技股份有限公司 高壓元件、高壓控制元件及其製造方法
US11508757B2 (en) * 2021-01-12 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltage capability of high voltage device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090347A1 (en) * 2006-10-13 2008-04-17 Tsung-Yi Huang Lateral power MOSFET with high breakdown voltage and low on-resistance
CN101465378A (zh) * 2007-12-20 2009-06-24 夏普株式会社 半导体器件及其制造方法
CN103943668A (zh) * 2013-01-23 2014-07-23 飞思卡尔半导体公司 带有加强的3d resurf的半导体器件
US20150270333A1 (en) * 2014-03-18 2015-09-24 Freescale Semiconductor, Inc. Semiconductor Device with Peripheral Breakdown Protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577020B (zh) * 2013-05-15 2017-04-01 聯華電子股份有限公司 高壓金氧半導體電晶體元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090347A1 (en) * 2006-10-13 2008-04-17 Tsung-Yi Huang Lateral power MOSFET with high breakdown voltage and low on-resistance
CN101465378A (zh) * 2007-12-20 2009-06-24 夏普株式会社 半导体器件及其制造方法
CN102856386A (zh) * 2007-12-20 2013-01-02 夏普株式会社 半导体器件及其制造方法
CN103943668A (zh) * 2013-01-23 2014-07-23 飞思卡尔半导体公司 带有加强的3d resurf的半导体器件
US20150270333A1 (en) * 2014-03-18 2015-09-24 Freescale Semiconductor, Inc. Semiconductor Device with Peripheral Breakdown Protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN113990917A (zh) * 2020-07-27 2022-01-28 格芯(美国)集成电路科技有限公司 具有在体衬底中的嵌入的隔离层的晶体管
WO2022142370A1 (zh) * 2020-12-31 2022-07-07 无锡华润上华科技有限公司 一种半导体器件

Also Published As

Publication number Publication date
TW201935613A (zh) 2019-09-01
DE102019200781A1 (de) 2019-08-22
CN110176486B (zh) 2022-06-21
US20190259829A1 (en) 2019-08-22
TWI680534B (zh) 2019-12-21
US10510831B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
CN110176486A (zh) 低导通电阻的高电压金属氧化物半导体晶体管
EP1946378B1 (en) Method of manufacturing a semiconductor device
US9728632B2 (en) Deep silicon via as a drain sinker in integrated vertical DMOS transistor
US7915155B2 (en) Double trench for isolation of semiconductor devices
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US6875650B2 (en) Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
US20070284659A1 (en) Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions
US20060125045A1 (en) Process of fabricating semiconductor devices with isolation and sinker regions containing trenches filled with conductive material
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
EP1868239A1 (en) Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body
WO2016022975A1 (en) Methods and apparatus for ldmos devices with cascaded resurf implants and double buffers
US9735265B2 (en) Reduced area power devices using deep trench isolation
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
WO2008055095A2 (en) Junction isolated poly-silicon gate jfet
US20160322262A1 (en) Integration of devices
US7435628B1 (en) Method of forming a vertical MOS transistor
KR101798241B1 (ko) 반도체 장치 및 그 제조 방법
JPH0332234B2 (zh)
CN105977285A (zh) 半导体器件及其制造方法
CN102956639B (zh) 沟槽型金属氧化物半导体元件及其制造方法
CN207781614U (zh) 功率半导体器件
CN207781609U (zh) 功率半导体器件
CN106898637B (zh) 具有梯度注入区的半导体元件及其制造方法
CN104701365B (zh) 半导体器件及其形成方法
CN109980009A (zh) 一种半导体器件的制造方法和集成半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant