CN110168755A - 发光二极管芯片 - Google Patents

发光二极管芯片 Download PDF

Info

Publication number
CN110168755A
CN110168755A CN201880005643.1A CN201880005643A CN110168755A CN 110168755 A CN110168755 A CN 110168755A CN 201880005643 A CN201880005643 A CN 201880005643A CN 110168755 A CN110168755 A CN 110168755A
Authority
CN
China
Prior art keywords
layer
light
conductive type
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880005643.1A
Other languages
English (en)
Other versions
CN110168755B (zh
Inventor
吴世熙
金在权
金钟奎
金贤儿
李俊燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority claimed from PCT/KR2018/010858 external-priority patent/WO2019066339A1/ko
Publication of CN110168755A publication Critical patent/CN110168755A/zh
Application granted granted Critical
Publication of CN110168755B publication Critical patent/CN110168755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

本发明提供一种改善了光提取效率的发光二极管芯片。根据一实施例的发光二极管芯片包括：基板；第一导电型半导体层，位于基板上；台面，包含活性层及第二导电型半导体层，以沿第一导电型半导体层的边缘部位使第一导电型半导体层的上表面暴露的方式位于第一导电型半导体层的一部分区域上；(多个)侧面覆盖层，覆盖台面的侧面；以及反射结构物，与(多个)侧面覆盖层隔开而位于暴露的所述第一导电型半导体层上。

Description

发光二极管芯片
技术领域
本发明涉及一种发光二极管芯片，尤其涉及一种改善了光提取效率的发光二极管芯片。
背景技术
通常，可以在一个基板上形成多个发光二极管芯片，然后根据分离区域将多个发光二极管芯片进行分割，从而获得单个发光二极管芯片。此时，可以通过向所述分离区域照射激光来实现芯片分割，为此，在分离区域不布置除了基板和/或GaN层之外的其他层(例如，电极、绝缘层等)。
若在分离区域布置除了基板和/或GaN层之外的其他层，则当进行分割工序时，在布置于分离区域的所述层可能发生损伤。在分离区域发生的各层的损伤不仅导致发光二极管芯片的可靠性下降，而且这些损伤并不局限于分离区域内，而是扩展到内部区域，随此可能发生芯片不良。结果，对应于分离区域的各个发光二极管芯片的边缘部位的损伤造成发光二极管芯片的良品率降低。
另外，虽然能够通过在分离区域仅布置基板和/或GaN层来防止可靠性下降及芯片良品率降低，但是在对应于分离区域的各个发光二极管芯片的边缘部位发生因漏光而造成的光损失，从而会降低发光二极管的发光效率。
发明内容
技术问题
本发明要解决的课题在于提供一种能够防止可靠性下降及良品率降低的同时提高光提取效率的发光二极管芯片。
技术方案
根据本发明的一实施例的发光二极管芯片包括：基板；所述第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；(多个)侧面覆盖层，覆盖所述台面的侧面；以及反射结构物，与所述(多个)侧面覆盖层隔开而位于暴露的所述第一导电型半导体层上。
根据本发明的又一实施例的发光二极管芯片包括：基板；第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；下部绝缘层，覆盖所述台面的侧面，并从所述台面侧面向暴露的所述第一导电型半导体层的上表面延伸；垫金属层，覆盖所述下部绝缘层，并连接于在所述台面的侧面侧暴露的第一导电型半导体层；上部绝缘层，覆盖所述垫金属层；以及反射结构物，在所述台面的侧面侧沿所述基板的边缘部位布置，其中，所述反射结构物与所述下部绝缘层、垫金属层及上部绝缘层隔开，在所述台面的侧面侧，暴露的第一导电型半导体层的上表面以包括具有第一高度的区域以及具有低于所述第一高度的第二高度的区域的形式呈阶梯状。
根据本发明的又一实施例的发光二极管芯片包括：基板；第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；电流阻挡层，覆盖所述台面的侧面；以及反射结构物，与所述电流阻挡层及第一导电型半导体层隔开而位于所述基板上。
有益效果
根据本发明的实施例，通过沿芯片边缘部位在第一导电型半导体层或基板上布置反射结构物，能够减小由于漏光造成的光损失而提高光提取效率。进而，将所述反射结构物与台面以及覆盖台面的层隔开布置，从而即使在分割芯片时所述反射结构物发生损伤，也能够防止所述反射结构物的损伤转移到邻近的其他层，从而能够防止发光二极管芯片的可靠性下降及良品率降低。
附图说明
图1是用于说明根据本发明的一实施例的发光二极管芯片的示意性平面图。
图2是沿图1的截取线A-A'截取的剖面图。
图3是沿图1的截取线B-B'截取的剖面图。
图4是沿图1的截取线C-C'截取的剖面图。图5是用于说明根据本发明的一实施例的下部绝缘层的示意性剖面图。
图6a至图6f是用于说明根据本发明的一实施例的反射结构物的形成方法的示意性剖面图。
图7a至图7f是用于说明根据本发明的又一实施例的反射结构物的形成方法的示意性剖面图。
图8是用于说明根据本发明的又一实施例的欧姆反射层的示意性剖面图。
图9是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
图10是沿图9的截取线D-D'截取的剖面图。
图11是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
图12是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
图13是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
图14是用于说明根据本发明的又一实施例的发光二极管芯片的示意性剖面图。
图15是用于说明根据本发明的一实施例的应用发光元件的照明装置的分解立体图。
图16是用于说明根据本发明的又一实施例的应用发光元件的显示装置的剖面图。
图17是用于说明根据本发明的又一实施例的应用发光元件的显示装置的剖面图。
图18是用于说明根据本发明的又一实施例的将发光元件应用到前照灯的示例的剖面图。
具体实施方式
以下，参照附图详细说明本发明的实施例。为了能够将本发明的思想充分传递给本领域技术人员，作为示例提供以下介绍的实施例。因此，本发明并不限定于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，可能为了便利而夸张示出构成要素的宽度、长度、厚度等。并且，当记载到一个构成要素位于另一构成要素的“上部”或“上”时，不仅包括各部分“直接”位于其他构成要素的“上部”或“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标号表示相同的构成要素。
根据本发明的一实施例的发光二极管芯片可以包括：基板；第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；(多个)侧面覆盖层，覆盖所述台面的侧面；以及反射结构物，与所述(多个)侧面覆盖层隔开而位于暴露的所述第一导电型半导体层上。
所述反射结构物可以具有沿所述第一导电型半导体层的边缘部位包围所述台面的结构。
在所述台面的侧面侧，暴露的第一导电型半导体层的上表面可以以包括具有第一高度的区域以及具有低于所述第一高度的第二高度的区域的形式呈阶梯状。
另外，覆盖所述台面的侧面的(多个)侧面覆盖层可以包括：下部绝缘层，覆盖所述台面；垫金属层，覆盖所述下部绝缘层，并连接于暴露的所述第一导电型半导体层；以及上部绝缘层，覆盖所述垫金属层。
具有所述第二高度的区域可以位于所述下部绝缘层的端部与所述反射结构物的端部之间。
此时，覆盖所述下部绝缘层的垫金属层的端部以及覆盖所述垫金属层的上部绝缘层的端部可以位于具有所述第二高度的区域内，所述反射结构物与所述垫金属层的端部及上部绝缘层的端部隔开。
或者，具有所述第二高度的区域可以位于所述下部绝缘层的端部与所述基板的侧面之间。
此时，所述反射结构物可以位于具有所述第二高度的区域内，并且与所述垫金属层的端部及上部绝缘层的端部隔开。
另外，所述反射结构物与所述下部绝缘层可以包括相同的物质层。从而，所述反射结构物与所述下部绝缘层可以通过相同的工序形成。
此时，所述反射结构物可以包括分布式布拉格反射器，基于此，所述下部绝缘层也可以包括分布式布拉格反射器。
或者，所述反射结构物与所述垫金属层可以包括相同的物质层。因此，所述反射结构物与所述垫金属层可以通过相同的工序形成。
另外，根据本实施例的发光二极管芯片还可以包括：欧姆反射层，欧姆接触于所述台面的第二导电型半导体层；以及凸起垫，与所述垫金属层电连接。
所述欧姆反射层可以包括：欧姆层，位于第二导电型半导体层上；反射层，在所述欧姆层上以岛形态布置；以及缓冲层，覆盖所述反射层，并且在以所述岛形态布置的反射层之间接触于所述欧姆层。
在所述欧姆层上以岛形态布置的反射层可以包括绝缘物质，据此，反射层能够起到电流阻断层的作用。
所述反射层可以包括SiO2层或分布式布拉格反射器。
所述缓冲层可以包括Ag层以及覆盖所述Ag层的Ni层。
另外，所述基板可以为透光性基板。
在一实施例中，所述发光二极管芯片可以包括：多个台面，布置于所述第一导电型半导体层上；以及多个反射结构物，对应于所述台面而相互隔开。
在又一实施例中，所述发光二极管芯片可以包括：多个发光单元，在所述基板上通过单元分离区域而隔开；以及多个反射结构物，对应于所述发光元件而相互隔开，其中，各个发光单元包括：所述第一导电型半导体层，位于所述基板上；所述活性层；以及所述第二导电型半导体层，其中，所述多个反射结构物包括分别位于所述第一导电型半导体层上的所述反射结构物，所述多个反射结构物与所述单元分离区域隔开。
并且，所述反射结构物可以以多个岛形态布置。
根据本发明的另一实施例的发光二极管芯片包括：基板；第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；下部绝缘层，覆盖所述台面的侧面，并从所述台面侧面向暴露的所述第一导电型半导体层的上表面延伸；垫金属层，覆盖所述下部绝缘层，并连接于在所述台面的侧面侧暴露的第一导电型半导体层；上部绝缘层，覆盖所述垫金属层；以及反射结构物，在所述台面的侧面侧沿所述基板的边缘部位布置，其中，所述反射结构物与所述下部绝缘层、垫金属层及上部绝缘层隔开，在所述台面的侧面侧，暴露的第一导电型半导体层的上表面以包括具有第一高度的区域以及具有低于所述第一高度的第二高度的区域的形式呈阶梯状。
另外，所述反射结构物与所述下部绝缘层可以包括相同的物质层，具有所述第二高度的区域位于所述下部绝缘层的端部与所述反射结构物的端部之间。
或者，所述反射结构物与所述垫金属层可以包括相同的物质层，具有所述第二高度的区域位于所述下部绝缘层的端部与所述基板的侧面之间。
根据本发明的又一实施例的发光二极管芯片包括：基板；第一导电型半导体层，位于所述基板上；台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；电流阻挡层，覆盖所述台面的侧面；以及反射结构物，与所述电流阻挡层及第一导电型半导体层隔开而位于所述基板上。
并且，所述发光二极管芯片还可以包括：透明欧姆层，欧姆接触于所述第二导电型半导体层；以及金属反射层，连接于所述透明欧姆层，其中，所述电流阻挡层位于所述透明欧姆层与所述金属反射层之间，并且具有使所述透明欧姆层暴露的开口部，所述金属反射层通过所述电流阻挡层的开口部连接于所述透明欧姆层，所述电流阻挡层从所述透明欧姆层的上部区域延伸而覆盖所述台面的侧面。
图1是用于说明根据本发明的一实施例的发光二极管芯片的示意性平面图，图2是沿图1的截取线A-A'截取的剖面图，图3是沿图1的截取线B-B'截取的剖面图，图4是沿图1的截取线C-C'截取的剖面图。
参照图1至图4，根据本实施例的发光二极管芯片可以包括基板21、发光单元C1、C2、欧姆反射层31、下部绝缘层33、第一垫金属层35a、第二垫金属层35b、连接部35ab、上部绝缘层37、第一凸起垫39a、第二凸起垫39b及反射结构物50。发光单元C1、C2可以分别包括半导体层叠体30，所述半导体层叠体30包括第一导电型半导体层23、活性层25及第二导电型半导体层27。
所述基板21作为透光性基板，只要是能够使氮化镓系半导体层生长的基板即可，不受特别的限制。基板21例如可以是蓝宝石基板、氮化镓基板、SiC基板等多种基板，并且可以是图案化的蓝宝石基板。如在图1所示的平面图观察，基板21可以具有矩形或正方形的外型，然而并不一定限定于此。基板21的尺寸不受特别的限定，可以进行多样的选择。
发光单元C1、C2可以在基板21上相互隔开而布置。参照图1，在本实施例中图示了发光单元C1、C2在基板21上沿长度方向排列的情形。但是，发光单元C1、C2的排列并不局限于图1的公开，在本发明的目的范围内可以进行多样的变更。并且，虽然在本实施例中图示了两个发光单元C1、C2，但是发光单元的数量可以为一个，也可以进行多样的调节。
发光单元C1、C2可以分别包括半导体层叠体30，所述半导体层叠体30包括第一导电型半导体层23、活性层25及第二导电型半导体层27。第一导电型半导体层23可以布置于基板21上。活性层25及第二导电型半导体层27可以以台面M1、M2形态位于第一导电型半导体层23的一部分区域上，使得第一导电型半导体层23的边缘部位暴露。即，活性层25及第二导电型半导体层27可以通过台面蚀刻而以台面形态位于第一导电型半导体层23上。因此，活性层25及第二导电型半导体层27可以具有比第一导电型半导体层23小的面积，并且第一导电型半导体层23的一部分可以在台面M1、M2的侧面侧暴露。活性层25相比于第一导电型半导体层23更远离基板21的边缘部位而隔开，从而，能够在利用激光进行的基板分离工序中防止活性层25受损伤。
但是，在发光单元C1的一部分边缘部位附近，第一导电型半导体层23的侧面可以与台面M1、M2的侧面对齐。例如，如图3所示，在发光单元C1、C2彼此相向的面，发光单元C1的第二导电型半导体层27及活性层25可以不被蚀刻，据此第一导电型半导体层23的上部面可以不被暴露。即，在发光单元C1的多个边缘部位中的与发光单元C2相向的边缘部位中，第一导电型半导体层23的边缘部位与活性层25及第二导电型半导体层27的边缘部位可以位于同一倾斜面上。发光单元C1、C2可以将单元分离区域ISO置于之间，并且通过连接部35ab电连接。此时，连接部35ab连接于发光单元C1的第二导电型半导体层27，因此在发光单元C1、C2彼此相向的面，发光单元C1的第一导电型半导体层23无需被暴露，据此能够确保发光单元C1的发光面积。
第一导电型半导体层23可以是掺杂有n型杂质(例如Si)的氮化镓系半导体层。另外，第二导电型半导体层27可以是掺杂有p型杂质(例如Mg)的氮化镓系半导体层。第一导电型半导体层23及第二导电型半导体层27可以分别是单层，然而并不局限于此，也可以是多层，并且也可以包括超晶格层。活性层25可以具有单量子阱结构或多量子阱结构。活性层25内的阱层的组成及厚度决定生成的光的波长。尤其，通过调节阱层的组成，可以提供生成紫外线、蓝色光或绿色光的活性层。第一导电型半导体层23、活性层25及第二导电型半导体层27可以利用金属有机化学气相沉积法(MOCVD)或分子束外延(MBE)等公知方法在腔室内生长并形成于基板21上。
另外，欧姆反射层31可以布置于台面M1、M2的第二导电型半导体层27上，并且电连接于第二导电型半导体层27。欧姆反射层31在第二导电型半导体层27的上部区域可以遍布第二导电型半导体层27的几乎全部区域而布置。
欧姆反射层31可以包括具有反射性的金属层，因此，可以将在活性层25生成而向欧姆反射层31行进的光向基板21侧反射。例如，欧姆反射层31可以形成为单一反射金属层，然而并不局限于此，也可以包括欧姆层及反射层。可以使用诸如Ni等金属层或诸如ITO等透明氧化物层作为欧姆层，并且可以使用诸如Ag或Al等反射率高的金属层作为反射层。
下部绝缘层33覆盖发光单元C1、C2及欧姆反射层31。参照图1及图2，下部绝缘层33不仅可以覆盖台面M1、C2的上表面，还可以覆盖台面M1、M2的侧面，并且可以沿台面M1、M2的侧面侧进一步延伸而覆盖通过台面腐蚀暴露的第一导电型半导体层23的上表面的一部分。并且，下部绝缘层33还可以覆盖发光单元C1、C2之间的单元分离区域ISO。
另外，下部绝缘层33具有使第一导电型半导体层23暴露的第一开口部33a以及使欧姆反射层31暴露的第二开口部33b。
第一开口部33a可以在台面M1、M2的侧面侧使通过台面蚀刻暴露的第一导电型半导体层23的至少一部分暴露。在本实施例中，如后文所述，反射结构物50及下部绝缘层33包括相同的物质层并通过同一工序形成，因此第一开口部33a表示下部绝缘层33的端部与反射结构物50的端部之间的区域。通过图6及图7将对第一开口部33a的形成工序及结构进行详细说明。
在形成第一开口部33a的过程中，通过第一开口部33a暴露的第一导电型半导体层23的上表面可能发生损伤。例如，第一开口部33a可以通过干式蚀刻工序形成，此时，通过第一开口部33a暴露的第一导电型半导体层23的上表面可能被干式蚀刻工序中利用的气体损伤。在通过第一开口部33a暴露的第一导电型半导体层23连接有垫金属层(例如，第一垫金属层35a、连接部35ab)，在垫金属层连接于损伤状态的第一导电型半导体层23的情况下，接触电阻增加，从而发光二极管芯片的正向电压可能变得不稳定。因此，对在形成第一开口部33a的过程中受到损伤的第一导电型半导体层23的上表面进行蚀刻，从而防止接触电阻上升，据此能够使发光二极管芯片的正向电压变得稳定。
此时，通过对损伤的第一导电型半导体层23的上表面进行蚀刻而去除其一部分，从而第一导电型半导体层23的上表面可以具有阶梯结构。参照图2及图3，在台面M1、M2的侧面侧暴露的第一导电型半导体层23的上表面可以包括具有第一高度的区域23a以及比具有第一高度的区域23a低的具有第二高度的区域23b。在具有第一高度的区域23a与具有第二高度的区域23b之间可以形成台阶。如上文所述，具有第二高度的区域23b可以通过对在形成第一开口部33a的过程中受到损伤的第一导电型半导体层23的上表面进行蚀刻而形成。因此，具有第二高度的区域23b的位置可以对应于第一开口部33a的位置。
另外，第二开口部33b位于欧姆反射层31的上部而暴露欧姆反射层31。参照图1至图3，下部绝缘层33可以包括多个第二开口部33b。位于发光单元C1上的第二开口部33b可以使欧姆反射层31暴露，并且连接部35ab通过第二开口部33b接触于发光单元C1的欧姆反射层31。并且，位于发光单元C2上的第二开口部33b可以使欧姆反射层31暴露，并且第二垫金属层35b通过第二开口部33b接触于发光单元C2的欧姆反射层31。但是，为了发光单元C1、C2的布置及电连接，第二开口部33b的位置及形状可以进行多样的变形。
另外，下部绝缘层33可以形成为SiO2等单层，然而也可以包括折射率互不相同的层交替层叠的分布式布拉格反射器。
图5是用于说明根据本发明的一实施例的下部绝缘层的示意性剖面图。具体而言，图5是用于说明包括分布式布拉格反射器的下部绝缘层33的示意性剖面图。
参照图5，下部绝缘层33可以具有折射率互不相同的第一材料层33-1与第二材料层33-2交替层叠的层叠结构。第一材料层33-1可以选自SiO2层、ZrO2层或MgF2层，第二材料层33-2可以选自TiO2层或Nb2O5层等。例如，第一材料层33-1可以是SiO2层，第二材料层33-2可以是TiO2层。另外，下部绝缘层33的最下层及最上层可以是第一材料层33-1，例如可以是SiO2层，然而并不局限于此，最下层可以是例如MgF2等折射率小于SiO2的物质层。为了提高下部绝缘层33对台面M1、M2及第一导电型半导体层23的粘结力，最下层可以形成为相对较厚，并且为了提高形成于下部绝缘层33上的第一垫金属层35a、第二垫金属层35b及连接部35ab的粘结力，最上层可以形成为相对较厚。
下部绝缘层33的厚度可以受到限制。这是因为在下部绝缘层33过厚的情况下难以利用光刻及蚀刻技术进行图案化。在对下部绝缘层33进行蚀刻的期间，光致抗蚀剂无法承受而易于塌陷，在光致抗蚀剂形成为较厚的情况下，难以将下部绝缘层33的侧面图案化为具有良好的倾斜角。因此，若考虑下部绝缘层33的图案化，则下部绝缘层33的厚度可以限制为约2.5μm以下，具体而言限制为2μm以下。但是，为了保持良好的反射率，下部绝缘层33可以为1μm以上，具体而言为1.5μm以上。最终，下部绝缘层的厚度可以限制在1μm至2.5μm范围。在上述条件下，下部绝缘层33针对具有400nm至720nm的波长的光可具有90％以上的反射率。
另外，如后文所述，反射结构物50可以与下部绝缘层33通过同一工序形成，据此可以包括相同的物质层。因此，图5所公开的下部绝缘层33的结构也可以适用于反射结构物50。
再次参照图1至图4，第一垫金属层35a、第二垫金属层35b及连接部35ab可以布置于所述下部绝缘层33上。如后文所述，连接部35ab如第一垫金属层35a及第二垫金属层35b一样电连接于第一导电型半导体层23及第二导电型半导体层27，并且与这些通过同一工序形成，因此可以称为第三垫金属层。第一垫金属层35a可以位于发光单元C1上部，第二垫金属层35b位于发光单元C2上部。另外，连接部35ab可以跨过两个发光单元C1、C2上部而布置，并且将发光单元C1、C2串联电连接。从而，两个发光单元C1、C2可以通过连接部35ab串联连接而形成串联阵列。
具体而言，第一垫金属层35a可以限定位于发光单元C1的上部区域内，并且电连接于在台面M1的侧面侧暴露的第一导电型半导体层23。即，下部绝缘层33的第一开口部33a可以使第一导电型半导体层23的至少一部分在台面M1的侧面侧暴露，第一垫金属层35a可以通过所述第一开口部33a电连接于第一导电型半导体层23。如上文所提及，在台面M1、M2的侧面侧暴露的第一导电型半导体层23的上表面可以具有包括具有第一高度的区域23a及具有第二高度的区域23b的阶梯结构。由于第一导电型半导体层23的具有第二高度的区域23b通过第一开口部33a暴露，因此第一垫金属层35a可以连接于具有第二高度的区域23b。因此，第一垫金属层35a的端部可以布置于具有第二高度的区域23b内。
并且，第二垫金属层35b可以限定位于发光单元C2的上部区域内，进而限定位于发光单元C2的第二导电型半导体层27的上部区域内。第二垫金属层35b可以通过下部绝缘层33的第二开口部33b电连接于发光单元C2上的欧姆反射层31。另外，第二垫金属层35b可以被连接部35ab包围，因此，在第二垫金属层35b与连接部35ab之间可以形成有包围第二垫金属层35b的边界区域。该边界区域可以使下部绝缘层33暴露。
连接部35ab(或第三垫金属层)可以电连接发光单元C1、C2。连接部35ab电连接于发光单元C1的欧姆反射层31而电连接于第二导电型半导体层27，并且电连接于发光单元C2的第一导电型半导体层23，从而能够将这些发光单元C1、C2串联连接。具体而言，参照图3所示的剖面图，连接部35ab可以电连接于在发光单元C1通过下部绝缘层33的第二开口部33b暴露的欧姆反射层31。并且，在发光单元C2，连接部35ab可以电连接于通过下部绝缘层33的第一开口部33a在台面M2的侧面侧暴露的第一导电型半导体层23。此时，如上文所提及，第一导电型半导体层23的具有第二高度的区域23b通过第一开口部33a暴露，因此连接部35ab的端部可以位于具有第二高度的区域23b内。并且，连接部35ab也可以覆盖发光单元C1、C2之间的单元分离区域ISO。
另外，如图1所述，连接部35ab横穿单元分离区域ISO而将发光单元C1、C2串联连接。此时，单元分离区域ISO上的连接部35ab的宽度小于单元分离区域ISO的宽度，连接部35ab不覆盖整个单元分离区域ISO。因此，至少单元分离区域ISO的两侧外廓部分可以不被连接部35ab覆盖。另外，第一垫金属层35a可以包括凹陷部，连接部35ab可以包括凸出部。连接部35a的凸出部的一部分区域朝向发光单元C1具有倾斜度的同时变窄，所述凸出部的端部区域可以布置为限定于第一垫金属层35a的凹陷部内。据此，在将发光单元C1的台面的两侧边缘部位与发光单元C2的台面的两侧边缘部位连续地连接的虚拟的线内，单元分离区域ISO的一部分可以不被连接部35ab覆盖。另外，位于发光单元C1上的端部可以布置于台面上。
第一垫金属层35a、第二垫金属层35b及连接部35ab可以在形成下部绝缘层33之后在同一个工序中使用相同材料而一起形成，因此可以位于相同级别(level)。虽然并非一定局限于此，但是第一垫金属层35a、第二垫金属层35b及连接部35ab可以分别包括位于下部绝缘层33上的部分。
第一垫金属层35a、第二垫金属层35b及连接部35ab可以包括如A1层等反射层，且反射层可以在Ti、Cr或Ni等的粘结层上形成。并且，在所述反射层上可以形成有Ni、Cr、Au等的单层或复合层结构的保护层。第一垫金属层35a、第二垫金属层35b及连接部35ab例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
上部绝缘层37可以覆盖第一垫金属层35a、第二垫金属层35b及连接部35ab。并且，上部绝缘层37可以沿台面M1、M2的周围而覆盖下部绝缘层33的边缘部位。并且，上部绝缘层37可以沿台面M1、M2的周围而覆盖第一垫金属层35a及连接部35ab的侧面及端部。第一垫金属层35a的端部或连接部35ab的端部通过下部绝缘层33的第一开口部33a位于第一导电型半导体层23的具有第二高度的区域23b，因此覆盖这些的上部绝缘层37的端部也可以位于第一导电型半导体层23的具有第二高度的区域23b内。通过上部绝缘层37而阻断水分等浸透，从而可以防止第一垫金属层35a及连接部35ab受到损伤。
另外，上部绝缘层37可以包括在发光单元C1上使第一垫金属层35a暴露的第一开口部37a。并且，上部绝缘层37可以包括在发光单元C2上使第二垫金属层35b暴露的第二开口部37b。除了这些第一开口部37a及第二开口部37b以外，发光单元C1、C2的其他区域可以被上部绝缘层37覆盖。尤其，连接部35ab的上表面及侧面可以全部被上部绝缘层37覆盖而密封。
上部绝缘层37可以形成为SiO2或Si3N4的单层，然而并不局限于此。例如，上部绝缘层37可以具有包括氮化硅膜和氧化硅膜的多层结构，并且也可以包括在SiO2膜、TiO2膜、ZrO2膜、MgF2膜或Nb2O5膜等中折射率互不相同的层交替层叠的分布式布拉格反射器。
反射结构物50在与基板21的边缘部位邻近的位置布置于通过台面蚀刻暴露的第一导电型半导体层23上。参照图2及图3，如本实施例一样，在反射结构物50与下部绝缘层33包括相同的物质层并通过同一工序形成的情况下，反射结构物50可以布置于第一导电型半导体层23的具有第一高度的区域23a。并且，反射结构物50可以在单元分离区域ISO布置于基板21上。
另外，反射结构物50可以具有在台面M1、M2的侧面沿基板21的边缘部位包围台面M1、M2的结构。如图1中所公开，根据一实施例，反射结构物50可以布置为沿基板21的边缘部位包围台面M1、M2的带形态。或者，根据另一实施例，反射结构物50可以沿基板21的边缘部位包围台面M1、M2，并布置为多个岛形态。
反射结构物50可以布置于发光二极管芯片的边缘部位，进而使向基板21的上表面侧行进的光再次反射至作为光射出面的基板21的下表面，从而提高发光二极管芯片的发光效率。在活性层25生成而进入到第一导电型半导体层23的光的一部分可能无法朝向发光二极管芯片的光射出面(例如，基板21的下表面)，而朝向台面M1、M2周围的第一导电型半导体层23的上表面，通过第一导电型半导体层23射出的光无法被有效地使用而发生损失。光可能在第一导电型半导体层23与基板21的交界面或基板21的下表面或侧面被反射，从而可能朝向位于与光射出面相反方向的第一导电型半导体层23的边缘部位。因此，在没有如本实施例一样在发光二极管芯片的边缘部位布置反射结构物50的情况下，朝向发光二极管芯片23的边缘部位的光可能发生损失，结果导致发光二极管芯片的发光效率下降。据此，在本实施例中，沿发光二极管芯片的边缘部位在第一导电型半导体层21或基板21(例如，单元分离区域ISO)上布置反射结构物50，从而能够减少发生损失的光。
另外，参照图2，反射结构物50的侧面可以与基板21的侧面及第一导电型半导体层23的侧面对齐地布置。但是，并不局限于此，反射结构物50的外侧侧面也可以从基板21的侧面及第一导电型半导体层23的侧面朝向台面M1、M2侧隔开。
另外，反射结构物50可以与台面M1、M2的侧面隔开而布置于第一导电型半导体层23上，并且反射结构物50可以与覆盖台面M1、M2的侧面的(多个)侧面覆盖层40隔开而布置。参照图2及图3，台面M1、M2的侧面被包括下部绝缘层33、连接部35ab(或第一垫金属层35a)、上部绝缘层37等的(多个)侧面覆盖层40覆盖。(多个)侧面覆盖层40可以从台面M1、M2的侧面延伸而覆盖通过台面蚀刻暴露的第一导电型半导体层23的一部分。进而，垫金属层(例如，第一垫金属层35a或连接部35ab)的端部及上部绝缘层37的端部可以布置在在位于下部绝缘层33的端部与反射结构物50的端部之间的第一导电型半导体层23的具有第二高度的区域23b上。此时，反射结构物50的侧面与(多个)侧面覆盖层40的端部隔开布置。例如，如图2及图3所示，反射结构物50可以在第一导电型半导体层23上与最邻近布置的上部绝缘层37的端部沿横向隔开而布置。并且，如图4所示，反射结构物50可以在单元分离区域ISO布置于基板21上，并且也与下部绝缘层33、连接部35ab及上部绝缘层37隔开。据此，能够提高发光二极管芯片的可靠性。即，在一个基板上形成发光二极管芯片，然后可通过激光等切断手段执行分割为单个发光二极管芯片的分割工序。在利用激光执行发光二极管芯片的分割工序的情况下，可以沿基板21上的划线照射激光。之后，在断裂工序时基板21及第一导电型半导体层23被分割，此时，位于划线上或者邻近划线布置的反射结构物50可能由于物理冲击发生损伤。通过使反射结构物50与台面M1、M2的侧面及(多个)侧面覆盖层40隔开布置，从而即使在反射结构物50发生损伤的情况下，例如反射结构物50被撕裂的情况下，也能够防止(多个)侧面覆盖层40一同被损伤。即，当进行发光二极管芯片的分割工序时，能够将反射结构物50可能受到的物理冲击限定于反射结构物50，防止其转移至邻近于反射结构物50而布置的(多个)侧面覆盖层40，最终，可防止发光二极管芯片的可靠性下降及良品率降低。
反射结构物50可以与下部绝缘层33包括相同的物质层，并且可以通过同一工序形成。即，如图5所示，反射结构物50可以包括具有折射率互不相同的第一材料层与第二材料层交替层叠的层叠结构的分布式布拉格反射器。并且，反射结构物50可以针对具有400nm至720nm的波长的光具有90％以上的反射率。
但是，反射结构物50并不局限于分布式布拉格反射器，也可以包括金属反射结构物。在反射结构物50包括金属反射结构物的情况下，反射结构物50可以与第一垫金属层35a及第二垫金属层35b(或连接部35ab)包括相同的物质层，并且可以与第一垫金属层35a及第二垫金属层35b(或连接部35ab)通过同一工序形成。与此相关的内容将在图7进行详细说明。
另外，第一凸起垫39a可以在发光单元C1电接触于通过上部绝缘层37的第一开口部37a暴露的第一垫金属层35a。第二凸起垫39b可以在发光单元C2电接触于通过上部绝缘层37的第二开口部37b暴露的第二垫金属层35b。
第一凸起垫39a及第二凸起垫39b是将发光二极管键合于基座或印刷电路基板等的部分，利用适合键合的材料形成。例如，第一凸起垫39a及第二凸起垫39b可以包括Au层或AuSn层。
以上，虽然对具有两个发光单元C1、C2的发光二极管进行了说明，但是发光单元的数量可以更多，也可以更少。并且，通过以下说明的发光二极管制造方法，可以更加明确地理解发光二极管的结构。
图6是用于说明根据本发明的一实施例的反射结构物的形成方法的示意性剖面图。尤其，当反射结构物与下部绝缘层包括相同的物质层时，通过图6能够理解反射结构物以及与其邻近而布置的(多个)侧面覆盖层的结构及形成过程。例如，图6可以示出在图1的发光二极管芯片中位于截取线A-A'上的发光二极管芯片的侧面区域α的形成工序。
参照图6a，首先可以在基板21上形成包括第一导电型半导体层23、活性层25及第二导电型半导体层27的半导体层叠结构体30，然后通过台面蚀刻形成包括活性层25及第二导电型半导体层27的台面。台面可以以划线L为基准形成于其两侧。
在台面蚀刻工序之后，在台面上形成欧姆反射层31，之后形成覆盖欧姆反射层31以及通过台面蚀刻暴露的第一导电型半导体层23的下部绝缘层33。
另外，可以将下部绝缘层33的一部分蚀刻。例如，下部绝缘层33的一部分可以通过干式蚀刻工序而被去除。参照图6b，可以通过去除覆盖第一导电型半导体层23的下部绝缘层33的一部分而形成第一开口部33a。当然，如图1所示，为了形成第二开口部33b而还存在下部绝缘层33被去除的区域，但是在此以芯片的侧面区域的形成过程为主进行说明，因此对此不做讨论。此时，可以不去除位于划线L上的下部绝缘层33。残留在划线L上的下部绝缘层33的一部分用作反射结构物50。并且，可以不去除覆盖台面的侧面的下部绝缘层33及从其向第一导电型半导体层23上延伸的下部绝缘层33的一部分。
当通过蚀刻工序去除下部绝缘层33时，可能使通过第一开口部33a暴露的第一导电型半导体层23的上表面受到损伤。例如，下部绝缘层33通过干式蚀刻工序被去除，此时，通过第一开口部33a暴露的第一导电型半导体层23的上表面可能被利用于干式蚀刻的气体损伤。如上文所提及，第一垫金属层35a和/或连接部35ab连接于通过第一开口部33a暴露的第一导电型半导体层23，在第一垫金属层35a和/或连接部35ab接触于受损伤的第一导电型半导体层23的情况下，接触电阻将增加。因此，为了防止接触电阻增加，需要去除受损伤的第一导电型半导体层23的表面。
参照图6c，通过第一开口部33a暴露的第一导电型半导体层23的表面被蚀刻，从而可以形成阶梯差。即，第一导电型半导体层23的上表面可以包括具有第一高度的区域23a以及具有第二高度的区域23b的阶梯结构。此时，具有第二高度的区域23b可以具有能够去除第一导电型半导体层23的受损伤的上表面的大小的预定的深度d。并且，具有第二高度的区域23b可以对应于第一开口部33a的位置。即，在本实施例中，下部绝缘层33与反射结构物50通过同一工序形成，从而划线L上的下部绝缘层33不被去除，因此第一开口部33a可以布置于下部绝缘层33的端部与反射结构物50的端部之间。据此，具有第二高度的区域23b也可以位于下部绝缘层33的端部与反射结构物50的端部之间。
参照图6d，可以形成覆盖下部绝缘层33的第二垫金属层35b及连接部35ab。连接部35ab被图案化为与在下部绝缘层33被去除的区域暴露的第一导电型半导体层23连接。即，连接部35ab可以覆盖下部绝缘层23，并且向第一导电型半导体层23的具有第二高度的区域23b内进一步延伸而覆盖第一导电型半导体层23的一部分。虽然图5d中未图示，但是第一垫金属层35a也可以与第二垫金属层35b及连接部35ab一同形成，在芯片的侧面区域，第一垫金属层35a可以具有与连接部35ab相同的形状。
在第一垫金属层35a、第二垫金属层35b及连接部35ab上可以形成上部绝缘层37。并且，上部绝缘层37可以形成为覆盖位于划线L上的反射结构物50、在连接部35ab的端部与反射结构物50之间暴露的第一导电型半导体层23。
另外，上部绝缘层37可以被蚀刻而图案化。参照图6e，根据一实施例，覆盖位于划线L上的反射结构物50的上部绝缘层37被完全去除，残存的上部绝缘层37与反射结构物50可以隔开。因此，上部绝缘层37的端部可以位于第一导电型半导体层23的具有第二高度的区域23b内，且与反射结构物50隔开。此时，反射结构物50的上表面的一部分与上部绝缘层37一同被去除。
可以利用激光等沿划线L将位于划线L两侧的发光二极管芯片分离为单个芯片。例如，可以沿划线L向基板21及第一导电型半导体层23照射激光，之后通过断裂工序分离为单个芯片。当进行芯片分离工序时，位于划线L上的反射结构物50可能受到物理冲击。此时，为了防止反射结构物50受到的物理冲击传递到芯片的其他构成(例如，与反射结构物50最邻近布置的上部绝缘层37)，反射结构物50与上部绝缘层37隔开。
另外，参照图6f，根据本发明的另一实施例，当去除覆盖反射结构物50的上部绝缘层37'时，上部绝缘层37'的一部分可以残留。据此，能够防止在通过蚀刻去除上部绝缘层37的过程中位于其下方的反射结构物50受损伤或被蚀刻。并且，残存于反射结构物50上的上部绝缘层37能够补充反射结构物50，从而可以提高光反射效率。但是，在这种情况下，覆盖连接部35ab的上部绝缘层37与反射结构物50或残存于反射结构物50上的上部绝缘层37可以相互隔开。
虽然图6示出了发光二极管芯片侧面的一部分区域α，但是如上所述的结构也可以应用于发光二极管芯片侧面的其他区域。
图7是用于说明根据本发明的又一实施例的反射结构物的形成方法的示意性剖面图。根据本实施例的反射结构物可以包括金属反射层。根据本实施例的反射结构物的形成工序及发光二极管芯片的分离工序与图6所公开的情形大致相同，只不过，区别在于，反射结构物与垫金属层包括相同的物质层，以下以区别点为中心进行说明。
参照图7a，首先可以在基板21上形成半导体层叠结构体30，然后通过台面蚀刻形成包括活性层25及第二导电型半导体层27的台面。台面可以以划线L为基准形成于其两侧。在台面蚀刻之后，在台面上形成欧姆反射层31，之后形成覆盖欧姆反射层31以及通过台面蚀刻暴露的第一导电型半导体层23的下部绝缘层33。
另外，可以将下部绝缘层33的一部分蚀刻。下部绝缘层33的一部分可以通过干式蚀刻工序而被去除。参照图7b，可以通过去除覆盖第一导电型半导体层23的下部绝缘层33的一部分而形成第一开口部33a'。此时，与图6的实施例不同，还去除位于划线L上的下部绝缘层33。即，在图6的实施例中，下部绝缘层33与反射结构物50包括相同的物质层，因此通过同一工序形成。然而，在本实施例中，反射结构物50'与下部绝缘层33利用互不相同的物质构成，因此无需在划线L上残留下部绝缘层33。因此，第一开口部33a'的形状也与图6的实施例不同，形成为从下部绝缘层33的端部到划线L(芯片分离后的基板的侧面或第一导电型半导体层的侧面)为止。
当通过蚀刻工序去除下部绝缘层33时，通过第一开口部33a'暴露的第一导电型半导体层23的上表面可能发生损伤。例如，下部绝缘层33通过干式蚀刻工序工序被去除，此时，通过第一开口部33a'暴露的第一导电型半导体层23的上表面可能被利用于干式蚀刻工序中的气体损伤。
参照图7c，通过第一开口部33a'暴露的第一导电型半导体层23的表面被蚀刻，从而可以形成阶梯差。即，第一导电型半导体层23的上表面可以为包括具有第一高度的区域23a'以及具有第二高度的区域23b'的阶梯结构。此时，具有第二高度的区域23b'的位置可以对应于第一开口部33a'的位置。
参照图7d，形成覆盖下部绝缘层33及第一导电型半导体层23的金属层35。金属层35可以包括如A1层等反射层，且反射层可以在Ti、Cr或Ni等的粘结层上形成。并且，在所述反射层上可以形成Ni、Cr、Au等的单层或复合层结构的保护层。金属层35例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
参照图7d，可以通过光刻及蚀刻对金属层35进行图案化而形成第二垫金属层35b、连接部35ab及反射结构物50'。即，在本实施例中，当对金属层35进行图案化时，不去除位于划线L上的金属层35，残存的金属层35可以用作反射结构物50'。最终，反射结构物50'。可以位于第一导电型半导体层23的具有第二高度的区域23b'上。
参照图7f，可以在第一垫金属层35a、第二垫金属层35b及连接部35ab上形成上部绝缘层37并进行图案化。此时，上部绝缘层37与反射结构物50'可以隔开。
图8是用于说明根据本发明的又一实施例的欧姆反射层的示意性剖面图。
参照图8，根据本实施例的欧姆反射层31'与上文所述的欧姆反射层31的差异在于包括欧姆层31'a、绝缘层31'b及反射层31'c。
欧姆层31'a作为于第二导电型半导体层27形成欧姆接触的层，可以包括ITO、ZnO等透明氧化物层。绝缘层31'b以多个岛形态或者以具有多个孔的方式布置于欧姆层31'a，从而使欧姆层31'a暴露。绝缘层31'b可以利用SiO2等单一物质构成。或者绝缘层31'b也可以包括折射率互不相同的层交替层叠的分布式布拉格反射器。反射层31'c可以覆盖欧姆层31'a及绝缘层31'b，并且与通过绝缘层31'b暴露的欧姆层31'a接触。连接部35ab或第二垫金属层35b可以连接于反射层31'c，从而与发光单元C1、C2的第二导电型半导体层27电连接。根据本实施例的欧姆反射层结构，绝缘层31'b在欧姆层31'a与反射层31'c之间起到电流阻断的作用，因此能够改善发光二极管的电流分散性能。反射层31'c可以包括反射率高的金属，例如Ag，据此能够在以岛形态布置的绝缘层31'b之间反射光，并且能够反射通过绝缘层31'b的光。并且，反射层31'c可以具有还包括用于阻断Ag的扩散的阻挡层的双层结构。阻挡层可以包括Ni等金属。
根据本实施例，通过在透明氧化物的欧姆层31'a与金属绝缘层31'b之间布置绝缘层31'b，能够提高欧姆反射层31'的反射率，从而改善发光二极管芯片的发光效率。
图9是用于说明根据本发明的另一实施例的发光二极管芯片的示意性平面图，图10是沿图9的截取线D-D'截取的剖面图。根据本实施例的发光二极管芯片与图1所公开的的发光二极管芯片的大部分构成相同或相似，但是差异在于一个发光单元包括多个台面，还包括预绝缘层，还有布置于所述台面上的欧姆反射层、第一垫金属层、第二垫金属层、凸起垫的形状。
根据本实施例的发光二极管芯片包括布置于一个基板上的多个台面M1、M2、M3。台面M1、M2、M3分别包括活性层及第二导电型半导体层，但是共享在台面M1、M2、M3下方连续连接的一个第一导电型半导体层。台面M1、M2、M3可以沿长度方向相互平行地布置。
因此，欧姆反射层31、第一垫金属层35a及第二垫金属层35b的形成发生变形。
欧姆反射层31可以位于各个台面M1、M2、M3上而欧姆接触于各个第二导电型半导体层27。欧姆反射层31可以限定位于各个台面M1、M2、M3上部区域内而相互隔开。
另外，根据本实施例的发光二极管芯片还可以包括覆盖所述欧姆反射层31周围的台面M1、M2、M3的预绝缘层29。预绝缘层29例如可以利用SiO2形成，并且覆盖M1、M2、M3的侧面，进而覆盖第一导电型半导体层23的一部分区域。
另外，下部绝缘层33可以覆盖台面M1、M2、M3及欧姆反射层31。下部绝缘层33可以具有沿基板21的边缘部位使第一导电型半导体层23暴露的第一开口部33a1以及在台面M1、M2、M3之间使第一导电型半导体层23暴露的第一开口部33a2。
下部绝缘层33还具有在各台面M1、M2、M3上使欧姆反射层31暴露的第二开口部33b。如图9所示，第二开口部33b的形状也可以形成为较长的圆角四边形，然而并不局限于此，可以具有多样的形状。
第一垫金属层35a覆盖台面M1、M2、M3并通过第一开口部33a1、33a2电连接于第一导电型半导体层23。第一垫金属层35a可以具有通过第一开口部33a1接触于第一导电型半导体层23的外部接触部35a1以及在台面M1、M2、M3之间通过第一开口部33a2接触于第一导电型半导体层23的内部接触部35a2。
另外，第二垫金属层35b分别布置于台面M1、M2、M3上。各个第二垫金属层35b可以被第一垫金属层35a围绕，因此，在各个台面M1、M2、M3上可以形成有环形状的边界35'。第二垫金属层35b通过下部绝缘层33的第二开口部33b电连接于各个台面M1、M2、M3上的欧姆反射层31。
上部绝缘层37覆盖第一垫金属层35a及第二垫金属层35b，并且具有使第一垫金属层35a暴露的第一开口部37a以及使第二垫金属层35b暴露的第二开口部37b。各个台面M1、M2、M3上的第二垫金属层35b通过第二开口部37b暴露。并且，第一开口部37a可以布置于各个台面M1、M2、M3上。
另外，第一凸起垫39a及第二凸起垫39b可以跨过各个台面M1、M2、M3而形成。第一凸起垫39a通过上部绝缘层37的第一开口部37a接触于第一垫金属层35a，第二凸起垫39b通过上部绝缘层37的第二开口部37b接触于第二垫金属层35b。并且，第二凸起垫39b可以覆盖下部绝缘层33的第二开口部33b的上部区域。
在本实施例中，下部绝缘层33的第二开口部33b及上部绝缘层37的第二开口部37b可以进行多样的布置。在本实施例中，这些第二开口部33b、37b在各个台面M1、M2、M3上布置为相同的数量，第二开口部33b及第二开口部37b上下布置，整体具有镜面对称结构。
在本实施例中，反射结构物50在各个台面M1、M2、M3的侧面侧沿基板21的边缘部位布置于通过台面蚀刻暴露的第一导电型半导体层23上。反射结构物50与邻近于基板21的边缘部位而布置的台面M1、M2、M3的侧面隔开，并且，与覆盖台面M1、M2、M3的侧面的(多个)侧面覆盖层40隔开。参照图10，反射结构物50与覆盖台面M1、M2、M3的侧面的上部绝缘层37的端部隔开，在反射结构物50与上部绝缘层37的端部之间暴露的第一导电型半导体层23可以包括向基板侧凹陷的槽部h。
因此，本实施例也与图1的实施例相同地，通过反射结构物50能够防止可能在发光二极管芯片的侧面发生的光损失而提高光提取效率，同时排除当进行芯片分离工序时与反射结构物50邻近的其他构成的破损风险性，从而保持较高的可靠性。
图11是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
参照图11，根据本实施例的发光二极管芯片与参照图1说明的发光二极管芯片大致相似，差异在于：在图1的实施例中图示了一个反射结构物50具有包围多个台面M1、M2的环形形状的情形，但是在本实施例中反射结构物50a对应于台面M1、M2而布置。即，反射结构物50a在台面M1、M2之间的区域相互隔开。尤其，反射结构物50a不穿过单元分离区域ISO，并且反射结构物50a之间的间隔距离可以大于单元分离区域ISO的宽度。
在分割发光二极管芯片的过程中，反射结构物50a的一部分可能发生隆起、破碎或裂缝等缺陷。在如图1所示地形成一个反射结构物50的情况下，因在一部分发生的反射结构物的隆起、破碎或裂缝而可能对整个发光单元C1、C2造成不良影响。尤其，在反射结构物50的一部分发生隆起的情况下，整个反射结构物50可能在高温高湿度条件下脱落。
与此相反，通过将反射结构物50a相互隔开布置，从而即使在一个反射结构物50a发生缺陷，也能够稳定地保持其他的反射结构物50a，从而能够提高发光二极管芯片的可靠性。
并且，反射结构物50a布置为不穿过阶梯差较大的单元分离区域ISO，从而能够进一步防止在反射结构物50a发生缺陷。
图12是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
参照图12，根据本实施例的发光二极管芯片与参照图9说明的发光二极管芯片大致相似，差异在于多个反射结构物50b对应于台面M1、M2、M3而相互隔开地布置。
在本实施例中，并不是发光单元借助于单元分离区域ISO而相互分离的实施例，但是将多个反射结构物50b对应于台面M1、M2、M3而布置，从而能够防止因在反射结构物50b的一部分区域发生的缺陷而对整个台面M1、M2、M3造成不良影响，进而能够提高发光二极管芯片的可靠性。
图13是用于说明根据本发明的又一实施例的发光二极管芯片的示意性平面图。
参照图13，根据本实施例的发光二极管芯片与参照图11说明的发光二极管芯片大致相似，差异在于发光单元C1、C2、C3、C4排列为矩阵形状。反射结构物50c对应于台面M1、M2、M3、M4而相互隔开地布置。尤其，反射结构物50c可以在分离发光单元C1、C2、C3、C4的单元分离区域ISO周围相互隔开，并且与单元分离区域ISO隔开。反射结构物50c之间的间隔距离可以大于单元分离区域ISO的宽度。
在本实施例中图示并说明了发光单元C1、C2、C3、C4通过单元分离区域ISO相互分离的情形。但是，如参照图12进行的说明，即使在没有单元分离区域ISO的情况下台面M1、M2、M3、M4形成于一个第一导电型半导体层23上时，多个反射结构物50c也可以对应于台面而相互隔开地布置。
图14是用于说明根据本发明的又一实施例的发光二极管芯片的示意性剖面图。
参照图14，根据本实施例的发光二极管芯片与上文所述的实施例的发光二极管芯片大致相似，但是差异在于省略了预绝缘层29，并且还包括电流阻挡层132，并且欧姆反射层131、下部绝缘层133及上部绝缘层137发生了变形，反射结构物150的位置也存在差异。本实施例的发光二极管芯片也可以包括第一垫金属层35a、第二垫金属层35b、连接部35ab、第一凸起垫39a及第二凸起垫39b，这些与上文所述的实施例相似，因此为了避免重复而省略其详细说明。
首先，欧姆反射层131包括透明欧姆层131a及金属反射层131b。透明欧姆层131a欧姆接触于第二导电型半导体层27。透明欧姆层131a使在活性层25生成的光透射，例如可以形成为ITO或ZnO等导电性氧化物层或透明金属层。另外，金属反射层131a可以包括使在活性层25生成的光反射的金属物质，例如，Ag或Al。
电流阻挡层132位于透明欧姆层131a与金属反射层131b之间，并且具有使透明欧姆层131a暴露的开口部132a。金属反射层131b通过开口部132a连接于透明欧姆层131a。电流阻挡层132可以利用单层或多层的硅氧化物或硅氮化物形成。
如图所示，电流阻挡层132可以从第二导电型半导体层27的上表面延伸而覆盖台面的侧面，并且可以覆盖第一导电型半导体层23的上表面一部分。
电流阻挡层132能够防止金属反射层131b的整个面连接于透明欧姆层131a，从而有助于电流分散。并且，电流阻挡层132覆盖第二导电型半导体层27及活性层25的侧面，从而能够防止由于金属反射层131b发生电短路。
另外，电流阻挡层132与反射结构物150隔开。因此，能够防止当分割基板21的期间电流阻挡层132发生损伤，据此能够提高发光二极管芯片的可靠性。
另外，在上文的实施例中对反射结构物50位于第一导电型半导体层23上的情形进行了说明，但是在本实施例中反射结构物150位于基板21上。即，反射结构物150可以形成于去除第一导电型半导体层23而暴露的基板21上。反射结构物150也可以沿基板21的边缘部位连续地布置。然而本发明并不局限于此，如参照图11至图13进行的说明，也可以有多个隔开的反射结构物150沿基板21的边缘部位布置。
下部绝缘层133与反射结构物150隔开，进而如图所示，下部绝缘层133的边缘部位也可以位于电流阻挡层132上。即，在本实施例中，下部绝缘层133可以不覆盖台面的侧面而限定位于台面上。
另外，上部绝缘层137与上文所述的实施例的上部绝缘层37相似，然而差异在于：在本实施例中，上部绝缘层137连续地延伸而覆盖反射结构物150。上部绝缘层137可以形成单层或多层的硅氧化物或硅氮化物单层或多层的。上部绝缘层137可以从台面上的区域连续地延伸而覆盖反射结构物150，并且可以覆盖在第一导电型半导体层23与反射结构物150之间的区域暴露的基板21。然而本发明并不局限于此，与上文所述的实施例相同地，上部绝缘层137也可以与反射结构物150隔开。
图15是用于说明根据本发明的一实施例的应用发光二极管的照明装置的分解立体图。
参照图15，根据本实施例的照明装置包括：扩散盖(Diffusion Cover)1010、发光元件模块1020及主体部1030。主体部1030可以收容发光元件模块1020，扩散盖1010可以布置于主体部1030上，以能够覆盖发光元件模块1020的上部。
主体部1030只要是能够收容并支撑发光元件模块1020并向发光元件模块1020供应电源的形态就不受限制。例如，如图所示，主体部1030可以包括主体外壳1031、电源供应装置1033、电源外壳1035以及电源连接部1037。
电源供应装置1033可以收容于电源外壳1035内而电连接于发光元件模块1020，且包括至少一个IC芯片。所述IC芯片能够调节、转换或控制向发光元件模块1020供应的电源的特性。电源外壳1035可以收容并支撑电源供应装置1033，并且在内部固定有电源供应装置1033的电源外壳1035可以位于主体外壳1031的内部。电源连接部115可以布置于电源外壳1035的下端，从而与电源外壳1035结合。因此，电源连接部1037可以电连接于电源外壳1035内部的电源供应装置1033，从而能够起到向电源供应装置1033供应外部电源的通路的作用。
发光元件模块1020包括基板1023以及布置于基板1023上的发光元件1021。发光元件模块1020可以布置于主体外壳1031上部而电连接于电源供应装置1033。
基板1023只要是能支撑发光元件1021的基板就不受限制，例如，可以是包括布线的印刷电路板。基板1023可以具有对应主体外壳1031上部的固定部的形态，使其能够稳定地固定于主体外壳1031。发光元件1021可以包括上述的根据本发明的实施例的发光二极管中的至少一个。
扩散盖1010可以布置于发光元件1021上，并且固定于主体外壳1031而覆盖发光元件1021。扩散盖1010可以具有透光性材质，且可以通过调节扩散盖1010的形态及透光性来调节照明装置的指向特性。因此，扩散盖1010能够根据照明装置的使用目的及应用形态而变形为多种形态变形。
图16是用于说明根据本发明的又一实施例的应用发光二极管的显示装置的剖面图。
本实施例的显示装置包括：显示面板2110；背光单元，用于向显示面板2110提供光；以及，面板引导件，用于支撑所述显示面板2110下部边缘。
显示面板2110不受特别的限制，例如，可以是包括液晶层的液晶显示面板。在显示面板2110的边缘还可以布置有用于向栅极线(gate line)提供驱动信号的栅极驱动印刷电路板(PCB)。此处，栅极驱动PCB也可以不构成于独立的PCB而形成于薄膜晶体管基板上。
背光单元包括光源模块，所述光源模块包括至少一个基板及多个发光元件2160。进而，背光单元还可以包括底盖(bottom cover)2180、反射片2170、扩散板2131以及光学片2130。
底盖2180上部形成开口，可以收容基板、发光元件2160、反射片2170、扩散板2131以及光学片2130。并且，底盖2180可以与面板引导件结合。基板可以位于反射片2170的下部而布置成被反射片2170包围的形态。但是，并不局限于此，在表面涂覆有反射物质的情况下，基板也可以位于反射片2170上。并且，基板可以形成为多个，且布置成多个基板并列布置的形态，然而并不限定于此，也可以形成为单个基板。
发光元件2160可以包括上述的根据本发明的实施例的发光二极管。发光元件2160可以在基板上以预定的图案有规律地排列。并且，在各个发光元件2160上布置有透镜2210，从而能够提高从多个发光元件2160发出的光的均匀性。
扩散板2131及光学片2130位于发光元件2160上。从发光元件2160发出的光可以经过扩散板2131及光学片2130而以面光源的形态向显示面板2110提供。
如此，根据发明的实施例的发光元件可以应用于与本实施例相同的直下型显示装置。
图17是用于说明根据本发明的又一实施例的应用发光二极管的显示装置的剖面图。
根据本实施例的配备有背光单元的显示装置包括：显示面板3210，用于显示图像；以及，背光单元，布置于显示面板3210的背面而发射光。进一步，所述显示装置包括：框架240，用于支撑显示面板3210，且收容背光单元；以及，盖3240、3280，包围所述显示面板3210。
显示面板3210不受特别的限制，例如，可以是包括液晶层的液晶显示面板。在显示面板3210的边缘部位还可以布置有用于向栅极线提供驱动信号的栅极驱动印刷电路板(PCB)。此处，栅极驱动PCB也可以不构成为独立的PCB而形成于薄膜晶体管基板上。显示面板3210通过位于其上部及下部的盖3270、3280被固定，且位于其下部的盖3280可以与背光单元结合。
向显示面板3210提供光的背光单元包括：下部盖3270，所述下部盖3270上表面的一部分形成开口；光源模块，布置于下部盖3270的内部一侧；以及，导光板3250，与所述光源模块并排布置，且将点光转换为面光。并且，根据本实施例的背光单元还可以包括：光学片3230，位于导光板3250上且扩散光以及聚光；以及，反射片3260，布置于导光板3250的下部，使向导光板3250的下部方向传播的光向显示面板3210的方向反射。
光源模块包括基板3220以及多个发光元件3110，所述发光元件3110在所述基板3220的一面以预定的间距隔开而布置。基板3220只要能够支撑发光元件3110且电连接于发光元件3110就不受限制，例如，可以是印刷电路板。发光元件3110可以包括至少一个上述的根据本发明的实施例的发光二极管。从光源模块发出的光入射到导光板3250，并通过光学片3230而供应至显示面板3210。通过导光板3250及光学片3230，从发光元件3110发出的点光源可以转换为面光源。
如上所述，根据本发明的一实施例的发光元件可以应用于如本实施例一样的边缘型显示装置。
图18是用于说明根据本发明的又一实施例的将发光二极管应用到前照灯的示例的剖面图。
参照图18所述前照灯包括灯主体4070、基板4020、发光元件4010以及盖透镜(cover lens)4050。进而，所述前照灯还可以包括散热部4030、支撑架(rack)4060以及连接部件4040。
基板4020通过支撑架4060被固定，从而以与灯主体4070隔开的方式布置于灯主体4070上。基板4020只要是能够支撑发光元件4010的基板则不受限制，例如，可以是如印刷电路板等具有导电图案的基板。发光元件4010可以位于基板4020上，且通过基板4020得到支撑及固定。并且，通过基板4020的导电图案，发光元件4010可以电连接于外部电源。并且，发光元件4010可以包括上述的根据本发明的实施例的发光二极管中的至少一个。
盖透镜4050位于从发光元件4010发出的光移动的路径上。例如，如图所示，盖透镜4050可以通过连接部件4040而布置成与发光元件4010相隔，且可以布置于欲提供发光元件4010所发出的光的方向上。通过盖透镜4050可以调节从前照灯向外部发出的光的指向角和/或颜色。另外，连接部件4040也可以使盖透镜4050固定于基板4020，并且布置成包围发光元件4010而起到提供发光路径4045的光引导作用。此时，连接部件4040可以利用光反射性物质形成，或者涂覆有光反射性物质。另外，散热部4030可以包括散热翅片4031和/或散热风扇4033，并且向外部排放在发光元件4010驱动时产生的热。
如此，根据本发明的实施例的发光元件可以适用于诸如本实施例等前照灯，尤其是车辆用前照灯。
以上，已对本发明的多样的实施例进行了说明，然而本发明并不限定于这些实施例。并且，在不脱离本发明的技术思想的限度内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (25)

1.一种发光二极管芯片，其中，包括：
基板；
第一导电型半导体层，位于所述基板上；
台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；
(多个)侧面覆盖层，覆盖所述台面的侧面；以及
反射结构物，与所述(多个)侧面覆盖层隔开而位于暴露的所述第一导电型半导体层上。
2.根据权利要求1所述的发光二极管芯片，其中，
所述反射结构物沿所述第一导电型半导体层的边缘部位包围所述台面。
3.根据权利要求1所述的发光二极管芯片，其中，
在所述台面的侧面侧，暴露的第一导电型半导体层的上表面以包括具有第一高度的区域以及具有低于所述第一高度的第二高度的区域的形式呈阶梯状。
4.根据权利要求3所述的发光二极管芯片，其中，
覆盖所述台面的侧面的(多个)侧面覆盖层包括：
下部绝缘层，覆盖所述台面；
垫金属层，覆盖所述下部绝缘层，并连接于暴露的所述第一导电型半导体层；以及
上部绝缘层，覆盖所述垫金属层。
5.根据权利要求4所述的发光二极管芯片，其中，
具有所述第二高度的区域位于所述下部绝缘层的端部与所述反射结构物的端部之间。
6.根据权利要求5所述的发光二极管芯片，其中，
覆盖所述下部绝缘层的垫金属层的端部以及覆盖所述垫金属层的上部绝缘层的端部位于具有所述第二高度的区域内，
所述反射结构物与所述垫金属层的端部及上部绝缘层的端部隔开。
7.根据权利要求4所述的发光二极管芯片，其中，
具有所述第二高度的区域位于所述下部绝缘层的端部与所述基板的侧面之间。
8.根据权利要求7所述的发光二极管芯片，其中，
所述反射结构物位于具有所述第二高度的区域内，并且与所述垫金属层的端部及上部绝缘层的端部隔开。
9.根据权利要求4所述的发光二极管芯片，其中，
所述反射结构物与所述下部绝缘层包括相同的物质层。
10.根据权利要求9所述的发光二极管芯片，其中，
所述反射结构物包括分布式布拉格反射器。
11.根据权利要求4所述的发光二极管芯片，其中，
所述反射结构物与所述垫金属层包括相同的物质层。
12.根据权利要求4所述的发光二极管芯片，其中，还包括：
欧姆反射层，欧姆接触于所述台面的第二导电型半导体层；以及
凸起垫，与所述垫金属层电连接。
13.根据权利要求12所述的发光二极管芯片，其中，
所述欧姆反射层包括：
欧姆层，位于第二导电型半导体层上；
反射层，在所述欧姆层上以岛形态布置；以及
缓冲层，覆盖所述反射层，并且在以所述岛形态布置的反射层之间接触于所述欧姆层。
14.根据权利要求13所述的发光二极管芯片，其中，
在所述欧姆层上以岛形态布置的反射层包括绝缘物质。
15.根据权利要求14所述的发光二极管芯片，其中，
所述反射层包括SiO2层或分布式布拉格反射器。
16.根据权利要求13所述的发光二极管芯片，其中，
所述缓冲层包括Ag层以及覆盖所述Ag层的Ni层。
17.根据权利要求1所述的发光二极管芯片，其中，
所述基板为透光性基板。
18.根据权利要求1所述的发光二极管芯片，其中，包括：
多个台面，布置于所述第一导电型半导体层上；以及
多个反射结构物，对应于所述台面而相互隔开。
19.根据权利要求1所述的发光二极管芯片，其中，包括：
多个发光单元，在所述基板上通过单元分离区域而隔开；以及
多个反射结构物，对应于所述发光元件而相互隔开，
其中，各个发光单元包括：
所述第一导电型半导体层，位于所述基板上；
所述活性层；以及
所述第二导电型半导体层，
其中，所述多个反射结构物包括分别位于所述第一导电型半导体层上的所述反射结构物，
所述多个反射结构物与所述单元分离区域隔开。
20.根据权利要求1所述的发光二极管芯片，其中，
所述反射结构物以多个岛形态布置。
21.一种发光二极管芯片，其中，包括：
基板；
第一导电型半导体层，位于所述基板上；
台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；
下部绝缘层，覆盖所述台面的侧面，并从所述台面侧面向暴露的所述第一导电型半导体层的上表面延伸；
垫金属层，覆盖所述下部绝缘层，并连接于在所述台面的侧面侧暴露的第一导电型半导体层；
上部绝缘层，覆盖所述垫金属层；以及
反射结构物，在所述台面的侧面侧沿所述基板的边缘部位布置，
其中，所述反射结构物与所述下部绝缘层、垫金属层及上部绝缘层隔开，
在所述台面的侧面侧，暴露的第一导电型半导体层的上表面以包括具有第一高度的区域以及具有低于所述第一高度的第二高度的区域的形式呈阶梯状。
22.根据权利要求21所述的发光二极管芯片，其中，
所述反射结构物与所述下部绝缘层包括相同的物质层，
具有所述第二高度的区域位于所述下部绝缘层的端部与所述反射结构物的端部之间。
23.根据权利要求21所述的发光二极管芯片，其中，
所述反射结构物与所述垫金属层包括相同的物质层，
具有所述第二高度的区域位于所述下部绝缘层的端部与所述基板的侧面之间。
24.一种发光二极管芯片，其中，包括：
基板；
第一导电型半导体层，位于所述基板上；
台面，包含活性层及第二导电型半导体层，以沿所述第一导电型半导体层的边缘部位使所述第一导电型半导体层的上表面暴露的方式位于所述第一导电型半导体层的一部分区域上；
电流阻挡层，覆盖所述台面的侧面；以及
反射结构物，与所述电流阻挡层及第一导电型半导体层隔开而位于所述基板上。
25.根据权利要求24所述的发光二极管芯片，其中，还包括：
透明欧姆层，欧姆接触于所述第二导电型半导体层；以及
金属反射层，连接于所述透明欧姆层，
其中，所述电流阻挡层位于所述透明欧姆层与所述金属反射层之间，并且具有使所述透明欧姆层暴露的开口部，
所述金属反射层通过所述电流阻挡层的开口部连接于所述透明欧姆层，
所述电流阻挡层从所述透明欧姆层的上部区域延伸而覆盖所述台面的侧面。
CN201880005643.1A 2017-09-28 2018-09-14 发光二极管芯片 Active CN110168755B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20170126242 2017-09-28
KR10-2017-0126242 2017-09-28
KR1020180107215A KR102601417B1 (ko) 2017-09-28 2018-09-07 발광 다이오드 칩
KR10-2018-0107215 2018-09-07
PCT/KR2018/010858 WO2019066339A1 (ko) 2017-09-28 2018-09-14 발광 다이오드 칩

Publications (2)

Publication Number Publication Date
CN110168755A true CN110168755A (zh) 2019-08-23
CN110168755B CN110168755B (zh) 2023-07-07

Family

ID=66104039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880005643.1A Active CN110168755B (zh) 2017-09-28 2018-09-14 发光二极管芯片

Country Status (4)

Country Link
US (1) US11515451B2 (zh)
EP (1) EP3675186A4 (zh)
KR (1) KR102601417B1 (zh)
CN (1) CN110168755B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN112687775A (zh) * 2019-10-18 2021-04-20 厦门三安光电有限公司 一种发光二极管
US20210343913A1 (en) * 2020-05-04 2021-11-04 Epistar Corporation Light-emitting device
CN113875029A (zh) * 2021-04-20 2021-12-31 厦门三安光电有限公司 发光二极管芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017123154A1 (de) * 2017-10-05 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
KR102577238B1 (ko) * 2018-09-21 2023-09-12 삼성전자주식회사 반도체 소자 제조 방법
JP7339559B2 (ja) * 2021-05-20 2023-09-06 日亜化学工業株式会社 発光素子
CN113363363B (zh) * 2021-06-02 2022-09-16 厦门三安光电有限公司 半导体发光二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605295A2 (en) * 2011-12-13 2013-06-19 LG Innotek Co., Ltd. Ultraviolet light emitting device
US20150349208A1 (en) * 2014-05-30 2015-12-03 Electronics And Telecommunications Research Institute Light emitting device and method for fabricating the same
US20170098739A1 (en) * 2015-10-01 2017-04-06 Sensor Electronic Technology, Inc. Contact Configuration for Optoelectronic Device
KR20170039490A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20170052854A (ko) * 2015-11-05 2017-05-15 서울바이오시스 주식회사 자외선 발광 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
KR101961825B1 (ko) * 2011-12-13 2019-03-25 엘지이노텍 주식회사 자외선 발광 소자
KR101936258B1 (ko) 2012-06-08 2019-01-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
CN109979925B (zh) * 2012-12-06 2024-03-01 首尔伟傲世有限公司 发光二极管
KR102081103B1 (ko) 2012-12-21 2020-02-25 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR102222861B1 (ko) * 2013-07-18 2021-03-04 루미리즈 홀딩 비.브이. 고반사성 플립칩 led 다이
KR102220501B1 (ko) 2014-02-04 2021-02-25 엘지이노텍 주식회사 발광 소자 패키지
KR102481646B1 (ko) 2015-11-12 2022-12-29 삼성전자주식회사 반도체 발광소자 패키지
KR102546307B1 (ko) 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
WO2017135763A1 (ko) * 2016-02-05 2017-08-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605295A2 (en) * 2011-12-13 2013-06-19 LG Innotek Co., Ltd. Ultraviolet light emitting device
US20150349208A1 (en) * 2014-05-30 2015-12-03 Electronics And Telecommunications Research Institute Light emitting device and method for fabricating the same
US20170098739A1 (en) * 2015-10-01 2017-04-06 Sensor Electronic Technology, Inc. Contact Configuration for Optoelectronic Device
KR20170039490A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20170052854A (ko) * 2015-11-05 2017-05-15 서울바이오시스 주식회사 자외선 발광 소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687775A (zh) * 2019-10-18 2021-04-20 厦门三安光电有限公司 一种发光二极管
CN112687775B (zh) * 2019-10-18 2021-11-16 厦门三安光电有限公司 一种发光二极管
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
US20210343913A1 (en) * 2020-05-04 2021-11-04 Epistar Corporation Light-emitting device
US11705545B2 (en) * 2020-05-04 2023-07-18 Epistar Corporation Light-emitting device
CN113875029A (zh) * 2021-04-20 2021-12-31 厦门三安光电有限公司 发光二极管芯片
WO2022222042A1 (zh) * 2021-04-20 2022-10-27 厦门三安光电有限公司 发光二极管芯片

Also Published As

Publication number Publication date
CN110168755B (zh) 2023-07-07
EP3675186A4 (en) 2021-06-02
US20200220049A1 (en) 2020-07-09
KR20190037105A (ko) 2019-04-05
US11515451B2 (en) 2022-11-29
KR102601417B1 (ko) 2023-11-14
EP3675186A1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
CN110168755A (zh) 发光二极管芯片
JP5788210B2 (ja) 発光素子、発光素子パッケージ
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
CN102194932B (zh) 发光器件及其制造方法
JP5973693B2 (ja) 発光素子及び発光素子パッケージ
CN110073505A (zh) 高可靠性发光二极管
JP5923329B2 (ja) 発光素子及びこれを含む照明装置
US9564422B2 (en) Light emitting device and light emitting device package
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
CN110036483A (zh) 具有多个发光单元的发光二极管
US8368107B2 (en) Light emitting device, method of manufacturing the same, and light emitting device package
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US20110127565A1 (en) Light emitting device and light emitting device package
US9559254B2 (en) Light emitting device and light emitting device package
US20110089435A1 (en) Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120006257A (ko) 전극, 발광 소자, 발광 소자 패키지, 및 조명 시스템
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR20120000974A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101830950B1 (ko) 발광소자
KR20110120388A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant