CN110164969A - 波浪式场效晶体管结构 - Google Patents
波浪式场效晶体管结构 Download PDFInfo
- Publication number
- CN110164969A CN110164969A CN201810148731.9A CN201810148731A CN110164969A CN 110164969 A CN110164969 A CN 110164969A CN 201810148731 A CN201810148731 A CN 201810148731A CN 110164969 A CN110164969 A CN 110164969A
- Authority
- CN
- China
- Prior art keywords
- fin
- doping region
- effect transistor
- regional area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06157—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with specially adapted redistribution layers [RDL]
- H01L2224/06159—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with specially adapted redistribution layers [RDL] being disposed in different wiring levels, i.e. resurf layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种波浪式场效晶体管结构，包含半导体基板、源极掺杂区、漏极掺杂区、栅极结构、第一金属层及第二金属层。半导体基板具有第一导电型，包含一表面及形成于表面上的鳍部，鳍部沿其长度方向具有第一端及第二端；源极掺杂区具有第二导电型，形成于鳍部的第一端以及鳍部的第一端下方与表面接触的一第一局部区域；漏极掺杂区具有第二导电型，形成于鳍部的第二端以及鳍部的第二端下方与表面接触的一第二局部区域；栅极结构覆盖鳍部；第一金属层接触并覆盖源极掺杂区；第二金属层接触并覆盖漏极掺杂区。
Description
技术领域
本发明是关于一种晶体管结构，且特别是波浪式场效晶体管结构。
背景技术
自从1960年代发展出集成电路之后，集成电路元件的密度至今已大幅增加，于集成电路元件的密度增加的同时，元件尺寸亦不断地缩小，以场效晶体管为例，其源极(source)至漏极(drain)间电流通道(channel)的长度的需求尺寸已经进入65纳米技术世代。而为了追求更高的集成电路元件密度、较高的元件性能以及较低的生产成本，在电路制造及设计方面都面临挑战，因此发展出三维设计来取代传统的平面式元件。
举例来说，鳍式场效晶体管(Fin Field-Effect Transistor；FinFET)即一种具三维结构的金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管，由现有的场效晶体管(Field-effect transistor)发展而来。在现有的场效晶体管结构中，其源极与漏极之间的电流通道仅能由位于基板一侧的栅极(gate)所控制，因此属于平面的结构；而鳍式场效晶体管的栅极、漏极及源极之间呈现相似于鱼鳍的三维架构，栅极可进一步覆盖电流通道的侧面，因而增加电流信道的周边区域；因此，由此可知，如何在有限的空间中进一步提升场效晶体管中电流通道的体积实属当前重要研发课题之一。再者，在现有的波浪式场效晶体管结构中，鳍式场效晶体管经常是建立在绝缘层覆硅基板(SOI substrate)上，绝缘层覆硅基板的价格相当昂贵而增加生产成本。
发明内容
有鉴于此，本发明提出一种波浪式场效晶体管结构。
在一实施例中，一种波浪式场效晶体管结构包含半导体基板、源极掺杂区、漏极掺杂区、栅极结构、第一金属层及第二金属层。半导体基板具有第一导电型，包含一表面及形成于表面上的鳍部，鳍部沿其长度方向具有第一端及第二端；源极掺杂区具有第二导电型，形成于鳍部的第一端以及鳍部的第一端下方与表面接触的一第一局部区域；漏极掺杂区具有第二导电型，形成于鳍部的第二端以及鳍部的第二端下方与表面接触的一第二局部区域；栅极结构覆盖鳍部；第一金属层接触并覆盖源极掺杂区；第二金属层接触并覆盖漏极掺杂区。
在一实施例中，前述的源极掺杂区更形成于鳍部的第一端下方的第一局部区域的两侧方向，漏极掺杂区更形成于鳍部的第二端下方的第二局部区域的两侧方向，栅极结构更覆盖于第一局部区域与第二局部区域之间的表面，其中第一局部区域的两侧方向及第二局部区域的两侧方向垂直于鳍部的长度方向。
在一实施例中，前述的半导体基板更包含另一鳍部形成于表面上，另一鳍部沿其长度方向具有一第一端及一第二端，源极掺杂区更形成于另一鳍部的第一端以及另一鳍部的第一端下方与表面接触的一第三局部区域，漏极掺杂区更形成于另一鳍部的第二端以及另一鳍部的第二端下方与表面接触的一第四局部区域，栅极结构更覆盖另一鳍部。
在一实施例中，前述的源极掺杂区更形成于第三局部区域的两侧方向，漏极掺杂区更形成于第四局部区域的两侧方向，栅极结构更覆盖第三局部区域与第四局部区域之间的表面，其中第三局部区域的两侧方向及第四局部区域的两侧方向垂直于另一鳍部的长度方向。
在一实施例中，前述的栅极结构接触第一金属层及第二金属层。
在一实施例中，前述的半导体基板不包含一绝缘层。
在一实施例中，前述的半导体基板的材质包含碳或碳化硅。
在一实施例中，前述的栅极结构包含一绝缘层、一多晶栅极层及一栅极氧化物层，其中，绝缘层覆盖多晶栅极层，而多晶栅极层覆盖栅极氧化物层。
在一实施例中，前述的栅极结构更包含一硅化物层覆盖多晶栅极层，而绝缘层覆盖硅化物层。
在一实施例中，前述的栅极结构包含一绝缘层、一多晶栅极层及一高介电常数介电层，其中，绝缘层覆盖多晶栅极层，而多晶栅极层覆盖高介电常数介电层。
综上所述，根据本发明的波浪式场效晶体管结构的一实施例，藉由在半导体基板的表面形成源极掺杂区及漏极掺杂区使得电流信道的周边区域增加而增加电流信道的整体体积。再者，半导体基板接触源极结构而使得基极(base)电性连接于源极而可避免基体效应(body effect)。
附图说明
图1为根据本发明的波浪式场效晶体管结构的一实施例的右侧视图。
图2为根据本发明的波浪式场效晶体管结构的一实施例的左侧视图。
图3为图1及图2的波浪式场效晶体管结构的基板的一实施例的示意图。
图4为图3的半导体基板沿剖面线4-4的剖面图。
图5为图1及图2的半导体基板、源极掺杂区及漏极掺杂区的一实施例的右侧视图。
图6为图1及图2的半导体基板、源极掺杂区及漏极掺杂区的一实施例的左侧视图。
图7为图1的栅极结构的一实施例沿剖面线7-7的剖面图。
图8为图1的波浪式场效晶体管结构的栅极结构的另一实施例沿剖面线7-7的剖面图。
其中，附图标记为：
1 波浪式场效晶体管结构
11 半导体基板
11S 表面
111 鳍部
111A 第一端
111B 第二端
111S 侧面
111T 顶面
112 鳍部
112A 第一端
112B 第二端
112S 侧面
112T 顶面
12 源极结构
121 源极掺杂区
121A 第一局部区域
121B 第三局部区域
122 第一金属层
13 漏极结构
131 漏极掺杂区
131A 第二局部区域
131B 第四局部区域
132 第二金属层
14 栅极结构
141 绝缘层
142 多晶栅极层
143 栅极氧化物层
144 硅化物层
D1 长度方向
D2 两侧方向
具体实施方式
图1及图2分别为根据本发明的波浪式场效晶体管结构的一实施例的右侧视图及左侧视图，揭露一波浪式场效晶体管结构1，如图1及图2所示，波浪式场效晶体管结构1包含一半导体基板11以及形成于半导体基板11上的源极结构12、漏极结构13与门极结构14。其中，半导体基板11具有第一导电型，源极结构12包含具第二导电型的源极掺杂区121及覆盖源极掺杂区121的第一金属层122；漏极结构13包含具第二导电型的漏极掺杂区131及覆盖漏极掺杂区131的第二金属层132；栅极结构14位于源极结构12与漏极结构13之间。
在一些实施例中，第一导电型及第二导电型可分别为P型及N型，而半导体基板11的材质可为硅，因此，半导体基板11的材质可为P型硅，源极掺杂区121及漏极掺杂区131可为具有浓掺杂的N型硅；在另一些实施例中，第一导电型及第二导电型亦可分别为N型及P型，即半导体基板11的材质可为N型硅，而源极掺杂区121及漏极掺杂区131可为具有浓掺杂的P型硅。在另一些实施例中，半导体基板11的材质亦可为碳化硅(Silicon carbide；SiC)。
图3为图1及图2的波浪式场效晶体管结构1的半导体基板11的一实施例的示意图，图4为图3的半导体基板11沿剖面线4-4的剖面图，图5为图1及图2的半导体基板11、源极掺杂区121及漏极掺杂区131的一实施例的右侧视图，图6为图1及图2的半导体基板11、源极掺杂区121及漏极掺杂区131的一实施例的左侧视图。图7为图1的栅极结构14的一实施例沿剖面线7-7的剖面图。请同时参照图3至图7，半导体基板11具有一表面11S以及形成于表面11S上的鳍部111。鳍部111沿其长度方向D1具有第一端111A、第二端111B及第一端111A与第二端111B之间的中央区域。如图5所示，源极掺杂区121形成于鳍部111的第一端111A以及第一端111A下方与表面11S接触的局部区域(为方便描述，称之为第一局部区域121A)。如图6所示，漏极掺杂区131形成于鳍部111的第二端111B以及第二端111B下方与表面11S接触的局部区域(图6为方便描述，称之为第二局部区域131A)。
再者，如图7所示，栅极结构14覆盖鳍部111的中央区域的两侧面111S及顶面111T，以第一导电型为P型而第二导电型为N型为例，当充足的正电压外加于栅极结构14上时，鳍部111第一端111A与第二端111B之间的空间布满电子，使侧面111S、顶面111T及表面11S之间的三维空间形成电流通道；并且，位于表面11S的下方的第一局部区域121A与第二局部区域131A之间的三维空间亦充满电子而形成另一电流通道；基此，电流可自表面11S上方的源极掺杂区121流向漏极掺杂区131，且电流亦可自表面11S下方的源极掺杂区121(即第一局部区域121A)流向漏极掺杂区131。于是，相较于现有的波浪式场效晶体管结构，半导体基板11中不具有绝缘层，且半导体基板11的表面11S形成有源极掺杂区121及漏极掺杂区131，如此便节省生产成本，且在有限的空间中增加电流通道的深度，进而增加电流通道的整体体积。
进一步，如图5所示，第一局部区域121A及第二局部区域131A的两侧方向D2垂直于鳍部111的长度方向D1，在一些实施例中，源极掺杂区121亦形成于第一局部区域121A的两侧方向D2上，两侧方向D2垂直于鳍部111的长度方向D1，即源极掺杂区121亦存在于鳍部111的第一端111A两侧的表面11S，此时源极掺杂区121的形状呈现上窄下宽的一T字型结构；另一方面，如图6所示，漏极掺杂区131亦形成于第二局部区域131A的两侧方向D2，即漏极掺杂区131亦存在于鳍部111的第二端111B两侧的表面11S，此时漏极掺杂区131的形状亦呈现上窄下宽的一T字型结构。
再者，如图6及图7所示，栅极结构14自鳍部111的侧面111S沿两侧方向D2延伸，栅极结构14更覆盖第一局部区域121A两侧的源极掺杂区121与第二局部区域131A两侧的漏极掺杂区131之间的表面11S。基此，以前述的第一导电型为P型而第二导电型为N型为例，当充足的正电压外加于鳍部111两侧的表面11S上的栅极结构14时，第一局部区域121A两侧的源极掺杂区121与第二局部区域131A两侧的漏极掺杂区131之间亦布满电子而形成电流信道，使电流可在表面11S上自第一局部区域121A两侧的源极掺杂区121流向第二局部区域131A两侧的漏极掺杂区131。于是，相较于现有的波浪式场效晶体管结构，半导体基板11的表面11S亦包含源极掺杂区121及漏极掺杂区131，使电流通道的整体体积增加，进而提升波浪式场效晶体管结构1的效能。
在一些实施例中，如图7所示，栅极结构14可为多层结构，栅极结构14包含栅极氧化物层(gate oxide layer)143、多晶栅极层(poly gate layer)142及绝缘层(insulatorgate layer)141。栅极氧化物层143可接触并覆盖鳍部111的两侧面111S、顶面111T及鳍部111两侧的表面11S；多晶栅极层142接触并覆盖栅极氧化物层143；绝缘层141接触并覆盖多晶栅极层142。再者，如图8所示，栅极结构14亦可包含一硅化物层(silicide layer)144形成于多晶栅极层142与绝缘层141之间，硅化物层144的材质可包含钴硅化物(CoSi2)，硅化物层144覆盖多晶栅极层142以降低栅极结构14的电阻值。在另一些实施态样中，为提升电流通道的导电率，栅极氧化物层143可以一高介电常数(high-k)介电层所取代(即，多晶栅极层142接触并覆盖高介电常数介电层，而高介电常数介电层接触并覆盖半导体基板11)。
在一些实施例中，如图1及图2所示，鳍部111上的栅极结构14接触第一金属层122及第二金属层132，表面11S上的栅极结构14亦接触第一金属层122及第二金属层132；于此，波浪式场效晶体管结构1并不具有漂移层(drift layer)而可消除源极结构12与漏极结构13之间由漂移层造成的电阻，当栅极结构14包含高介电常数材料时，电流通道的导电率将不受漂移层造成的电阻影响而可大幅提升电流通道的导电率。
在一些实施例中，半导体基板11的表面11S上更包含另一鳍部(为方便描述，称之为鳍部112)，以形成另一场效晶体管。如图3及图4所示，鳍部112沿两侧方向D2设置而平行于鳍部111。鳍部112具有与鳍部111相同的长度方向D1，鳍部112于长度方向D1上具有第一端112A、第二端112B及第一端112A与第二端112B之间的中央区域。并且，鳍部112具有侧面112S及顶面112T，位于鳍部112的第一端112A的侧面112S面对于位于鳍部111的第一端111A的侧面111S，位于鳍部112的第二端112B的侧面112S面对于位于鳍部111的第二端111B的侧面111S。如图5所示，源极掺杂区121更形成于鳍部112的第一端112A、鳍部112的第一端112A下方与表面11S接触的局部区域(为方便描述，将其称为第三局部区域121B)以及第三局部区域121B的两侧；如图6所示，漏极掺杂区131更形成于鳍部112的第二端112B、鳍部112的第二端112B下方与表面11S接触的局部区域(为方便描述，将其称为第四局部区域131B)以及第四局部区域131B的两侧。基此，第三局部区域121B与第四局部区域131B之间的空间以及第三局部区域121B两侧的源极掺杂区121与第四局部区域131B两侧的漏极掺杂区131之间可布满电子而形成电流信道。
其中，应注意的是，如图1、2、7所示，栅极结构14自鳍部111延伸至鳍部112，栅极结构14更覆盖鳍部112的中央区域的两侧面112S、中央区域的顶面112T以及第三局部区域121B两侧的源极掺杂区121与第四局部区域131B两侧的漏极掺杂区131之间的表面11S。第一金属层122自鳍部111的第一端111A延伸至鳍部112的第一端112A而覆盖于第一端112A及第一端112A两侧的源极掺杂区121；第二金属层132自鳍部111的第二端111B延伸至至鳍部112的第二端112B而覆盖第二端112B及第二端112B两侧的漏极掺杂区131；于此，半导体基板11上的两场效晶体管具有合并的源极结构12、合并的漏极结构13以及合并的栅极结构14。当对波浪式场效晶体管结构1进行封装作业时，合并的源极结构12、合并的漏极结构13以及合并的栅极结构14可分别共享同一连接垫(contact)，进而节省打线所需的面积而节省封装体积。图1及图2中的波浪式场效晶体管结构1以两场效晶体管为例，设计者可根据不同的应用来增加半导体基板11上的鳍部的数量，本发明不以此为限。
在一些实施例中，于制造图1的波浪式场效晶体管结构1时，先以微影(lithography)工艺于半导体基板11的表面形成多个沟渠以形成多个鳍部，例如鳍部111、112。接着，以扩散(diffusion)方法或以离子布植(ion implantation)的方式在两鳍部111、112的第一端111A、112A及第一端111A、112A下方与两侧的区域掺杂杂质而形成源极掺杂区121。同样地，以相同工艺在两鳍部111、112的第二端111B、112B及第二端111B、112B的下方与两侧的区域掺杂杂质而形成漏极掺杂区131。最后，进行多道沉积工艺来形成第一金属层122、第二金属层132与门极结构14。
综上所述，根据本发明的波浪式场效晶体管结构的一实施例，藉由在半导体基板的表面形成源极掺杂区及漏极掺杂区使得电流信道的周边区域增加而增加电流信道的整体体积。再者，半导体基板接触源极结构而使得基极(base)电性连接于源极而可避免基体效应(body effect)。
虽然本发明已以实施例揭露如上然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的专利申请范围所界定者为准。
Claims (9)
1.一种波浪式场效晶体管结构，其特征在于，包含：
一半导体基板，具有一第一导电型，包含一表面及形成于该表面上的一鳍部，该鳍部沿其长度方向具有一第一端及一第二端；
一源极掺杂区，具有一第二导电型，形成于该鳍部的第一端、该鳍部的第一端下方与该表面接触的一第一局部区域以及该第一局部区域的两侧方向；
一漏极掺杂区，具有该第二导电型，形成于该鳍部的第二端、该鳍部的第二端下方与该表面接触的一第二局部区域以及该第二局部区域的两侧方向；
一栅极结构，覆盖该鳍部、该第一局部区域与该第二局部区域之间的该表面；
一第一金属层，接触并覆盖该源极掺杂区；及
一第二金属层，接触并覆盖该漏极掺杂区；
其中，该第一局部区域的两侧方向及该第二局部区域的两侧方向垂直于该鳍部的长度方向。
2.如权利要求1所述的波浪式场效晶体管结构，其特征在于，该半导体基板更包含另一鳍部形成于该表面上，该另一鳍部沿其长度方向具有一第一端及一第二端，该源极掺杂区更形成于该另一鳍部的第一端以及该另一鳍部的第一端下方与该表面接触的一第三局部区域，该漏极掺杂区更形成于该另一鳍部的第二端以及该另一鳍部的第二端下方与该表面接触的一第四局部区域，该栅极结构更覆盖该另一鳍部。
3.如权利要求2所述的波浪式场效晶体管结构，其特征在于，该源极掺杂区更形成于该第三局部区域的两侧方向，该漏极掺杂区更形成于该第四局部区域的两侧方向，该栅极结构更覆盖该第三局部区域与该第四局部区域之间的该表面，其中该第三局部区域的两侧方向及该第四局部区域的两侧方向垂直于该另一鳍部的长度方向。
4.如权利要求1或2所述的波浪式场效晶体管结构，其特征在于，该栅极结构接触该第一金属层及该第二金属层。
5.如权利要求1或2所述的波浪式场效晶体管结构，其特征在于，该半导体基板不包含一绝缘层。
6.如权利要求1或2所述的波浪式场效晶体管结构，其特征在于，该半导体基板的材质包含碳或碳化硅。
7.如权利要求1或2所述的波浪式场效晶体管结构，其特征在于，该栅极结构包含一绝缘层、一多晶栅极层及一栅极氧化物层，该绝缘层覆盖该多晶栅极层，该多晶栅极层覆盖该栅极氧化物层。
8.如权利要求7所述的波浪式场效晶体管结构，其特征在于，该栅极结构更包含一硅化物层形成于该多晶栅极层与该绝缘层之间。
9.如权利要求1或2所述的波浪式场效晶体管结构，其特征在于，该栅极结构包含一绝缘层、一多晶栅极层及一高介电常数介电层，该绝缘层覆盖该多晶栅极层，该多晶栅极层覆盖该高介电常数介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810148731.9A CN110164969A (zh) | 2018-02-13 | 2018-02-13 | 波浪式场效晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810148731.9A CN110164969A (zh) | 2018-02-13 | 2018-02-13 | 波浪式场效晶体管结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110164969A true CN110164969A (zh) | 2019-08-23 |
Family
ID=67635196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810148731.9A Withdrawn CN110164969A (zh) | 2018-02-13 | 2018-02-13 | 波浪式场效晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110164969A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145932A1 (en) * | 2003-02-19 | 2005-07-07 | Park Tai-Su | Vertical channel field effect transistors having insulating layers thereon and methods of fabricating the same |
| CN101208805A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 纳米尺度沟道晶体管的块接触结构 |
| US20110079855A1 (en) * | 2009-10-06 | 2011-04-07 | International Business Machines Corporation | Merged finfets and method of manufacturing the same |
| US20130105914A1 (en) * | 2011-10-26 | 2013-05-02 | Chien-Ting Lin | Structure of field effect transistor with fin structure and fabricating method thereof |
| US20150076615A1 (en) * | 2013-09-19 | 2015-03-19 | International Business Machines Corporation | Interdigitated finfets |
| US20150155206A1 (en) * | 2013-12-02 | 2015-06-04 | International Business Machines Corporation | Method of implementing buried fet below and beside finfet on bulk substrate |
| CN107454982A (zh) * | 2017-07-18 | 2017-12-08 | 香港应用科技研究院有限公司 | 用于静电放电(esd)或过度电性应力(eos)保护的阶梯鳍式场效应晶体管(finfet) |
-
2018
- 2018-02-13 CN CN201810148731.9A patent/CN110164969A/zh not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145932A1 (en) * | 2003-02-19 | 2005-07-07 | Park Tai-Su | Vertical channel field effect transistors having insulating layers thereon and methods of fabricating the same |
| CN101208805A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 纳米尺度沟道晶体管的块接触结构 |
| US20110079855A1 (en) * | 2009-10-06 | 2011-04-07 | International Business Machines Corporation | Merged finfets and method of manufacturing the same |
| US20130105914A1 (en) * | 2011-10-26 | 2013-05-02 | Chien-Ting Lin | Structure of field effect transistor with fin structure and fabricating method thereof |
| US20150076615A1 (en) * | 2013-09-19 | 2015-03-19 | International Business Machines Corporation | Interdigitated finfets |
| US20150155206A1 (en) * | 2013-12-02 | 2015-06-04 | International Business Machines Corporation | Method of implementing buried fet below and beside finfet on bulk substrate |
| CN107454982A (zh) * | 2017-07-18 | 2017-12-08 | 香港应用科技研究院有限公司 | 用于静电放电(esd)或过度电性应力(eos)保护的阶梯鳍式场效应晶体管(finfet) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915499B (zh) | 半导体器件和制造半导体器件的方法 | |
| US6432775B2 (en) | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface | |
| CN102915997B (zh) | 具有高电压结终端的高电压电阻器 | |
| JP4660090B2 (ja) | ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス | |
| TWI411046B (zh) | 自我校準之溝槽式金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）結構及其製造方法 | |
| US7560787B2 (en) | Trench field plate termination for power devices | |
| US9583610B2 (en) | Transistor and method of manufacturing the same | |
| CN104752493B (zh) | 功率用半导体器件 | |
| KR100777593B1 (ko) | 트랜치 게이트 모스 소자 및 그 제조 방법 | |
| CN104465767B (zh) | 半导体器件、集成电路及半导体器件的制造方法 | |
| KR20060051752A (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| CN113196500B (zh) | 半导体装置及其制造方法 | |
| JP2003529209A (ja) | トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 | |
| US7173308B2 (en) | Lateral short-channel DMOS, method for manufacturing same and semiconductor device | |
| JP2010505273A (ja) | 超接合デバイス用終端構造 | |
| JP2013191760A (ja) | 半導体装置 | |
| JP2012094920A (ja) | 半導体装置 | |
| KR100832718B1 (ko) | 트랜치 게이트 모스 소자 및 그 제조 방법 | |
| US20070278613A1 (en) | Semiconductor device | |
| US10236284B2 (en) | Semiconductor device for preventing field inversion | |
| US9018703B2 (en) | Hybrid high voltage device and manufacturing method thereof | |
| US6492691B2 (en) | High integration density MOS technology power device structure | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| JP7368493B2 (ja) | トレンチ型電界効果トランジスタの構造及びその製造方法 | |
| CN107393871A (zh) | 集成电路及其制造方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190823 |