CN110164778A - 半导体装置、半导体装置组合件及形成半导体装置组合件的方法 - Google Patents
半导体装置、半导体装置组合件及形成半导体装置组合件的方法 Download PDFInfo
- Publication number
- CN110164778A CN110164778A CN201910118083.7A CN201910118083A CN110164778A CN 110164778 A CN110164778 A CN 110164778A CN 201910118083 A CN201910118083 A CN 201910118083A CN 110164778 A CN110164778 A CN 110164778A
- Authority
- CN
- China
- Prior art keywords
- substrate
- impermeable barrier
- moisture impermeable
- moisture
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000429 assembly Methods 0.000 title claims abstract description 51
- 230000000712 assembly Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 201
- 230000004888 barrier function Effects 0.000 claims abstract description 123
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004642 Polyimide Substances 0.000 claims abstract description 5
- 229920000052 poly(p-xylylene) Polymers 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 239000003822 epoxy resin Substances 0.000 claims abstract description 4
- 239000000945 filler Substances 0.000 claims abstract description 4
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 4
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 claims abstract description 4
- FWDBOZPQNFPOLF-UHFFFAOYSA-N ethenyl(triethoxy)silane Chemical compound CCO[Si](OCC)(OCC)C=C FWDBOZPQNFPOLF-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 19
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- -1 Alkenyl triethoxysilane Chemical compound 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体装置、半导体装置组合件以及形成包含水分不可渗透层的半导体装置组合件的方法。所述组合件包含第一衬底及电连接到所述第一衬底的表面的第二衬底。所述组合件包含在所述两个衬底之间的层，其中所述水分不可渗透层在所述层与所述第一衬底的所述表面之间。所述层可为非导电膜、裸片附接膜、毛细管底部填充物及类似物。所述第一衬底的所述表面的一部分可包含在所述水分不可渗透层与所述第一衬底之间的焊接掩模。所述水分不可渗透层防止或至少抑制所述第一衬底内的水分以免可能在所述层中产生空隙。所述水分不可渗透层可为聚酰亚胺、聚酰亚胺类材料、环氧树脂、环氧丙烯酸酯、聚对二甲苯、乙烯基三乙氧基硅烷或其组合。所述水分不可渗透层可具有高电阻。
Description
技术领域
本文描述的实施例涉及具有水分不可渗透层的半导体装置组合件以及提供此类半导体装置组合件的方法。
背景技术
半导体装置组合件(包含(但不限于)存储器芯片、微处理器芯片及成像器芯片)通常包含安装在衬底上的半导体装置，例如裸片。半导体装置组合件可包含各种功能特征，例如存储器单元、处理器电路及成像器装置，并且可包含电连接到半导体装置组合件的功能特征的接合垫。半导体装置组合件可包含通过封装内的邻近装置之间的单独互连件而堆叠在彼此上并且彼此电连接的半导体装置。
可采用各种方法及/或技术来支撑半导体装置组合件中的邻近裸片及/或衬底。举例来说，可使用与非导电膜(NCF)的热压结合。作为实例，NCF可为沉积到衬底上的膜层压片。一个潜在缺点是NCF内存在空隙。图3展示半导体装置组合件300，其包含结合到第一衬底310的第二衬底或半导体装置320。如所属领域的一般技术人员将了解，第二衬底320经由互连件330电连接到第一衬底310，互连件330由连接到电迹线315的柱325组成。出于说明性目的，图3中展示单个第二衬底320连接到第一衬底310。然而，如受益于本发明的所属领域的一般技术人员将了解，半导体装置组合件300可包含一个以上额外衬底320。
半导体装置组合件300包含焊接掩模350及定位在第二衬底320与第一衬底310的第一或顶表面311之间的NCF 360，其与第二或底表面312相对。半导体装置组合件300包含NCF 360内的空隙380。空隙380可能是由于第一衬底310内的水分向上移动到第一衬底310与第二衬底320之间的结合线而产生的。半导体装置组合件300通常组装在高湿度环境中，这有助于降低静电放电的可能性。一旦第一衬底310从封装去除，高湿度环境就会使第一衬底310吸收水分。在组装过程期间，所吸收的水分可能向上移动到结合线，从而可能导致在NCF 360中产生空隙380。
消除NCF 360内的空隙380的一种方法是将第一衬底310烘烤相当长的时间，例如两(2)到三(3)小时，以在用第二衬底320(其可为例如裸片的半导体装置)组装之前从第一衬底310去除水分。此过程增加组装半导体装置组合件300所需的总成本及时间。另外，第一衬底310一旦离开烘烤过程就开始吸收水分，需要第二衬底320在烘烤过程之后在短时间内连接到第一衬底310。举例来说，如果在烘烤过程的八(8)小时内没有用第二衬底320组装，那么第一衬底310可吸收过多水分。
使用焊剂及毛细管底部填充物(“焊剂/CUF”)作为材料的热压结合(TCB)是可用于将裸片附接到衬底以产生半导体装置组合件的另一种技术。可将焊剂熔化喷射到衬底上，然后可使用TCB工艺将半导体装置附接到衬底。然后，可在半导体结合线旁边分配毛细管底部填充物(CUF)，使得毛细管效应将CUF拉入结合线直到其充满。衬底内的吸收水分可能在组装过程期间向上移动到结合线，可能导致CUF中的空隙。裸片附接膜(DAF)可用于促进将裸片附接到衬底。在组装过程期间，衬底内的吸收水分可能向上移动到结合线，可能导致DAF中的空隙。
可能存在额外缺陷及缺点。
发明内容
一方面，本申请案提供一种半导体装置组合件，其包括：第一衬底；第二衬底，其电连接到所述第一衬底的表面；层，其定位在所述第一衬底的所述表面与所述第二衬底之间；及水分不可渗透层，其定位在所述层与所述第一衬底的所述表面之间，其中所述水分不可渗透层阻止所述第一衬底内的水分移动通过所述水分不可渗透层。
另一方面，本申请案提供一种半导体装置，其包括：衬底；多个垫，其从所述衬底的表面延伸；多个电迹线，其在所述衬底的所述表面上；及水分不可渗透层，其在所述衬底的所述表面的一部分上，其中所述多个垫及所述多个电迹线处不存在所述水分不可渗透层。
另一方面，本申请案提供一种制造半导体装置组合件的方法，其包括：提供具有第一表面及与所述第一表面相对的第二表面的第一衬底；在所述第一衬底的所述第一表面的一部分上沉积水分不可渗透层，其中所述水分不可渗透层抑制所述第一衬底内的水分移动经过所述水分不可渗透层；在所述水分不可渗透层上设置层；以及将第二衬底附接到所述衬底的所述第一表面，所述层及所述水分不可渗透层定位在所述第二衬底的一部分与所述第一衬底的所述第一表面之间。
附图说明
图1是具有水分不可渗透层的半导体装置组合件的实施例的示意性横截面图。
图2是具有水分不可渗透层的半导体装置组合件的实施例的示意性横截面图。
图3是现有技术半导体装置组合件的示意性横截面图。
图4是现有技术衬底的示意性俯视图。
图5是具有水分不可渗透层的衬底的示意性俯视图。
图6A是展示衬底的水分吸收率的图。
图6B是展示衬底的水分吸收率的图。
图7是描绘制造半导体装置组合件的方法的一个实施例的流程图。
虽然本发明易于进行各种修改及替代形式，但在图中通过实例的方式展示特定实施例，并且将在本文中对其进行详细描述。然而，应理解，本发明不希望限于所揭示的特定形式。而是，意图是覆盖落入由所附权利要求书界定的本发明范围内的所有修改、等效物及替代物。
具体实施方式
在本发明中，论述众多特定细节以提供对本发明的实施例的透彻及可行的描述。所属领域的一般技术人员将认识到，可在没有一或多个特定细节的情况下实践本发明。可能未展示及/或可能未详细描述通常与半导体装置相关联的公知结构及/或操作以避免模糊本发明的其它方面。一般来说，应理解，除本文揭示的那些特定实施方案之外的各种其它装置、系统及/或方法可在本发明的范围内。
术语“半导体装置组合件”可指一或多个半导体装置、半导体装置封装及/或衬底的组合件，其可包含插入物、支撑物及/或其它合适衬底。半导体装置组合件可制造为(但不限于)分立封装形式、条带或矩阵形式及/或晶片面板形式。术语“半导体装置”通常是指包括半导体材料的固态装置。半导体装置可包含例如半导体衬底、晶片，面板或来自晶片或衬底的单个裸片。半导体装置在本文中可指半导体裸片，但半导体装置不限于半导体裸片。
如本文使用，术语“垂直”、“横向”、“上”、“下”、“向上”、“向下”、“顶部”、“底部”及类似者可指图中所展示的半导体装置及/或半导体装置组合件中的特征的相对方向或位置。举例来说，“上”或“最上”可指代比另一特征更靠近页面顶部定位的特征。然而，这些术语应该被广义地解释为包含具有其它定向的半导体装置及/或半导体装置组合件，例如倒置或倾斜定向，其中顶部/底部、上方/下方、之上/之下、向上/向下及左/右可取决于定向而互换。
本发明的各种实施例涉及半导体装置、半导体装置组合件、半导体封装以及制造及/或操作半导体装置的方法。在本发明的一个实施例中，半导体装置组合件包括第一衬底、电连接到第一衬底的表面的第二衬底，以及在第一衬底的表面与第二衬底之间的层。所述层可为NCF、CUF、DAF及类似物。半导体装置组合件包含定位在层与第一衬底的表面之间的水分不可渗透层，其中水分不可渗透层理想地阻止但至少抑制或抵抗第一衬底内的水分移动通过水分不可渗透层。
在本发明的一个实施例中，半导体装置包括衬底、从衬底的表面延伸的多个垫以及在衬底的表面上的多个电迹线。如受益于本发明的所属领域的一般技术人员将了解，垫可指衬底上将连接到邻近衬底上的柱的任何点。半导体装置包含在衬底的表面的一部分上的水分不可渗透层，其中多个垫及多个电迹线处不存在水分不可渗透层。在本发明的一个实施例中，一种制造半导体装置组合件的方法包括提供第一衬底并在第一衬底的第一表面的一部分上沉积水分不可渗透层，其中水分不可渗透层防止或至少抵抗第一衬底内的水分移动经过水分不可渗透层。所述方法包含在水分不可渗透层上设置层并将第二衬底附接到衬底的第一表面，其中层及水分不可渗透层定位在两个衬底之间。所述层可为NCF、DAF、CUF或类似物。如受益于本发明的所属领域的一般技术人员将了解，可以各种方式在水分不可渗透层上设置可为NCF的层。举例来说，可将NCF层压到半导体装置上。在实施例中，直到将额外衬底堆叠到衬底上之后，才可将NCF层压到衬底上。
图1展示半导体装置组合件100，其包含附接或结合到第一衬底110的第二衬底或半导体装置120。第二衬底120通过由第二衬底120上的柱125组成的互连件130电连接到第一衬底110，所述柱连接到第一衬底110上的电迹线115。出于说明性目的，图1中展示单个第二衬底120连接到第一衬底110。然而，如受益于本发明的所属领域的一般技术人员将了解，半导体装置组合件100可包含一个以上的额外衬底120。
半导体装置组合件100包含焊接掩模150及可为NCF 160的层，其定位在第二衬底120与第一衬底110的第一或顶表面111之间，所述第一或顶表面与第二或底表面112相对。半导体装置组合件100包含水分不可渗透层140，其定位在第一衬底110的表面111的一部分的顶部上及在焊接掩模150上。水分不可渗透层140经配置以防止或至少抑制或阻止第一衬底110内的水分移动经过不可渗透层140并进入NCF 160，第一衬底110内的水分移动经过不可渗透层140并进入NCF 160可能导致空隙380(图3中所展示)。水分不可渗透层140经配置以防止或至少抑制或阻止第一衬底110内的水分移动经过不可渗透层140并进入层160，无论所述层是否包括NCF、DAF、CUF或类似物。在实施例中，水分不可渗透层140可沉积在第一衬底110的尚未被焊接掩模150覆盖的暴露部分上，如受益于本发明的所属领域的一般技术人员将了解。举例来说，可将水分不可渗透层140沉积在第一衬底110的所有暴露区域上，然后去除暴露电连接区域(例如，迹线115)处的所述水分不可渗透层。替代地，水分不可渗透层140可仅沉积在第一衬底110的不包含暴露电连接的暴露区域上。
如本文所论述，半导体装置组合件100通常可在高湿度环境中组装，这有助于降低静电放电的可能性。然而，一旦将衬底从其封装去除，衬底就开始在高湿度环境中吸收水分，如图6A及6B中所展示。图6A是描绘第一实例衬底的重量的图。从时间-3小时到0小时，随着在烘烤过程期间去除水分，衬底的重量减少。在0小时时，将第一实例衬底从烘烤过程去除并留在露天中。如图6A中所展示，第一实例衬底立即开始吸收水分，这导致重量增加。在露天的八(8)小时内，第一实例衬底已吸收在烘烤过程期间去除的几乎所有水分。图6B是描绘第二实例衬底的重量的图。再次，所述图展示第二实例衬底一旦从烘烤过程去除就开始吸收水分，并且在八(8)小时内衬底已经吸收先前通过烘烤过程去除的几乎所有水分。
水分不可渗透层140可为添加到第一衬底110以阻止或至少抑制第一衬底110内的水分在半导体装置组合件的NCF 160或类似物内产生空隙的薄层。举例来说，水分不可渗透层140可具有在15μ与1μ之间的厚度，或甚至更小。如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层140可由各种材料组成。举例来说，水分不可渗透层140可由(但不限于)聚酰亚胺、聚酰亚胺类材料、环氧树脂、环氧丙烯酸酯、聚合物、聚对二甲苯、乙烯基三乙氧基硅烷及/或其组合组成。如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层140可用在衬底110上以阻止或至少抑制衬底110内的水分在CUF、DAF或类似物内产生空隙。
如受益于本发明的所属领域的一般技术人员将了解，可以各种不同方式将水分不可渗透层140沉积到焊接掩模150及第一衬底110的表面111上。举例来说，可通过3D打印机(例如3D喷墨打印机)将水分不可渗透层140印刷到焊接掩模150及衬底110上。可将水分不可渗透层140印刷到希望由水分不可渗透层140覆盖的第一衬底110的那些区域上。可以各种方式将水分不可渗透层140沉积到第一衬底110上。举例来说，可使用丝网印刷来沉积水分不可渗透层140。如受益于本发明的所属领域的一般技术人员将了解，可将水分不可渗透层140添加到包含焊接掩模150的第一衬底110的整个表面111，然后去除暴露迹线115以及任何暴露垫处的所述水分不可渗透层。
可处理水分不可渗透层140以改进NCF 160或类似物与水分不可渗透层140之间的润湿性及粘附性。举例来说，水分不可渗透层140可由低表面能材料(例如聚对二甲苯)组成。可在施加NCF 160或类似物之前处理水分不可渗透层140，以改进NCF 160或类似物与对水分不可渗透层140的粘附性。如受益于本发明的所属领域的一般技术人员将了解，可以各种方式处理水分不可渗透层140以改进润湿性及粘附性。举例来说，可通过将等离子体施加到水分不可渗透层140来处理水分不可渗透层140。
图2展示半导体装置组合件200，其包括附接或结合到第一衬底210的第二衬底或半导体装置220。第二衬底220通过由第二衬底220上的柱225组成的互连件230电连接到第一衬底210，所述柱连接到第一衬底210上的电迹线215。出于说明性目的，图2中展示单个第二衬底220连接到第一衬底210。然而，如受益于本发明的所属领域的一般技术人员将了解，半导体装置组合件200可包含一个以上额外衬底220。
半导体装置组合件200包括定位在第二衬底220与第一衬底210的第一或顶表面211之间的NCF 260或类似物，所述第一或顶表面与第二或底表面212相对。半导体装置组合件200包含水分不可渗透层240，其定位在第一衬底210的表面211的一部分的顶部上。水分不可渗透层140经配置以防止或至少抑制第一衬底210内的水分移动经过不可渗透层240并进入NCF 260，第一衬底210内的水分移动经过不可渗透层240并进入NCF 260可能导致空隙380(图3中所展示)。如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层240可用在衬底210上以阻止或至少抑制衬底210内的水分在CUF、DAF或类似物内产生空隙。
水分不可渗透层240可用作图1的半导体装置组合件100的焊接掩模150的替代物。水分不可渗透层240可为添加到第一衬底240的薄层，以防止或抵抗第一衬底240内的水分在半导体装置组合件200的NCF 260或类似物内产生空隙。如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层240可减少冲击问题。举例来说，水分不可渗透层140可具有15μ与1μ之间的厚度，或甚至更小，其可比焊接掩模150(图1中所展示)更薄，因为焊接掩模150通常是20μ厚。
如本文所论述，如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层240可由各种材料组成。举例来说，水分不可渗透层240可由(但不限于)聚酰亚胺、聚酰亚胺类材料、环氧树脂、环氧丙烯酸酯、聚合物、聚对二甲苯、乙烯基三乙氧基硅烷及/或其组合组成。可处理水分不可渗透层240以改进NCF 260或类似物与水分不可渗透层240之间的润湿性及粘附性。
图4展示现有半导体组合件300的俯视示意图。为清楚起见，未展示第二衬底320。第一衬底310包含图4中示意性地展示的多个垫316及暴露迹线315。焊接掩模350覆盖第一衬底310的顶表面的左部分及右部分。焊接掩模350不沉积在垫316或第一衬底310的包含暴露迹线315的中央暴露部分上。
图5展示半导体组合件200的实施例的俯视示意图。为清楚起见，未展示第二衬底220。第一衬底210包含多个垫216及迹线215。水分不可渗透层240覆盖第一衬底210的表面。水分不可渗透层240不覆盖垫216或第一衬底210的中心部分中的暴露电迹线。如本文所论述，水分不可渗透层240经配置以防止或至少抵抗第一衬底210内的水分移动经过不可渗透层240，第一衬底210内的水分移动经过不可渗透层可能导致在第一衬底210与第二衬底220(图5中未展示)之间的NCF 260(图5中未展示)中的空隙380(图3中展示)。如受益于本发明的所属领域的一般技术人员将了解，水分不可渗透层240可经配置以防止或至少抵抗衬底210内的水分移动经过不可渗透层240，衬底210内的水分移动经过不可渗透层240可能导致CUF、DAF或类似物内的空隙。
如受益于本发明的所属领域的一般技术人员将了解，可以各种不同方式将水分不可渗透层240沉积到第一衬底210上。举例来说，可通过3D打印机(例如3D喷墨打印机)将水分不可渗透层240印刷到衬底210上。可以各种方式将水分不可渗透层240沉积到第一衬底210上。如受益于本发明的所属领域的一般技术人员将了解，可将水分不可渗透层240添加到第一衬底210的整个表面211，然后去除垫216及暴露迹线215处的所述水分不可渗透层。
图7是制造半导体装置组合件的方法400的实施例的流程图。方法400包含在410处提供具有第一表面及与第一表面相对的第二表面的第一衬底。方法400包含在420处在所述第一衬底的所述第一表面的一部分上沉积水分不可渗透层，其中所述水分不可渗透层防止或至少抑制所述第一衬底内的水分移动经过所述水分不可渗透层。方法400可包含在沉积所述水分不渗透层之前在415处在所述第一衬底的所述第一表面上沉积焊接掩模。然后，可在所述焊接掩模及所述第一衬底的所述第一表面两者上沉积所述水分不可渗透层。
方法400包含在430处在所述水分不可渗透层上设置NCF、DAF、CUF或类似物，并在440处将第二衬底附接到所述第一衬底的所述第一表面，其中所述NCF及所述水分不可渗透层定位在所述第二衬底的一部分与所述第一衬底的所述第一表面之间。替代地，如受益于本发明的所属领域的一般技术人员将了解，可在将所述第二衬底及潜在的额外衬底堆叠到所述第一衬底上之后将NCF或类似物层压到半导体装置组合件上。方法400可包含在450处防止水分不可渗透层沉积在所述第一衬底的第一表面上的电连接上。方法400可包含在460处去除所述第一衬底的所述第一表面上的电连接处的所述水分不可渗透层。
方法400可包含在470处处理所述水分不可渗透层。可处理所述水分不可渗透层以当NCF沉积在所述水分不可渗透层上时改进NCF的润湿性及/或粘附性。方法400可包含在480处将等离子体施加到所述水分不可渗透层。如受益于本发明的所属领域的一般技术人员将了解，可使用其它方法来处理所述水分不可渗透层。方法400可包含在490处使用3D打印机将所述水分不可渗透层打印在所述第一衬底的所述第一表面上。如受益于本发明的所属领域的一般技术人员将了解，可使用其它方法将所述水分不可渗透层沉积在所述第一衬底的所述第一表面上。
尽管已经根据某些实施例描述本发明，但对于所属领域的一般技术人员显而易见的其它实施例(包含不提供本文所阐述的所有特征及优点的实施例)也在本发明的范围内。本发明可涵盖未在本文明确展示或描述的其它实施例。因此，仅通过参考所附权利要求书及其等效物来界定本发明的范围。
Claims (26)
1.一种半导体装置组合件，其包括：
第一衬底；
第二衬底，其电连接到所述第一衬底的表面；
层，其定位在所述第一衬底的所述表面与所述第二衬底之间；及
水分不可渗透层，其定位在所述层与所述第一衬底的所述表面之间，其中所述水分不可渗透层阻止所述第一衬底内的水分移动通过所述水分不可渗透层。
2.根据权利要求1所述的组合件，所述层包括非导电膜NCF。
3.根据权利要求1所述的组合件，所述层包括裸片附接膜。
4.根据权利要求1所述的组合件，所述层包括毛细管底部填充物。
5.根据权利要求1所述的组合件，所述第一衬底进一步包括至少一个垫及至少一个电迹线，其中所述衬底的所述表面在所述至少一个垫处及在所述至少一个电迹线处不存在所述水分不可渗透层。
6.根据权利要求2所述的组合件，其进一步包括在所述第一衬底的所述表面上的一部分上的焊接掩模。
7.根据权利要求6所述的组合件，其中所述水分不可渗透层定位在所述焊接掩模与所述NCF之间。
8.根据权利要求7所述的组合件，其中所述焊接掩模具有大约20μ的厚度，并且所述水分不可渗透层具有小于或等于15μ的厚度。
9.根据权利要求1所述的组合件，其中所述水分不可渗透层具有在1μ与15μ之间的厚度。
10.根据权利要求1所述的组合件，其中所述水分不可渗透层由聚酰亚胺、聚酰亚胺类材料、环氧树脂、环氧丙烯酸酯、聚合物、聚对二甲苯、乙烯基三乙氧基硅烷及其组合中的一者组成。
11.根据权利要求1所述的组合件，其中所述水分不可渗透层具有等于或高于1012欧姆-厘米的电阻。
12.根据权利要求1所述的组合件，其中所述水分不可渗透层已被处理以改进所述层对所述水分不可渗透层的润湿性及粘附性。
13.根据权利要求1所述的组合件，其中所述第二衬底包括半导体裸片。
14.一种半导体装置，其包括：
衬底；
多个垫，其从所述衬底的表面延伸；
多个电迹线，其在是衬底的所述表面上；及
水分不可渗透层，其在所述衬底的所述表面的一部分上，其中所述多个垫及所述多个电迹线处不存在所述水分不可渗透层。
15.根据权利要求14所述的装置，其进一步包括在所述衬底的所述表面的一部分上的焊接掩模。
16.根据权利要求15所述的装置，其中所述焊接掩模在所述不可渗透层与所述衬底的所述表面之间。
17.根据权利要求14所述的装置，其中所述水分不可渗透层为所述衬底内的水分形成屏障。
18.一种制造半导体装置组合件的方法，其包括：
提供具有第一表面及与所述第一表面相对的第二表面的第一衬底；
在所述第一衬底的所述第一表面的一部分上沉积水分不可渗透层，其中所述水分不可渗透层抑制所述第一衬底内的水分移动经过所述水分不可渗透层；
在所述水分不可渗透层上设置层；以及
将第二衬底附接到所述衬底的所述第一表面，所述层及所述水分不可渗透层定位在所述第二衬底的一部分与所述第一衬底的所述第一表面之间。
19.根据权利要求18所述的方法，其中所述层由非导电膜、裸片附接膜及毛细管底部填充物中的一者组成。
20.根据权利要求18所述的方法，其包括防止所述水分不可渗透层沉积在所述第一衬底的所述第一表面上的电连接上。
21.根据权利要求18所述的方法，其包括去除所述第一衬底的所述第一表面上的电连接处的所述水分不可渗透层。
22.根据权利要求18所述的方法，其包括在所述水分不可渗透层上设置所述层之前，处理所述水分不可渗透层以改进所述层对所述水分不可渗透层的润湿性及粘附性。
23.根据权利要求22所述的方法，其中处理所述水分不可渗透层包括将等离子体施加到所述水分不可渗透层。
24.根据权利要求18所述的方法，其包括在沉积所述水分不可渗透层之前在所述第一衬底的所述第一表面上沉积焊接掩模，其中在所述第一衬底的所述第一表面的所述部分上沉积所述水分不可渗透层进一步包括在所述焊接掩模上及所述第一衬底的所述第一表面上的一部分上沉积所述水分不可渗透层。
25.根据权利要求24所述的方法，其中所述水分不可渗透层的厚度小于所述焊接掩模的厚度。
26.根据权利要求18所述的方法，其中在所述第一衬底的所述第一表面的所述部分上沉积所述水分不可渗透层包括使用3D打印机将所述水分不可渗透层印刷在所述第一衬底的所述第一表面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/898,004 US10879195B2 (en) | 2018-02-15 | 2018-02-15 | Method for substrate moisture NCF voiding elimination |
| US15/898,004 | 2018-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110164778A true CN110164778A (zh) | 2019-08-23 |
Family
ID=67540228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910118083.7A Pending CN110164778A (zh) | 2018-02-15 | 2019-02-15 | 半导体装置、半导体装置组合件及形成半导体装置组合件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10879195B2 (zh) |
| CN (1) | CN110164778A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012173758A2 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser by laser and plasma etch |
| US20130109136A1 (en) * | 2011-10-31 | 2013-05-02 | Nordson Corporation | Methods of fabricating electronics assemblies |
| CN103288038A (zh) * | 2012-02-24 | 2013-09-11 | 视频有限公司 | 耐水分封装件 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563470A (en) * | 1994-08-31 | 1996-10-08 | Cornell Research Foundation, Inc. | Tiled panel display assembly |
| US5796170A (en) * | 1996-02-15 | 1998-08-18 | Northern Telecom Limited | Ball grid array (BGA) integrated circuit packages |
| US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
| US5703394A (en) * | 1996-06-10 | 1997-12-30 | Motorola | Integrated electro-optical package |
| US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
| KR100266693B1 (ko) * | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
| US8610645B2 (en) * | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3879816B2 (ja) * | 2000-06-02 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
| JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
| US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
| US6910812B2 (en) * | 2001-05-15 | 2005-06-28 | Peregrine Semiconductor Corporation | Small-scale optoelectronic package |
| JP3651413B2 (ja) * | 2001-05-21 | 2005-05-25 | 日立電線株式会社 | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 |
| US20030006494A1 (en) * | 2001-07-03 | 2003-01-09 | Lee Sang Ho | Thin profile stackable semiconductor package and method for manufacturing |
| US6593220B1 (en) * | 2002-01-03 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Elastomer plating mask sealed wafer level package method |
| TW537498U (en) * | 2002-02-08 | 2003-06-11 | Ritdisplay Corp | Package structure of organic light emitting diode panel |
| US7340181B1 (en) * | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
| JP4081666B2 (ja) * | 2002-09-24 | 2008-04-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US20050012225A1 (en) * | 2002-11-15 | 2005-01-20 | Choi Seung-Yong | Wafer-level chip scale package and method for fabricating and using the same |
| JP3897173B2 (ja) * | 2003-05-23 | 2007-03-22 | セイコーエプソン株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| JP3646720B2 (ja) * | 2003-06-19 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| TWI309456B (en) * | 2004-04-27 | 2009-05-01 | Advanced Semiconductor Eng | Chip package structure and process for fabricating the same |
| JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
| WO2006081558A2 (en) * | 2005-01-28 | 2006-08-03 | Duke University | Apparatuses and methods for manipulating droplets on a printed circuit board |
| JP2007103772A (ja) * | 2005-10-06 | 2007-04-19 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
| JP2007194436A (ja) * | 2006-01-19 | 2007-08-02 | Elpida Memory Inc | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 |
| JP2007324550A (ja) * | 2006-06-05 | 2007-12-13 | Denso Corp | 多層基板 |
| US7897482B2 (en) * | 2007-05-31 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
| EP2178133B1 (en) * | 2008-10-16 | 2019-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device |
| US9355951B2 (en) * | 2009-08-28 | 2016-05-31 | Marvell World Trade Ltd. | Interconnect layouts for electronic assemblies |
| US10686107B2 (en) * | 2011-07-21 | 2020-06-16 | Cree, Inc. | Light emitter devices and components with improved chemical resistance and related methods |
| WO2013124988A1 (ja) * | 2012-02-22 | 2013-08-29 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9368458B2 (en) * | 2013-07-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-on-interposer assembly with dam structure and method of manufacturing the same |
| JP6219659B2 (ja) * | 2013-10-04 | 2017-10-25 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI831924B (zh) * | 2014-04-25 | 2024-02-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| FR3035739B1 (fr) * | 2015-04-30 | 2018-03-09 | Thales | Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant |
| CN107799476B (zh) * | 2016-09-02 | 2019-12-13 | 胜丽国际股份有限公司 | 具有挡止件的封装基板及感测器封装结构 |
| US10564047B2 (en) * | 2017-02-16 | 2020-02-18 | International Business Machines Corporation | Carbon nanotube-based multi-sensor |
-
2018
- 2018-02-15 US US15/898,004 patent/US10879195B2/en active Active
-
2019
- 2019-02-15 CN CN201910118083.7A patent/CN110164778A/zh active Pending
-
2020
- 2020-12-22 US US17/130,086 patent/US20210111132A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012173758A2 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser by laser and plasma etch |
| US20130109136A1 (en) * | 2011-10-31 | 2013-05-02 | Nordson Corporation | Methods of fabricating electronics assemblies |
| JP2013098566A (ja) * | 2011-10-31 | 2013-05-20 | Nordson Corp | エレクトロニクスアセンブリを製造する方法 |
| CN103288038A (zh) * | 2012-02-24 | 2013-09-11 | 视频有限公司 | 耐水分封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210111132A1 (en) | 2021-04-15 |
| US20190252330A1 (en) | 2019-08-15 |
| US10879195B2 (en) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI296151B (en) | Methods and apparatuses for providing stacked-die devices | |
| TWI322448B (en) | Semiconductor stacked multi-package module having inverted second package | |
| US8659170B2 (en) | Semiconductor device having conductive pads and a method of manufacturing the same | |
| TWI352420B (en) | Stacked semiconductor device and fabrication metho | |
| US20040201088A1 (en) | Semiconductor multi-chip package and fabrication method | |
| TWI280641B (en) | Chip structure | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| TW200913804A (en) | Wiring substrate and the method of manufacturing the same | |
| JP2005519471A (ja) | 積層ダイ半導体装置 | |
| JP2003500832A (ja) | 高密度電子パッケージ及びその製造方法 | |
| JP2008218926A (ja) | 半導体装置及びその製造方法 | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| CN106471612A (zh) | 半导体器件及其制造方法 | |
| CN106463472A (zh) | 半导体器件及制造其的方法 | |
| US6911737B2 (en) | Semiconductor device package and method | |
| JPH02125633A (ja) | 集積回路 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| CN107785331A (zh) | 封装结构及其制作方法 | |
| US8952261B2 (en) | Interconnect-use electronic component and method for producing same | |
| JP2001053033A (ja) | 半導体装置のダイシング方法 | |
| TWI771901B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN110164778A (zh) | 半导体装置、半导体装置组合件及形成半导体装置组合件的方法 | |
| TWI260059B (en) | Circuit device | |
| JP4986523B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20231229 |
|
| AD01 | Patent right deemed abandoned |