CN110164493A - 一种nand flash的数据传输方法、装置及电路 - Google Patents

一种nand flash的数据传输方法、装置及电路 Download PDF

Info

Publication number
CN110164493A
CN110164493A CN201910301314.8A CN201910301314A CN110164493A CN 110164493 A CN110164493 A CN 110164493A CN 201910301314 A CN201910301314 A CN 201910301314A CN 110164493 A CN110164493 A CN 110164493A
Authority
CN
China
Prior art keywords
transmission
data transmission
switching tube
bus
nand flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910301314.8A
Other languages
English (en)
Other versions
CN110164493B (zh
Inventor
束庆冉
刘会娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201910301314.8A priority Critical patent/CN110164493B/zh
Publication of CN110164493A publication Critical patent/CN110164493A/zh
Application granted granted Critical
Publication of CN110164493B publication Critical patent/CN110164493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种NAND FLASH的数据传输方法、装置及电路，方法包括：将NAND FLASH中的数据读取至相应的PDL中；对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接；根据译码地址将需要进行数据传输的传输对管和开关管打开；根据传输总线上的差分电压确定传输数据的值。本发明实施例可以极大提高NAND FLASH的数据传输速度，同时可以有效降低NAND FLASH的数据传输功耗。

Description

一种NAND FLASH的数据传输方法、装置及电路
技术领域
本发明涉及存储器技术领域，特别是涉及一种NAND FLASH的数据传输方法、一种NAND FLASH的数据传输装置以及一种NAND FLASH的数据传输电路。
背景技术
现有技术中，NAND FLASH(闪存)存储阵列中数据的传输方法为：先读取一个page(页)的数据，并将数据锁存在PDL(Page Data Latch，页数据锁存器)中，之后按照每byte(字节)/word(字)的长度，通过图1的电路将数据依次送到传输总线(Q’/QB’)上，最后送至I/O(Input/Output，输入/输出)接口上。
现有技术中NAND FLASH存储阵列中数据的传输方法存在以下缺陷：通常采用对Q’/QB’传输总线进行预冲求值的方式，来将PDL中数据传输至Q’/QB’传输总线。但对于大容量的NAND FLASH存储阵列，图1的电路连接Q’/QB’总线和PDL的传输对管即P1’至PM’数目较多，导致Q’/QB’传输总线上的电容负载较大，过大的负载会降低对Q’/QB’传输总线进行预冲求值的速度，进而降低了NAND FLASH存储阵列中数据的传输速度。
发明内容
鉴于上述问题，本发明实施例的目的在于提供一种NAND FLASH的数据传输方法、一种NAND FLASH的数据传输装置以及一种NAND FLASH的数据传输电路，以解决现有技术中NAND FLASH存储阵列中数据的传输方法存在数据传输速度慢的问题。
为了解决上述问题，本发明实施例公开了一种NAND FLASH的数据传输方法，包括：
将所述NAND FLASH中的数据读取至相应的PDL中；
对所述PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接；
根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开；
根据所述传输总线上的差分电压确定传输数据的值。
可选地，所述根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开，包括：
根据所述译码地址中预设J位的地址将需要进行数据传输的所述开关管打开。
可选地，所述预设J位的地址为所述译码地址中高J位的地址。
可选地，K＝2J，其中，J为正整数。
本发明实施例的NAND FLASH的数据传输方法包括以下优点：在将NAND FLASH中的数据读取至相应的PDL中后，对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接，这样，传输总线与K个开关管连接，而不是与M个传输对管连接，大大减小了传输总线上的电容负载，进而根据译码地址将需要进行数据传输的传输对管和开关管打开(即通过2条传输总线和要进行数据传输的开关管对应的局部总线传输数据)，最后根据传输总线上的差分电压确定传输数据的值。这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输方法可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输方法还可以有效降低NAND FLASH的数据传输功耗。
为了解决上述问题，本发明实施例还公开了一种NAND FLASH的数据传输装置，包括：
读取模块，用于将所述NAND FLASH中的数据读取至相应的PDL中；
预充电模块，用于对所述PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接；
控制模块，用于根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开；
数据值确定模块，用于根据所述传输总线上的差分电压确定传输数据的值。
可选地，所述控制模块包括：
开关控制子模块，用于根据所述译码地址中预设J位的地址将需要进行数据传输的所述开关管打开。
可选地，所述预设J位的地址为所述译码地址中高J位的地址。
可选地，K＝2J，其中，J为正整数。
本发明实施例的NAND FLASH的数据传输装置包括以下优点：在读取模块将NANDFLASH中的数据读取至相应的PDL中后，预充电模块对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接，这样，传输总线与K个开关管连接，而不是与M个传输对管连接，大大减小了传输总线上的电容负载，进而控制模块根据译码地址将需要进行数据传输的传输对管和开关管打开(即通过2条传输总线和要进行数据传输的开关管对应的局部总线传输数据)，最后数据值确定模块根据传输总线上的差分电压确定传输数据的值。这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输装置可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输装置还可以有效降低NAND FLASH的数据传输功耗。
为了解决上述问题，本发明实施例还公开了一种NAND FLASH的数据传输电路，所述数据传输电路与PDL对应，所述数据传输电路包括2K条局部总线、2条传输总线、M个传输对管以及2K个开关管，其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接。
可选地，所述开关管为NMOS管。
本发明实施例的NAND FLASH的数据传输电路包括以下优点：设置数据传输电路与PDL对应，数据传输电路包括2K条局部总线、2条传输总线、M个传输对管以及2K个开关管，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接。这样，传输总线与K个开关管连接，而不是与M个传输对管连接，大大减小了传输总线上的电容负载，因此，本发明实施例的数据传输电路可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输电路还可以有效降低NAND FLASH的数据传输功耗。
附图说明
图1是现有技术中NAND FLASH的数据传输电路的结构示意图；
图2是本发明的一种NAND FLASH的数据传输方法实施例的步骤流程图；
图3是本发明的一种NAND FLASH的数据传输方法具体实施例的步骤流程图；
图4是本发明的一种NAND FLASH的数据传输装置实施例的结构框图；
图5是本发明的一种NAND FLASH的数据传输装置具体实施例的结构框图；
图6是本发明的一种NAND FLASH的数据传输电路实施例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2，其示出了本发明的一种NAND FLASH的数据传输方法实施例的步骤流程图，具体可以包括如下步骤：
S1，将NAND FLASH中的数据读取至相应的PDL中。
通常，步骤S1将NAND FLASH中一个page的数据读取至相应的PDL中。
S2，对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接。
即传输总线与K个开关管连接，局部总线与M/K个传输对管连接。由于传输总线与K个开关管连接，而不是与M个传输对管连接，开关管比传输对管的尺寸小很多，K比M也小很多，传输总线上的电容负载大大减小。
S3，根据译码地址将需要进行数据传输的传输对管和开关管打开。
在步骤S3后，2条传输总线和要进行数据传输的开关管对应的局部总线传输数据。
S4，根据传输总线上的差分电压确定传输数据的值。
这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输方法可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输方法还可以有效降低NAND FLASH的数据传输功耗。
可选地，步骤S4可以在预设时间后，根据传输总线上的差分电压确定传输数据的值。其中，预设时间可以大于或等于第一时间，当传输总线的放电时间大于局部总线的放电时间时，第一时间可以等于传输总线的放电时间，当传输总线的放电时间小于局部总线的放电时间时，第一时间可以等于局部总线的放电时间。
可选地，在本发明的一个具体实施例中，参照图3，步骤S3根据译码地址将需要进行数据传输的传输对管和开关管打开，可以包括：
S31，根据译码地址中预设J位的地址将需要进行数据传输的开关管打开。
可选地，在本发明的一个具体实施例中，预设J位的地址可以为译码地址中高J位的地址。可选地，K＝2J，其中，J为正整数。例如，若K＝2，则J＝1；若K＝4，则J＝2；若K＝8，则J＝3；依此类推。
可选地，在本发明的一个具体实施例中，开关管可以为NMOS管。
本发明实施例的NAND FLASH的数据传输方法包括以下优点：在将NAND FLASH中的数据读取至相应的PDL中后，对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接，这样，传输总线与K个开关管连接，而不是与M个传输对管连接，且开关管比传输对管的尺寸小很多，K比M也小很多，大大减小了传输总线上的电容负载，进而根据译码地址将需要进行数据传输的传输对管和开关管打开(即通过2条传输总线和要进行数据传输的开关管对应的局部总线传输数据)，最后在预设时间后，根据传输总线上的差分电压确定传输数据的值。这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输方法可以大大提高对传输总线的预冲求值速度，即大大提高了NANDFLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输方法还可以有效降低NAND FLASH的数据传输功耗。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图4，其示出了本发明的一种NAND FLASH的数据传输装置实施例的结构框图，具体可以包括如下模块：
读取模块1，用于将NAND FLASH中的数据读取至相应的PDL中。
通常，读取模块1将NAND FLASH中一个page的数据读取至相应的PDL中。
预充电模块2，用于对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接。
即传输总线与K个开关管连接，局部总线与M/K个传输对管连接。由于传输总线与K个开关管连接，而不是与M个传输对管连接，开关管比传输对管的尺寸小很多，K比M也小很多，传输总线上的电容负载大大减小。
控制模块3，用于根据译码地址将需要进行数据传输的传输对管和开关管打开。
其中，控制模块3根据译码地址确定需要进行数据传输的传输对管和开关管，进而控制模块3向需要进行数据传输的传输对管和开关管分别发送控制信号，以控制需要进行数据传输的传输对管和开关管打开。在控制模块3后，2条传输总线和要进行数据传输的开关管对应的局部总线传输数据。
数据值确定模块4，用于根据传输总线上的差分电压确定传输数据的值。
这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输装置可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输装置还可以有效降低NAND FLASH的数据传输功耗。
可选地，数据值确定模块4可以在预设时间后，根据传输总线上的差分电压确定传输数据的值。其中，预设时间可以大于或等于第一时间，当传输总线的放电时间大于局部总线的放电时间时，第一时间等于传输总线的放电时间，当传输总线的放电时间小于局部总线的放电时间时，第一时间等于局部总线的放电时间。
可选地，参照图5，在本发明的一个具体实施例中，控制模块3可以包括：
开关控制子模块31，用于根据译码地址中预设J位的地址将需要进行数据传输的开关管打开。
可选地，在本发明的一个实施例中，控制模块3可以为译码电路。
可选地，在本发明的一个具体实施例中，预设J位的地址可以为译码地址中高J位的地址。可选地，K＝2J，其中，J为正整数。例如，若K＝2，则J＝1；若K＝4，则J＝2；若K＝8，则J＝3；依此类推。
可选地，在本发明的一个具体实施例中，开关管可以为NMOS管。
本发明实施例的NAND FLASH的数据传输装置包括以下优点：在读取模块将NANDFLASH中的数据读取至相应的PDL中后，预充电模块对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接，这样，传输总线与K个开关管连接，而不是与M个传输对管连接，且开关管比传输对管的尺寸小很多，K比M也小很多，大大减小了传输总线上的电容负载，进而控制模块根据译码地址将需要进行数据传输的传输对管和开关管打开(即通过2条传输总线和要进行数据传输的开关管对应的局部总线传输数据)，最后数据值确定模块在预设时间后，根据传输总线上的差分电压确定传输数据的值。这样，由于传输总线上的电容负载大大减小，本发明实施例的数据传输装置可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输装置还可以有效降低NAND FLASH的数据传输功耗。
参照图6，其示出了本发明的一种NAND FLASH的数据传输电路实施例的结构示意图，该数据传输电路与PDL对应，该数据传输电路具体可以包括2K条局部总线(Q1<1>至Q1<K>，以及QB1<1>至QB1<K>)、2条传输总线(Q<0>和QB<0>)、M个传输对管(P1、P2、……、P(M/K)、……、P((K-1)*M/K)、……、P(M-1)、PM)以及2K个开关管(N1_0至NK_0，以及N1_1至NK_1，)，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接。
具体地，参照图6，与同一传输对管相连的两条局部总线，其与传输总线之间的2个开关管的控制信号相同，以便于该2个开关管同时打开。例如，开关管N1_0和开关管N1_1的控制信号相同，均为A<1>；开关管NK_0和开关管NK_1的控制信号相同，均为A<K>。
可选地，参照图6，在本发明的一个实施例中，开关管可以为NMOS管。
本发明实施例的NAND FLASH的数据传输电路包括以下优点：设置数据传输电路与PDL对应，数据传输电路包括2K条局部总线、2条传输总线、M个传输对管以及2K个开关管，其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接。这样，传输总线与K个开关管连接，而不是与M个传输对管连接，且开关管比传输对管的尺寸小很多，K比M也小很多，大大减小了传输总线上的电容负载，因此，本发明实施例的数据传输电路可以大大提高对传输总线的预冲求值速度，即大大提高了NAND FLASH的数据传输速度；同时，在首次传输数据时会对传输总线和所有局部总线进行预充电，之后传输数据时只会对传输总线和一条局部总线进行预充电，由于预充电时的电容负载大大减小，因此，本发明实施例的数据传输电路还可以有效降低NAND FLASH的数据传输功耗。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种NAND FLASH的数据传输方法、一种NAND FLASH的数据传输装置以及一种NAND FLASH的数据传输电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种NAND FLASH的数据传输方法，其特征在于，包括：
将所述NAND FLASH中的数据读取至相应的PDL中；
对所述PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接；
根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开；
根据所述传输总线上的差分电压确定传输数据的值。
2.根据权利要求1所述的方法，其特征在于，所述根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开，包括：
根据所述译码地址中预设J位的地址将需要进行数据传输的所述开关管打开。
3.根据权利要求2所述的方法，其特征在于，所述预设J位的地址为所述译码地址中高J位的地址。
4.根据权利要求2或3所述的方法，其特征在于，K＝2J，其中，J为正整数。
5.一种NAND FLASH的数据传输装置，其特征在于，包括：
读取模块，用于将所述NAND FLASH中的数据读取至相应的PDL中；
预充电模块，用于对所述PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接；
控制模块，用于根据译码地址将需要进行数据传输的所述传输对管和所述开关管打开；
数据值确定模块，用于根据所述传输总线上的差分电压确定传输数据的值。
6.根据权利要求5所述的装置，其特征在于，所述控制模块包括：
开关控制子模块，用于根据所述译码地址中预设J位的地址将需要进行数据传输的所述开关管打开。
7.根据权利要求6所述的装置，其特征在于，所述预设J位的地址为所述译码地址中高J位的地址。
8.根据权利要求6或7所述的装置，其特征在于，K＝2J，其中，J为正整数。
9.一种NAND FLASH的数据传输电路，其特征在于，所述数据传输电路与PDL对应，所述数据传输电路包括2K条局部总线、2条传输总线、M个传输对管以及2K个开关管，其中，每条传输总线通过K个开关管分别与K条所述局部总线一一对应连接，每条所述局部总线分别与M/K个传输对管的一输出端连接。
10.根据权利要求9所述的电路，其特征在于，所述开关管为NMOS管。
CN201910301314.8A 2019-04-15 2019-04-15 一种nand flash的数据传输方法、装置及电路 Active CN110164493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910301314.8A CN110164493B (zh) 2019-04-15 2019-04-15 一种nand flash的数据传输方法、装置及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910301314.8A CN110164493B (zh) 2019-04-15 2019-04-15 一种nand flash的数据传输方法、装置及电路

Publications (2)

Publication Number Publication Date
CN110164493A true CN110164493A (zh) 2019-08-23
CN110164493B CN110164493B (zh) 2021-05-18

Family

ID=67639390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910301314.8A Active CN110164493B (zh) 2019-04-15 2019-04-15 一种nand flash的数据传输方法、装置及电路

Country Status (1)

Country Link
CN (1) CN110164493B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047185A1 (en) * 2002-09-10 2004-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN1838322A (zh) * 2005-03-22 2006-09-27 海力士半导体有限公司 具有减小的尺寸的快闪存储器及其存取方法
US7684253B2 (en) * 2006-03-27 2010-03-23 Hynix Semiconductor Inc. Flash memory device having a function for reducing data input error and method of inputting the data in the same
CN104979011A (zh) * 2015-07-10 2015-10-14 北京兆易创新科技股份有限公司 资料存储型闪存中优化读数据电路
CN105045752A (zh) * 2015-07-02 2015-11-11 中国电子科技集团公司第四十一研究所 一种基于宽口sram存储的高速ad数据pxi总线传输解析方法
CN105070319A (zh) * 2015-08-07 2015-11-18 北京兆易创新科技股份有限公司 一种锁存器和锁存器输出方法
US9496046B1 (en) * 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory
CN106548801A (zh) * 2015-09-22 2017-03-29 爱思开海力士有限公司 具有缩短的位线预充电时间的存储器件
CN107785050A (zh) * 2016-08-24 2018-03-09 华邦电子股份有限公司 半导体存储装置及其读出方法
CN109102834A (zh) * 2018-06-21 2018-12-28 普冉半导体（上海）有限公司 用于闪存页编程的数据锁存电路、页数据锁存器及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047185A1 (en) * 2002-09-10 2004-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN1838322A (zh) * 2005-03-22 2006-09-27 海力士半导体有限公司 具有减小的尺寸的快闪存储器及其存取方法
US7684253B2 (en) * 2006-03-27 2010-03-23 Hynix Semiconductor Inc. Flash memory device having a function for reducing data input error and method of inputting the data in the same
CN105045752A (zh) * 2015-07-02 2015-11-11 中国电子科技集团公司第四十一研究所 一种基于宽口sram存储的高速ad数据pxi总线传输解析方法
CN104979011A (zh) * 2015-07-10 2015-10-14 北京兆易创新科技股份有限公司 资料存储型闪存中优化读数据电路
CN105070319A (zh) * 2015-08-07 2015-11-18 北京兆易创新科技股份有限公司 一种锁存器和锁存器输出方法
US9496046B1 (en) * 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory
CN106548801A (zh) * 2015-09-22 2017-03-29 爱思开海力士有限公司 具有缩短的位线预充电时间的存储器件
CN107785050A (zh) * 2016-08-24 2018-03-09 华邦电子股份有限公司 半导体存储装置及其读出方法
CN109102834A (zh) * 2018-06-21 2018-12-28 普冉半导体（上海）有限公司 用于闪存页编程的数据锁存电路、页数据锁存器及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKASH KUMAR: "Design & verification of ONFI complient high performance NAND flash controller", 《2016 IEEE INTERNATIONAL CONFERENCE ON RECENT TRENDS IN ELECTRONICS, INFORMATION & COMMUNICATION TECHNOLOGY (RTEICT)》 *

Also Published As

Publication number Publication date
CN110164493B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
US20110280322A1 (en) Data transmission system capable of transmitting interrupt signal without interrupt gate period
CN104885159A (zh) 用于三态内容可寻址存储器(tcam)的静态nand单元
CN110390967A (zh) 差分式非易失性内存电路
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
CN110164493A (zh) 一种nand flash的数据传输方法、装置及电路
US20100045491A1 (en) Input/output (io) interface and method of transmitting io data
JP2004310700A (ja) メモリデバイスにおいてデータを反転させるための方法および装置
CN103886900A (zh) 内容可寻址存储器及相似度匹配方法
CN104733038B (zh) 半导体存储装置
KR102633632B1 (ko) 양방향 기반 전기 정보 저장, 처리 및 통신을 위한 시스템 및 방법
CN111986723B (zh) 一种只读存储器的数据读写方法和数据读取装置
CN112306919A (zh) 一种基于fpga的数据对齐方法、装置、设备及介质
CN102426845B (zh) 一种电流模灵敏放大器
CN1235158C (zh) 具有自复位指针的动态锁存接收器
CN105450488B (zh) 一种数据处理方法及相关装置
CN106341104B (zh) 反相时钟产生电路和寄存器
US20230318754A1 (en) Internet storage
EP3886100A1 (en) Write operation circuit, semiconductor memory, and write operation method
CN203721200U (zh) 内容可寻址存储器
CN101252354A (zh) 降低超越量的输出级电路
CN109003634A (zh) 一种芯片启动方法和一种flash芯片
CN108735265A (zh) 一种读操作方法和装置
CN108988846B (zh) 一种信号传输装置及系统
US9344081B2 (en) Line driver with separate pre-driver for feed-through capacitance
CN103065667B (zh) 存储器装置及其负位线信号产生装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 230601 No.368 Qinghua Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 230601 No.368 Qinghua Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP01 Change in the name or title of a patent holder