CN110164491A - 缓冲电路以及包括缓冲电路的半导体装置和系统 - Google Patents

缓冲电路以及包括缓冲电路的半导体装置和系统 Download PDF

Info

Publication number
CN110164491A
CN110164491A CN201811568003.XA CN201811568003A CN110164491A CN 110164491 A CN110164491 A CN 110164491A CN 201811568003 A CN201811568003 A CN 201811568003A CN 110164491 A CN110164491 A CN 110164491A
Authority
CN
China
Prior art keywords
signal
unit
input
node
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811568003.XA
Other languages
English (en)
Other versions
CN110164491B (zh
Inventor
黄奎栋
权大汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110164491A publication Critical patent/CN110164491A/zh
Application granted granted Critical
Publication of CN110164491B publication Critical patent/CN110164491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种缓冲电路以及包括缓冲电路的半导体装置和系统。缓冲电路包括：第一信号输入/输出单元，其响应于输入信号来产生取反输出信号，第二信号输入/输出单元，其响应于取反输入信号来产生输出信号，以及连接单元，其响应于控制信号来将第一信号输入/输出单元的输出节点与第二信号输入/输出单元的电流吸收节点彼此电连接和彼此电断开，并且响应于控制信号来将第一信号输入/输出单元的电流吸收节点与第二信号输入/输出单元的输出节点彼此电连接和彼此电断开。

Description

缓冲电路以及包括缓冲电路的半导体装置和系统
相关申请的交叉引用
本申请要求于2018年2月14日向韩国知识产权局提交的申请号为10-2018-0018510的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
各种实施例总体而言涉及一种半导体集成电路，并且更具体地，涉及一种缓冲电路以及包括缓冲电路的半导体装置和系统。
背景技术
电子设备包括许多元件。在电子设备中包括的许多元件之中，半导体装置被配置为发射/接收电信号。
半导体装置被配置为向/从彼此发送/接收电信号，其中每个半导体装置包括发射电路和接收电路。
发射电路在信号被输出至另一个半导体装置时操作，而接收电路在从另一个半导体装置接收信号时操作。
由于半导体装置以更高的速度操作，所以在半导体装置中包括的发射电路和接收电路也应以更高的速度输出信号或接收信号。
为了以更高的速度精确地输入/输出信号，用于放大并输出信号的发射电路以及用于放大并接收信号的接收电路可以包括放大电路。
发明内容
在一个实施例中，一种缓冲电路包括：第一信号输入和输出(输入/输出)单元，其响应于输入信号来产生取反输出信号；第二信号输入/输出单元，其响应于取反输入信号来产生输出信号；以及连接单元，其响应于控制信号来将所述第一信号输入/输出单元的输出节点与所述第二信号输入/输出单元的电流吸收节点彼此电连接和彼此电断开，并且响应于所述控制信号来将所述第一信号输入/输出单元的电流吸收节点与所述第二信号输入/输出单元的输出节点彼此电连接和彼此电断开。
在一个实施例中，一种缓冲电路包括：第一信号输入单元，其随着输入信号的电平增加而降低取反输出信号的电平；第二信号输入单元，其随着取反输入信号的电平增加而降低输出信号的电平；以及连接单元，其随着所述取反输入信号的电平增加而额外地降低所述取反输出信号的电平，或者随着所述取反输入信号的电平增加而额外地降低所述输出信号的电平。
在一个实施例中，一种缓冲电路包括：第一信号输入和输出(输入/输出)单元，其被配置为响应于输入信号来产生取反输出信号；第二信号输入/输出单元，其被配置为响应于取反输入信号来产生输出信号；以及连接单元，其被配置为将所述第一信号输入/输出单元和所述第二信号输入/输出单元电连接以在均衡模式下操作所述缓冲电路，并且将所述第一信号输入/输出单元和所述第二信号输入/输出单元电断开以在占空比校正模式下操作所述缓冲电路。
附图说明
图1是根据一个实施例的系统的配置图。
图2是根据一个实施例的缓冲电路的配置图和曲线图。
图3是根据一个实施例的缓冲电路的配置图和曲线图。
图4示出了图3中所示的缓冲电路的等效电路。
具体实施方式
在下文中，下面将参考附图通过实施例的各种示例来描述缓冲电路以及包括该缓冲电路的半导体装置和系统。
如图1中所示，根据一个实施例的系统可以包括第一半导体装置1000和第二半导体装置2000。
第一半导体装置1000和第二半导体装置2000可以是彼此通信的电子元件。第一半导体装置1000可以是主装置，而第二半导体装置2000可以是在第一半导体装置1000的控制下操作的从装置。例如，第一半导体装置1000可以是诸如处理器的主机装置，其中处理器可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)和数字信号处理器。此外，第一半导体装置1000可以通过将具有各种功能的处理器芯片(例如，应用处理器(AP))彼此组合而以片上系统的形式来实现。
第二半导体装置2000可以是存储器，其中存储器可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态RAM(SRAM)、动态RAM(DRAM)和同步RAM(SDRAM)，而非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
第一半导体装置1000和第二半导体装置2000可以通过多个信号传输线Line_a和Line_b而彼此电连接。多个信号传输线Line_a和Line_b可以是通道、链路或总线等。第一信号传输线Line_a可以是将第一信号S_a从第一半导体装置1000传送至第二半导体装置2000的单向通道。第一信号S_a可以包括用于控制第二半导体装置2000所需的信号，诸如命令、时钟和地址。第二信号传输线Line_b可以是双向通道，第一半导体装置100和第二半导体装置2000可以通过该双向通道向和从(向/从)彼此发射和接收(发射/接收)第二信号S_b。第二信号S_b可以包括数据和数据选通信号。
第一半导体装置1000和第二半导体装置2000可以分别包括发射电路和接收电路。
第一半导体装置1000可以包括第一发射电路1100、第一接收电路1200和第二发射电路1300。第一发射电路1100可以通过第一信号传输线Line_a来将第一信号S_a输出至第二半导体装置2000。第一接收电路1200可以通过第二信号传输线Line_b来从第二半导体装置2000接收第二信号S_b。第二发射电路1300可以通过第二信号传输线Line_b来将第二信号S_b输出至第二半导体装置2000。
第二半导体装置2000可以包括第二接收电路2100、第三接收电路2200和第三发射电路2300。第二接收电路2100可以通过第一信号传输线Line_a来从第一半导体装置1000接收第一信号S_a。第三接收电路2200可以通过第二信号传输线Line_b来从第一半导体装置1000接收第二信号S_b。第三发射电路2300可以通过第二信号传输线Line_b来将第二信号S_b输出至第一半导体装置1000。
图1中示出的第一接收电路至第三接收电路1200、2100和2220可以分别包括图2中所示的缓冲电路100。
如图2中所示，缓冲电路100可以包括第一信号输入/输出单元110、第二信号输入/输出单元120、连接单元130和电容器C。
当使能信号EN被使能为高电平时，第一信号输入/输出单元110可以响应于输入信号IN来产生取反输出信号OUTB。例如，当使能信号EN被使能为高电平时，如果输入信号IN处于高电平，则第一信号输入/输出单元110可以输出取反输出信号OUTB作为低电平信号。当使能信号EN被使能为高电平时，如果输入信号IN处于低电平，则第一信号输入/输出单元110可以输出取反输出信号OUTB为高电平信号。
第一信号输入/输出单元110可以包括第一电阻单元111、第一信号输入单元112和第一电流吸收单元113。
第一电阻单元111可以包括第一电阻元件R1。第一电阻元件R1通过其一端部来接收外部电压VDD。
第一信号输入单元112可以将从第一电阻单元111传送来的电流以与输入信号IN的电压电平相对应的电流量传送至第一电流吸收单元113。例如，随着输入信号IN的电压电平增加，第一信号输入单元112可以将大量电流传送至第一电流吸收单元113。
第一信号输入单元112可以包括第一晶体管N1。第一晶体管N1具有接收输入信号IN的栅极，与第一电阻元件R1的另一端部电连接的漏极，以及电连接到第一电流吸收单元113的源极。取反输出信号OUTB从第一电阻单元111和第一信号输入单元112彼此电连接的节点被输出。因此，第一电阻单元111和第一信号输入单元112彼此电连接的节点可以被称为输出节点。
当使能信号EN被使能时，第一电流吸收单元113可以将从第一信号输入单元112传送来的电流以与偏置电压BIAS的电压电平相对应的电流量传送至接地端子VSS。
第一电流吸收单元113可以包括第二晶体管N2和第三晶体管N3。第二晶体管N2具有接收使能信号EN的栅极和与第一晶体管N1的源极电连接的漏极。第三晶体管N3具有接收偏置电压BIAS的栅极，与第二晶体管N2的源极电连接的漏极，以及电连接到接地端子VSS的源极。由于第一电流吸收单元113将从第一信号输入单元112传送来的电流传送至接地端子VSS，因此第一电流吸收单元113与第一信号输入单元112彼此电连接的节点可以被称为电流吸收节点。
当使能信号EN被使能为高电平时，第二信号输入/输出单元120可以响应于取反输入信号INB来产生输出信号OUT。例如，当使能信号EN被使能为高电平时，如果取反输入信号INB处于高电平，则第二信号输入/输出单元120可以输出输出信号OUT作为低电平信号。当使能信号EN被使能为高电平时，如果取反输入信号INB处于低电平，则第二信号输入/输出单元120可以输出输出信号OUT作为高电平信号。在这种情况下，输入信号IN和取反输入信号INB可以是具有差分关系和彼此不同电平的信号，并且取反输出信号OUTB和输出信号OUT也可以是具有差分关系和彼此不同电平的信号。此外，输入信号IN可以包括周期性转变的时钟信号。在一些实施例中，取反输入信号INB可以包括周期性转变的取反时钟信号。
第二信号输入/输出单元120可以包括第二电阻单元121、第二信号输入单元122和第二电流吸收单元123。
第二电阻单元121可以包括第二电阻元件R2。第二电阻元件R2通过其一端部来接收外部电压VDD。
第二信号输入单元122可以将从第二电阻单元121传送来的电流以与取反输入信号INB的电压电平相对应的电流量传送至第二电流吸收单元123。例如，随着取反输入信号INB的电压电平增加，第二信号输入单元122可以将大量电流传送至第二电流吸收单元123。
第二信号输入单元122可以包括第四晶体管N4。第四晶体管N4具有接收取反输入信号INB的栅极，与第二电阻元件R2的另一端部电连接的漏极，以及电连接到第二电流吸收单元123的源极。取反输出信号OUTB从第二电阻单元121和第二信号输入单元122彼此电连接的节点被输出。因此，第二电阻单元121和第二信号输入单元122彼此电连接的节点可以被称为输出节点。
当使能信号EN被使能时，第二电流吸收单元123可以将从第二信号输入单元122传送来的电流以与偏置电压BIAS的电压电平相对应的电流量传送至接地端子VSS。
第二电流吸收单元123可以包括第五晶体管N5和第六晶体管N6。第五晶体管N5具有接收使能信号EN的栅极和与第四晶体管N4的源极电连接的漏极。第六晶体管N6具有接收偏置电压BIAS的栅极，与第五晶体管N5的源极电连接的漏极，以及电连接到接地端子VSS的源极。由于第二电流吸收单元123将从第二信号输入单元122传送来的电流传送至接地端子VSS，因此第二电流吸收单元123和第二信号输入单元122彼此电连接的节点可以被称为电流吸收节点。
连接单元130可以响应于模式选择信号MS_s而以均衡模式和占空比校正模式之一来操作缓冲电路100。连接单元130可以响应于模式选择信号MS_s来将第一信号输入/输出单元110和第二信号输入/输出单元120彼此电连接或彼此电断开。例如，当模式选择信号MS_s被使能为高电平时，连接单元130可以将第一信号输入/输出单元110和第二信号输入/输出单元120彼此电连接，从而以均衡模式来操作缓冲电路100。当模式选择信号MS_s被禁止在低电平时，连接单元130可以将第一信号输入/输出单元110和第二信号输入/输出单元120彼此电断开，从而以占空比校正模式来操作缓冲电路100。在一些实施例中，模式选择信号MS_s可以包括不同的逻辑电平。在其他实施例中，模式选择信号MS_s可以包括不同的电压电平。在一些实施例中，模式选择信号MS_s可以被固定在特定电平，直到被改变为另一电平。
连接单元130可以响应于模式选择信号MS_s来将第一信号输入/输出单元110的输出节点与第二信号输入/输出单元120的电流吸收节点彼此电连接或彼此电断开。连接单元130可以响应于模式选择信号MS_s来将第一信号输入/输出单元110的电流吸收节点与第二信号输入/输出单元120的输出节点彼此电连接或彼此电断开。
连接单元130可以包括第七晶体管N7和第八晶体管N8。第七晶体管N7具有接收模式选择信号MS_s的栅极，与第二信号输入/输出单元120的输出节点(即，第二电阻单元121和第二信号输入单元122彼此电连接的节点)电连接的漏极，以及与第一信号输入/输出单元110的电流吸收节点(即，第一信号输入单元112和第一电流吸收单元113彼此电连接的节点)电连接的源极。第八晶体管N8具有接收模式选择信号MS_s的栅极，与第一信号输入/输出单元110的输出节点(即，第一电阻单元111和第一信号输入单元112彼此电连接的节点)电连接的漏极，以及与第二信号输入/输出单元120的电流吸收节点(即，第二信号输入单元122和第二电流吸收单元123彼此电连接的节点)电连接的源极。第七晶体管N7和第八晶体管N8的尺寸可以比第一信号输入单元112的第一晶体管N1和第二信号输入单元122的第四晶体管N4的尺寸小。
电容器C电连接在第一信号输入/输出单元110与第二信号输入/输出单元120之间。电容器C电连接在第一信号输入/输出单元110的电流吸收节点与第二信号输入/输出单元120的电流吸收节点之间。即，电容器C电连接在第一信号输入单元112和第一电流吸收单元113彼此电连接的节点与第二信号输入单元122和第二电流吸收单元123彼此电连接的节点之间。
在下文中，将参照曲线图描述根据实施例的如上配置的缓冲电路的操作。
当输入信号IN和取反输入信号INB的转变频率增加(HF：高频)时，电容器C可以将第一信号输入/输出单元110和第二信号输入/输出单元120彼此电连接。以下描述是关于当电容器C具有足以使第一信号输入/输出单元110和第二信号输入/输出单元120彼此电断开的低转变频率(LF：低频)时的输入信号IN和取反输入信号INB。
将提供对使能信号EN被使能并且模式选择信号MS_s被禁止为低电平的情况的描述。
当模式选择信号MS_s被禁止为低电平时，第一信号输入/输出单元110和第二信号输入/输出单元120彼此电断开。
当处于高电平的输入信号IN被输入至第一信号输入/输出单元110时，第一信号输入/输出单元110输出处于低电平的取反输出信号OUTB。当处于低电平的输入信号IN被输入至第一信号输入/输出单元110时，第一信号输入/输出单元110输出处于高电平的取反输出信号OUTB。例如，随着输入信号IN的电平增加，第一信号输入/输出单元110输出处于低电平的取反输出信号OUTB，而随着输入信号IN的电平降低，第一信号输入/输出单元110输出处于高电平的取反输出信号OUTB。
当处于高电平的取反输入信号INB被输入至第二信号输入/输出单元120时，第二信号输入/输出单元120输出处于低电平的输出信号OUT。当处于低电平的取反输入信号INB被输入至第二信号输入/输出单元120时，第二信号输入/输出单元120输出处于高电平的输出信号OUT。例如，随着取反输入信号INB的电平增加，第二信号输入/输出单元120输出处于低电平的输出信号OUT，而随着取反输入信号INB的电平降低，第二信号输入/输出单元120输出处于高电平的输出信号OUT。
通过被禁止为低电平的模式选择信号MS_s而彼此电断开的第一信号输入/输出单元110和第二信号输入/输出单元120可以分别输出具有与输入至其的信号(IN和INB)相对应的电压电平的输出信号OUT和OUTB。
将提供对使能信号EN被使能并且模式选择信号MS_s被使能为高电平的情况的描述。
当模式选择信号MS_s被使能为高电平时，第一信号输入/输出单元110和第二信号输入/输出单元120彼此电连接。如上所述，输入信号IN和取反输入信号INB是具有差分关系的信号。
当模式选择信号MS_s被使能时，第一信号输入/输出单元110的第一电阻单元111和第二信号输入/输出单元120的第二电流吸收单元123彼此电连接。此外，当模式选择信号MS_s被使能时，第二信号输入/输出单元120的第二电阻单元121和第一信号输入/输出单元110的第一电流吸收单元113彼此电连接。
当输入信号IN的电压电平增加时，取反输入信号INB的电压电平降低。
随着输入信号IN的电压电平增加，第一信号输入单元112将从第一电阻单元111提供的大量电流传送至第一电流吸收单元113。此外，从第一电阻单元111提供的电流通过连接单元130被传送至第二电流吸收单元123。
因此，当输入信号IN的电压电平增加时，第一信号输入/输出单元110通过两个电流吸收单元113和123来降低取反输出信号OUTB的电压电平，使得与取反输出信号OUTB的电压电平通过一个电流吸收单元113来降低的情况(当模式选择信号MS_s被禁止时)相比，可以更快地降低取反输出信号OUTB的电压电平并且产生具有更低电压电平的取反输出信号OUTB。
随着取反输入信号INB的电压电平增加，第二信号输入单元122将从第二电阻单元121提供的大量电流传送至第二电流吸收单元123。此外，从第二电阻单元121提供的电流通过连接单元130被传输至第一电流吸收单元113。
因此，当取反输入信号INB的电压电平增加时，第二信号输入/输出单元120通过两个电流吸收单元113和123来降低输出信号OUT的电压电平，使得与输出信号OUT的电压电平通过一个电流吸收单元113来降低的情况(当模式选择信号时MS_s被禁止时)相比，可以更快地降低输出信号OUT的电压电平并且产生具有更低电平的输出信号OUT。
随着输入信号IN的电压电平降低，第一信号输入单元112向第一电流吸收单元113提供少量电流。当输入信号IN的电压电平降低时，取反输入信号INB的电压电平增加。第二信号输入单元122向第二电流吸收单元123提供大量电流。由于第二电流吸收单元123(其仅允许恒定量的电流流过接地端子VSS)从第二信号输入单元122接收大量电流，因此第二电流吸收单元123允许通过连接单元130从第一电阻单元111提供的少量电流流过接地端子VSS。
因此，随着输入信号IN的电压电平降低，第一信号输入/输出单元110可以产生处于高电平的取反输出信号OUTB。
随着取反输入信号INB的电压电平降低，第二信号输入单元122向第二电流吸收单元123提供少量电流。当取反输入信号INB的电压电平降低时，输入信号IN的电压电平增加。第一信号输入单元112向第一电流吸收单元113提供大量电流。由于第一电流吸收单元113(其仅允许恒定量的电流流过接地端子VSS)从第一信号输入单元112接收大量电流，因此第一电流吸收单元113允许通过连接单元130从第二电阻单元121提供的少量电流流过接地端子VSS。
因此，随着取反输入信号INB的电压电平降低，第二信号输入/输出单元120可以产生处于高电平的输出信号OUT。
根据基于一个实施例的缓冲电路100，第一信号输入/输出单元110和第二信号输入/输出单元120根据模式选择信号而彼此电断开，使得输出信号和取反输出信号可以分别响应于输入信号和取反输入信号而产生。在这种情况下，由于输出信号仅响应于输入信号而产生并且取反输出信号仅响应于取反输入信号而产生，因此可以产生具有与(取反)输入信号的波形基本相同的波形的(取反)输出信号，使得信号的占空比不失真。当第一信号输入/输出单元110和第二信号输入/输出单元120通过模式选择信号而彼此电断开并且缓冲电路100工作时，可以说缓冲电路100工作在占空比校正模式。
此外，根据基于一个实施例的缓冲电路100，第一信号输入/输出单元110和第二信号输入/输出单元120根据模式选择信号而彼此电连接，使得输入信号和取反输入信号会对输出信号和取反输出信号的产生有影响。当输入信号的电平增加时，由于取反输入信号的电平降低，因此可以更快地降低(取反)输出信号的电压电平并且产生具有较低电压电平的(取反)输出信号。当第一信号输入/输出单元110和第二信号输入/输出单元120通过模式选择信号而彼此电连接并且缓冲电路100工作时，由于输出相对于输入的变化与第一信号输入/输出单元110和第二信号输入/输出单元120彼此电断开的情况相比很大，因此可以获得高增益。因此，当第一信号输入/输出单元110和第二信号输入/输出单元120通过模式选择信号而彼此电连接并且缓冲电路100工作时，可以说缓冲电路100工作在均衡模式。
图1中示出的第一接收电路至第三接收电路1200、2100和2200可以分别包括图3中所示的缓冲电路200。
如图3中所示，缓冲电路200可以包括第一信号输入/输出单元210、第二信号输入/输出单元220、连接单元230和电容器C。
当使能信号EN被使能为高电平时，第一信号输入/输出单元210可以响应于输入信号IN来产生取反输出信号OUTB。例如，当使能信号EN被使能为高电平时，如果输入信号IN处于高电平，则第一信号输入/输出单元210可以输出取反输出信号OUTB作为低电平信号。当使能信号EN被使能为高电平时，如果输入信号IN处于低电平，则第一信号输入/输出单元210可以输出取反输出信号OUTB作为高电平信号。
第一信号输入/输出单元210可以包括第一电阻单元211、第一信号输入单元212和第一电流吸收单元213。
第一电阻单元211可以包括第一电阻元件R1。第一电阻元件R1通过其一端部来接收外部电压VDD。
第一信号输入单元212可以将从第一电阻单元211传送来的电流以与输入信号IN的电压电平相对应的电流量传送至第一电流吸收单元213。例如，随着输入信号IN的电压电平增加，第一信号输入单元212可以将大量电流传输至第一电流吸收单元213。
第一信号输入单元212可以包括第一晶体管N1。第一晶体管N1具有接收输入信号IN的栅极，与第一电阻元件R1的另一端部电连接的漏极，以及电连接到第一电流吸收单元213的源极。取反输出信号OUTB从第一电阻单元211和第一信号输入单元212彼此电连接的节点被输出。因此，第一电阻单元211和第一信号输入单元212彼此电连接的节点可以被称为输出节点。
当使能信号EN被使能时，第一电流吸收单元213可以将从第一信号输入单元212传送来的电流以与偏置电压BIAS的电压电平相对应的电流量传送到接地端子VSS。
第一电流吸收单元213可以包括第二晶体管N2和第三晶体管N3。第二晶体管N2具有接收使能信号EN的栅极和与第一晶体管N1的源极电连接的漏极。第三晶体管N3具有接收偏置电压BIAS的栅极，与第二晶体管N2的源极电连接的漏极，以及电连接到接地端子VSS的源极。由于第一电流吸收单元213将从第一信号输入单元212传送来的电流传送至接地端子VSS，因此第一电流吸收单元213和第一信号输入单元212彼此电连接的节点可以被称为电流吸收节点。
当使能信号EN被使能为高电平时，第二信号输入/输出单元220可以响应于取反输入信号INB来产生输出信号OUT。例如，当使能信号EN被使能为高电平时，如果取反输入信号INB处于高电平，则第二信号输入/输出单元220可以将输出信号OUT输出为低电平信号。当使能信号EN被使能为高电平时，如果取反输入信号INB处于低电平，则第二信号输入/输出单元220可以将输出信号OUT输出为高电平信号。在这种情况下，输入信号IN和取反输入信号INB可以是具有差分关系和彼此不同电平的信号，并且取反输出信号OUTB和输出信号OUT也可以是具有差分关系和彼此不同电平的信号。此外，输入信号IN可以包括周期性转变的时钟信号。在一些实施例中，取反输入信号INB可以包括周期性转变的取反时钟信号。
第二信号输入/输出单元220可以包括第二电阻单元221、第二信号输入单元222和第二电流吸收单元223。
第二电阻单元221可以包括第二电阻元件R2。第二电阻元件R2通过其一端部来接收外部电压VDD。
第二信号输入单元222可以将从第二电阻单元221传送来的电流以与取反输入信号INB的电压电平相对应的电流量传送至第二电流吸收单元223。例如，随着取反输入信号INB的电压电平增加，第二信号输入单元222可以将大量电流传送至第二电流吸收单元223。
第二信号输入单元222可以包括第四晶体管N4。第四晶体管N4具有接收取反输入信号INB的栅极，与第二电阻元件R2的另一端部电连接的漏极，以及电连接到第二电流吸收单元223的源极。取反输出信号OUTB从第二电阻单元221和第二信号输入单元222彼此电连接的节点被输出。因此，第二电阻单元221和第二信号输入单元222彼此电连接的节点可以被称为输出节点。
当使能信号EN被使能时，第二电流吸收单元223可以将从第二信号输入单元222传送来的电流以与偏置电压BIAS的电压电平相对应的电流量传送至接地端子VSS。
第二电流吸收单元223可以包括第五晶体管N5和第六晶体管N6。第五晶体管N5具有接收使能信号EN的栅极和与第四晶体管N4的源极电连接的漏极。第六晶体管N6具有接收偏置电压BIAS的栅极，与第五晶体管N5的源极电连接的漏极，以及电连接到接地端子VSS的源极。由于第二电流吸收单元223将从第二信号输入单元222传送来的电流传送至接地端子VSS，因此第二电流吸收单元223和第二信号输入单元222彼此电连接的节点可以被称为电流吸收节点。
连接单元230可以响应于输入信号IN和取反输入信号INB而将第一信号输入/输出单元110和第二信号输入/输出单元120彼此电连接或彼此电断开。例如，当输入信号IN处于高电平时，连接单元230将第一信号输入/输出单元210的输出节点电连接到第二信号输入/输出单元220的电流吸收节点，而当输入信号IN处于低电平时，连接单元230将第一信号输入/输出单元210的输出节点和第二信号输入/输出单元220的电流吸收节点彼此电断开。当取反输入信号INB处于高电平时，连接单元230将第二信号输入/输出单元220的输出节点电连接到第一信号输入/输出单元210的电流吸收节点，而当取反输入信号INB处于低电平时，连接单元230将第二信号输入/输出单元220的输出节点和第一信号输入/输出单元210的电流吸收节点彼此电断开。
连接单元230可以包括第七晶体管N7和第八晶体管N8。第七晶体管N7具有接收取反输入信号INB的栅极，与第二信号输入/输出单元220的输出节点(即，第二电阻单元221和第二信号输入单元222彼此电连接的节点)电连接的漏极，以及与第一信号输入/输出单元210的电流吸收节点(即，第一信号输入单元212和第一电流吸收单元213彼此电连接的节点)电连接的源极。第八晶体管N8具有接收输入信号IN的栅极，与第一信号输入/输出单元210的输出节点(即，第一电阻单元211和第一信号输入单元212彼此电连接的节点)电连接的漏极，以及与第二信号输入/输出单元220的电流吸收节点(即，第二信号输入单元222和第二电流吸收单元223彼此电连接的节点)电连接的源极。第七晶体管N7和第八晶体管N8的尺寸可以比第一信号输入单元212的第一晶体管N1和第二信号输入单元222的第四晶体管N4的尺寸小。
电容器C电连接在第一信号输入/输出单元210与第二信号输入/输出单元220之间。电容器C电连接在第一信号输入/输出单元210的电流吸收节点与第二信号输入/输出单元220的电流吸收节点之间。即，电容器C电连接在第一信号输入单元212和第一电流吸收单元213彼此电连接的节点与第二信号输入单元222和第二电流吸收单元223彼此电连接的节点之间。
在下文中，将描述根据实施例的如上配置的缓冲电路200的操作。
当输入信号IN和取反输入信号INB的转变频率增加(HF：高频)时，电容器C可以将第一信号输入/输出单元210和第二信号输入/输出单元220彼此电连接。以下描述是关于当电容器C具有足以使第一信号输入/输出单元210和第二信号输入/输出单元220彼此电断开的低转变频率(LF：低频)时的输入信号IN和取反输入信号INB。
当输入信号IN的电压电平增加时，取反输入信号INB的电压电平降低。
随着输入信号IN的电压电平增加，第一信号输入单元212将从第一电阻单元211提供的大量电流传送至第一电流吸收单元213。此外，从第一电阻单元211提供的电流通过连接单元230传送至第二电流吸收单元223。
因此，当输入信号IN的电压电平增加时，第一信号输入/输出单元210通过两个电流吸收单元213和223来降低取反输出信号OUTB的电压电平，从而可以更快地降低取反输出信号OUTB的电压电平并且产生具有较低电压电平的取反输出信号OUTB。
随着取反输入信号INB的电压电平增加，第二信号输入单元222将从第二电阻单元221提供的大量电流传送至第二电流吸收单元223。此外，从第二电阻单元221提供的电流通过连接单元230传送至第一电流吸收单元213。
因此，当取反输入信号INB的电压电平增加时，第二信号输入/输出单元220通过两个电流吸收单元213和223来降低输出信号OUT的电压电平，从而可以更快地降低输出信号OUT的电压电平并且产生具有较低电压电平的输出信号OUT。
随着输入信号IN的电压电平降低，第一信号输入单元212向第一电流吸收单元213提供少量电流。当输入信号IN的电压电平降低时，通过连接单元230提供给第二电流吸收单元223的电流也降低。此外，当输入信号IN的电压电平降低时，连接单元230可以将第一信号输入单元212和第二电流吸收单元223彼此电断开。
因此，随着输入信号IN的电压电平降低，第一信号输入/输出单元210可以产生处于高电平的取反输出信号OUTB。
随着取反输入信号INB的电压电平降低，第二信号输入单元222向第二电流吸收单元223提供少量电流。当取反输入信号INB的电压电平降低时，通过连接单元230提供给第一电流吸收单元213的电流也降低。此外，当取反输入信号INB的电压电平降低时，连接单元230可以将第二信号输入单元222和第一电流吸收单元213彼此电断开。
因此，随着取反输入信号INB的电压电平降低，第二信号输入/输出单元220可以产生处于高电平的输出信号OUT。
根据基于一个实施例的缓冲电路200，当(取反)输入信号处于高电平时，第一信号输入/输出单元210和第二信号输入/输出单元220彼此电连接并且(取反)输出信号可以在较低的电压电平下更快地形成，使得可以获得高增益。此外，根据基于一个实施例的缓冲电路200，当(取反)输入信号处于低电平时，第一信号输入/输出单元210和第二信号输入/输出单元210和220彼此电断开并且(取反)输出信号根据(取反)输入信号的电平而被产生，使得可以进行占空比校正。此外，输出信号由输入信号和取反输入信号产生并且取反输出信号由输入信号和取反输入信号产生，使得可以减少输出信号和取反输出信号的偏斜。
可以在图4中示出根据一个实施例的图3中所示的缓冲电路200的等效电路。
图4示出了基于第一信号输入单元212和第二信号输入单元222的下电路作为等效电路，其中被输入有(取反)输入信号IN和INB的连接单元230可以由电阻分量R和额外电容器分量ΔC示出。电阻分量R由在连接单元230中包括的第七晶体管N7和第八晶体管N8来产生。与图2中所示的缓冲电路100不同，在图3中所示的缓冲电路200中，由于连接单元230接收(取反)输入信号IN和INB，因此第一信号输入/输出单元210和第二信号输入/输出单元220通过连接单元230重复地彼此电连接和彼此电断开，使得电容器分量ΔC被额外地产生。由于这种额外电容器分量ΔC，图3中所示的缓冲电路200与图2中所示的缓冲电路100相比可以获得更高的增益。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文中所描述的缓冲电路以及包括其的半导体装置和系统。

Claims (20)

1.一种缓冲电路，包括：
第一信号输入/输出单元，其被配置为响应于输入信号来产生取反输出信号；
第二信号输入/输出单元，其被配置为响应于取反输入信号来产生输出信号；以及
连接单元，其被配置为响应于控制信号来将所述第一信号输入/输出单元的输出节点与所述第二信号输入/输出单元的电流吸收节点彼此电连接和彼此电断开，并且响应于所述控制信号来将所述第一信号输入/输出单元的电流吸收节点与所述第二信号输入/输出单元的输出节点彼此电连接和彼此电断开。
2.根据权利要求1所述的缓冲电路，还包括：
电容器，其耦接在所述第一信号输入/输出单元与所述第二信号输入/输出单元之间，并且被配置为将所述第一信号输入/输出单元电连接到所述第二信号输入/输出单元。
3.根据权利要求1所述的缓冲电路，其中，所述第一信号输入/输出单元包括：
电阻单元，其具有接收外部电压的第一端部和与所述第一信号输入/输出单元的所述输出节点电连接的第二端部；
信号输入单元，其被配置为响应于所述输入信号来将从所述电阻单元接收到的电流传送至所述第一信号输入/输出单元的所述电流吸收节点；以及
电流吸收单元，其被配置为将从所述第一信号输入/输出单元的所述电流吸收节点接收到的电流传送至接地端子。
4.根据权利要求3所述的缓冲电路，其中，当使能信号被使能时，所述电流吸收单元将来自所述第一信号输入/输出单元的所述电流吸收节点的、与偏置电压电平相对应的电流量提供给所述接地端子。
5.根据权利要求1所述的缓冲电路，其中，所述第二信号输入/输出单元包括：
电阻单元，其具有接收外部电压的第一端部和与所述第二信号输入/输出单元的所述输出节点电连接的第二端部；
信号输入单元，其被配置为响应于所述取反输入信号来将从所述电阻单元接收到的电流传送至所述第二信号输入/输出单元的所述电流吸收节点；以及
电流吸收单元，其被配置为将从所述第二信号输入/输出单元的所述电流吸收节点接收到的电流传送至接地端子。
6.根据权利要求5所述的缓冲电路，其中，当使能信号被使能时，所述电流吸收单元将来自所述第二信号输入/输出单元的所述电流吸收节点的、与偏置电压电平相对应的电流量提供给所述接地端子。
7.根据权利要求1所述的缓冲电路，其中，所述控制信号包括具有不同电平的模式选择信号。
8.根据权利要求7所述的缓冲电路，其中，当所述模式选择信号被使能时，所述连接单元将所述第一信号输入/输出单元的所述输出节点与所述第二信号输入/输出单元的所述电流吸收节点彼此电连接并且将所述第一信号输入/输出单元的所述电流吸收节点与所述第二信号输入/输出单元的所述输出节点彼此电连接。
9.根据权利要求7所述的缓冲电路，其中，当所述模式选择信号被禁止时，所述连接单元将所述第一信号输入/输出单元的所述输出节点与所述第二信号输入/输出单元的所述电流吸收节点彼此电断开并且将所述第一信号输入/输出单元的所述电流吸收节点与所述第二信号输入/输出单元的所述输出节点彼此电断开。
10.根据权利要求1所述的缓冲电路，其中，所述控制信号包括所述输入信号和所述取反输入信号。
11.根据权利要求1所述的缓冲电路，其中，所述输入信号包括周期性转变的时钟信号，而所述取反输入信号包括周期性转变的取反时钟信号。
12.根据权利要求10所述的缓冲电路，其中，当所述输入信号处于高电平时，所述连接单元将所述第一信号输入/输出单元的所述输出节点与所述第二信号输入/输出单元的所述电流吸收节点彼此电连接，并且当所述取反输入信号处于高电平时，所述连接单元将所述第一信号输入/输出单元的所述电流吸收节点与所述第二信号输入/输出单元的所述输出节点彼此电连接。
13.根据权利要求10所述的缓冲电路，其中，当所述输入信号处于低电平时，所述连接单元将所述第一信号输入/输出单元的所述输出节点与所述第二信号输入/输出单元的所述电流吸收节点彼此电断开，并且当所述取反输入信号处于低电平时，所述连接单元将所述第一信号输入/输出单元的所述电流吸收节点与所述第二信号输入/输出单元的所述输出节点彼此电断开。
14.根据权利要求1所述的缓冲电路，
其中，所述连接单元包括第一开关，所述第一开关被配置为响应于所述控制信号来将所述第一信号输入/输出单元的所述输出节点与所述第二信号输入/输出单元的所述电流吸收节点彼此电连接和彼此电断开；以及
其中，所述连接单元包括第二开关，所述第二开关被配置为响应于所述控制信号来将所述第一信号输入/输出单元的所述电流吸收节点与所述第二信号输入/输出单元的所述输出节点彼此电连接和彼此电断开。
15.一种缓冲电路，包括：
第一信号输入单元，其被配置为随着输入信号的电平增加而降低取反输出信号的电平；
第二信号输入单元，其被配置为随着取反输入信号的电平增加而降低输出信号的电平；以及
连接单元，其被配置为随着所述输入信号的电平增加而额外地降低所述取反输出信号的电平，或者随着所述取反输入信号的电平增加而额外地降低所述输出信号的电平。
16.根据权利要求15所述的缓冲电路，还包括：
第一电流吸收单元，其被配置为将从所述第一信号输入单元接收到的电流传送至接地端子；以及
第二电流吸收单元，其被配置为将从所述第二信号输入单元接收到的电流传送至所述接地端子。
17.根据权利要求16所述的缓冲电路，其中，所述连接单元响应于所述输入信号来将所述第一信号输入单元与所述第二电流吸收单元彼此电连接或彼此电断开，或者
响应于所述取反输入信号来将所述第二信号输入单元与所述第一电流吸收单元彼此电连接和彼此电断开。
18.一种缓冲电路，包括：
第一信号输入/输出单元，其被配置为响应于输入信号来产生取反输出信号；
第二信号输入/输出单元，其被配置为响应于取反输入信号来产生输出信号；以及
连接单元，其被配置为将所述第一信号输入/输出单元与所述第二信号输入/输出单元电连接以在均衡模式下操作所述缓冲电路，并且将所述第一信号输入/输出单元与所述第二信号输入/输出单元电断开以在占空比校正模式下操作所述缓冲电路。
19.根据权利要求18所述的缓冲电路，其中，与所述取反输出信号在所述占空比校正模式下响应于所述输入信号而增加或降低相比，所述取反输出信号在所述均衡模式下响应于所述输入信号而更快地降低或增加。
20.根据权利要求18所述的缓冲电路，其中，与所述取反输出信号在所述占空比校正模式下响应于所述输入信号而具有的增益相比，所述取反输出信号在所述均衡模式下响应于所述输入信号而具有更高或更低的增益。
CN201811568003.XA 2018-02-14 2018-12-21 缓冲电路以及包括缓冲电路的半导体装置和系统 Active CN110164491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180018510A KR102487502B1 (ko) 2018-02-14 2018-02-14 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템
KR10-2018-0018510 2018-02-14

Publications (2)

Publication Number Publication Date
CN110164491A true CN110164491A (zh) 2019-08-23
CN110164491B CN110164491B (zh) 2023-06-23

Family

ID=67541064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811568003.XA Active CN110164491B (zh) 2018-02-14 2018-12-21 缓冲电路以及包括缓冲电路的半导体装置和系统

Country Status (3)

Country Link
US (1) US10720199B2 (zh)
KR (1) KR102487502B1 (zh)
CN (1) CN110164491B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204079A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics, Co. Ltd. Level shifting circuits for generating output signals having similar duty cycle ratios
US20100090721A1 (en) * 2008-10-14 2010-04-15 Hynix Semiconductor Inc. Buffer of semiconductor memory apparatus
US8441281B2 (en) * 2011-06-21 2013-05-14 Lsi Corporation Current-mode logic buffer with enhanced output swing
US20160254814A1 (en) * 2015-02-27 2016-09-01 SK Hynix Inc. Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US20170237415A1 (en) * 2016-02-11 2017-08-17 SK Hynix Inc. Buffer circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042473B2 (ja) * 1997-11-14 2000-05-15 日本電気株式会社 クロックバッファ回路
KR100499855B1 (ko) * 2002-12-12 2005-07-07 한국전자통신연구원 가변 이득 증폭기
US7271623B2 (en) 2004-12-17 2007-09-18 Rambus Inc. Low-power receiver equalization in a clocked sense amplifier
US7382168B2 (en) * 2005-08-30 2008-06-03 Agere Systems Inc. Buffer circuit with multiple voltage range
JP5671269B2 (ja) * 2010-06-24 2015-02-18 ラピスセミコンダクタ株式会社 バス接続回路を備えた半導体装置及びそのバス接続方法
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
KR102073367B1 (ko) * 2014-07-07 2020-02-05 한국전자통신연구원 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204079A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics, Co. Ltd. Level shifting circuits for generating output signals having similar duty cycle ratios
US20100090721A1 (en) * 2008-10-14 2010-04-15 Hynix Semiconductor Inc. Buffer of semiconductor memory apparatus
US8441281B2 (en) * 2011-06-21 2013-05-14 Lsi Corporation Current-mode logic buffer with enhanced output swing
US20160254814A1 (en) * 2015-02-27 2016-09-01 SK Hynix Inc. Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US20170237415A1 (en) * 2016-02-11 2017-08-17 SK Hynix Inc. Buffer circuit

Also Published As

Publication number Publication date
CN110164491B (zh) 2023-06-23
US20190252013A1 (en) 2019-08-15
KR102487502B1 (ko) 2023-01-12
KR20190098491A (ko) 2019-08-22
US10720199B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
US9317052B1 (en) Semiconductor apparatus with calibration circuit and system including the same
USRE47312E1 (en) Output driver, devices having the same, and ground termination
CN105099377B (zh) 调整输出信号的占空比的放大电路
CN107393574B (zh) 电子器件及其操作方法
CN106487375B (zh) 缓冲器电路、接收器和使用接收器的系统
TW201447911A (zh) 彈性輸入／輸出收發器
CN107919148B (zh) 使用校准电路的输出电路以及包括其的半导体器件和系统
US7868667B2 (en) Output driving device
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
TW201537581A (zh) 半導體裝置之資料輸出電路
CN110164491A (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US20150280713A1 (en) Data output circuit of semiconductor apparatus
KR102534162B1 (ko) 반도체 장치
CN106611607B (zh) 参考电压发生电路、使用其的接收器、半导体装置和系统
US20170237415A1 (en) Buffer circuit
CN105322942A (zh) 半导体装置的接收器电路
CN110474630A (zh) 参考电压发生电路、缓冲器、半导体装置以及半导体系统
US9438190B1 (en) Amplification circuit adjusting duty cycle of output signal and receiver including the same
CN107134289A (zh) 内部电压发生电路和包括其的系统
CN109951184A (zh) 接收电路和使用该接收电路的集成电路系统
CN115731975A (zh) 包括校准电路的半导体装置
CN109841243A (zh) 半导体装置
JP2015070521A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant