CN110071209B - Led封装 - Google Patents

Led封装 Download PDF

Info

Publication number
CN110071209B
CN110071209B CN201811116886.0A CN201811116886A CN110071209B CN 110071209 B CN110071209 B CN 110071209B CN 201811116886 A CN201811116886 A CN 201811116886A CN 110071209 B CN110071209 B CN 110071209B
Authority
CN
China
Prior art keywords
terminal
led chip
led package
bonding layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811116886.0A
Other languages
English (en)
Other versions
CN110071209A (zh
Inventor
高洋介
外山智一郎
板井顺一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN110071209A publication Critical patent/CN110071209A/zh
Application granted granted Critical
Publication of CN110071209B publication Critical patent/CN110071209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种LED封装，既能确保使用时的可靠性，又能应用更高输出型的LED芯片。所述LED封装具备：LED芯片(30)，具有在厚度方向z上相互朝向相反侧的表面(30A)及背面(30B)以及设置在背面(30B)的第1背面电极(302A)；第1端子(201)，与第1背面电极(302A)导通；以及第1接合层(311)，将第1背面电极(302A)与第1端子(201)接合；且第1接合层(311)的组成为包含Au的金属共晶，在厚度方向z上观察LED芯片(30)时，在第1接合层(311)，形成有朝向第1背面电极(302A)的周缘的内侧陷入的第1弯曲部(311A)。

Description

LED封装
技术领域
本发明涉及一种应用了具有背面电极的LED芯片的LED封装。
背景技术
专利文献1中公开了LED封装的一例，所述LED封装中应用了具有背面电极的LED芯片。该LED封装中，在绝缘性基体形成有安装用导电图案及接合线接合用导电图案。LED芯片的背面电极利用芯片焊接材(接合材)接合于安装用导电图案。另外，在接合线接合用导电图案，连接有接合线的一端，而接合线的另一端则连接于LED芯片的表面电极。芯片焊接材应用具有导电性的银浆。
此处，因银浆是具有吸湿性的材料，所以在芯片焊接材应用银浆的情况下，使用LED封装时，芯片焊接材有时会吸收湿气。令人担忧的是，一旦芯片焊接材吸收湿气，便会让经由芯片焊接材向LED芯片供给电力的效率降低。另外，因银浆的电传导率相对较低，所以存在以下问题，也就是芯片焊接材应用银浆的LED封装不适合应用更高输出型的LED芯片。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2013-219090号公报
发明内容
[发明要解决的问题]
鉴于所述情况，本发明的课题在于提供一种LED封装，既能确保使用时的可靠性，又能应用更高输出型的LED芯片。
[解决问题的技术手段]
根据本发明，提供一种LED封装，其特征在于具备：LED芯片，具有在厚度方向上相互朝向相反侧的表面及背面以及设置在所述背面的第1背面电极；第1端子，与所述第1背面电极导通；以及第1接合层，将所述第1背面电极与所述第1端子接合；且所述第1接合层的组成为包含Au的金属共晶，在厚度方向上观察所述LED芯片时，在所述第1接合层，形成有朝向所述第1背面电极的周缘的内侧陷入的第1弯曲部。
在本发明的实施中优选的是，所述第1接合层的组成包含Sn及In中的至少任一种。
在本发明的实施中优选的是，在厚度方向上观察所述LED芯片时，所述第1端子与所述第1接合层的交界具有位于比所述第1背面电极的周缘更外侧的区间。
在本发明的实施中优选的是，在厚度方向上观察所述LED芯片时，所述第1背面电极的周缘位于比所述背面的周缘更内侧。
在本发明的实施中优选的是，所述LED芯片还具有与所述背面交叉的切口面，所述切口面相对于所述背面倾斜。
在本发明的实施中优选的是，还具备覆盖所述LED芯片且具有透光性的密封树脂，所述密封树脂与所述第1弯曲部相接。
在本发明的实施中优选的是，所述密封树脂包含环氧树脂。
在本发明的实施中优选的是，还具备第2端子，所述第2端子在与所述LED芯片的厚度方向正交的方向上与所述第1端子相隔，所述LED芯片还具有设置在所述表面的表面电极，所述表面电极与所述第2端子导通。
在本发明的实施中优选的是，还具备导线，所述导线连接所述表面电极与所述第2端子。
在本发明的实施中优选的是，所述LED芯片还具有第2背面电极，所述第2背面电极设置在所述背面且与所述第1背面电极相隔，所述LED封装还具备：第2端子，在与所述LED芯片的厚度方向正交的方向上与所述第1端子相隔，且与所述第2背面电极导通；以及第2接合层，将所述第2背面电极与所述第2端子接合；且所述第2接合层的组成与所述第1接合层的组成相同，在厚度方向上观察所述LED芯片时，在所述第2接合层，形成有朝向所述第2背面电极的周缘的内侧陷入的第2弯曲部。
在本发明的实施中优选的是，在厚度方向上观察所述LED芯片时，所述第2端子与所述第2接合层的交界具有位于比所述第2背面电极的周缘更外侧的区间。
在本发明的实施中优选的是，所述密封树脂与所述第2弯曲部相接。
在本发明的实施中优选的是，还具备衬底，所述衬底具有朝向与所述表面同方向的衬底主面以及朝向与所述衬底主面相反侧的衬底背面，且支撑所述第1端子及所述第2端子，所述第1端子及所述第2端子各自具有配置在所述衬底主面的主面部、配置在所述衬底背面的背面部以及连结所述主面部与所述背面部的中间部。
在本发明的实施中优选的是，所述衬底还具有一对衬底侧面，所述一对衬底侧面与所述衬底主面及所述衬底背面两者交叉，且在所述第1端子及所述第2端子相互隔开的方向上相隔，在所述衬底，形成从各所述衬底侧面凹陷且从所述衬底主面到达所述衬底背面的凹槽，所述中间部配置在所述凹槽。
在本发明的实施中优选的是，还具备合成树脂制壳体，所述合成树脂制壳体具有朝向与所述表面同方向的顶面以及从所述顶面凹陷的凹部，且支撑所述第1端子及所述第2端子，所述LED芯片及所述密封树脂均收容在所述凹部。
在本发明的实施中优选的是，所述凹部具有相对于所述顶面平行地配置的底面以及连结所述顶面与所述底面且包围所述LED芯片的内周面，所述内周面相对于所述底面倾斜。
在本发明的实施中优选的是，从所述底面各露出所述第1端子及所述第2端子各自的一部分。
[发明效果]
根据本发明的LED封装，既能确保使用时的可靠性，又能应用更高输出型的LED芯片。
关于本发明的其它特征及优点，根据以下基于附图所进行的详细说明当更明确。
附图说明
图1是本发明的第1实施方式的LED封装的立体图(透过密封树脂)。
图2是图1所示的LED封装的俯视图(透过密封树脂)。
图3是相对于图2省略了密封树脂及被覆材的俯视图。
图4是图1所示的LED封装的仰视图。
图5是图1所示的LED封装的左侧视图。
图6是沿着图2的VI-VI线的剖视图。
图7是图6的局部放大图(LED芯片附近)。
图8是图7的局部放大图(第1接合层附近)。
图9是图2的局部放大图(LED芯片附近)。
图10是图1所示的LED封装的第1变化例的局部放大图(第1接合层附近)。
图11是图1所示的LED封装的第2变化例的局部放大图(第1接合层附近)。
图12是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图13是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图14是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图15是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图16是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图17是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图18是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第1例进行说明的剖视图。
图19是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图20是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图21是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图22是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图23是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图24是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图25是对图1所示的LED封装的LED芯片及第1接合层的制造方法的第2例进行说明的剖视图。
图26是本发明的第2实施方式的半导体装置的俯视图(透过密封树脂)。
图27是图26所示的LED封装的左侧视图。
图28是沿着图26的XXVIII-XXVIII线的剖视图。
图29是图28的局部放大图(第1接合层附近)。
图30是图26的局部放大图(第1背面电极附近)。
图31是图28的局部放大图(第2接合层附近)。
图32是图26的局部放大图(第2背面电极附近)。
图33是本发明的第3实施方式的LED封装的立体图(透过密封树脂)。
图34是图33所示的LED封装的俯视图(透过密封树脂)。
图35是图33所示的LED封装的仰视图。
图36是沿着图34的XXXVI-XXXVI线的剖视图。
图37是沿着图34的XXXVII-XXXVII线的剖视图。
图38是图36的局部放大图(LED芯片附近)。
图39是图38的局部放大图(第1接合层附近)。
图40是图34的局部放大图(LED芯片附近)。
具体实施方式
基于附图对用来实施本发明的形态(以下称为“实施方式”)进行说明。
〔第1实施方式〕
基于图1～图11，对本发明的第1实施方式的LED封装A10进行说明。LED封装A10具备衬底10、第1端子201、第2端子202、LED芯片30、第1接合层311、导线40、密封树脂50及被覆材51。此处，图1及图2为便于理解起见而透过密封树脂50进行呈现。在这些图中，将所透过的密封树脂50的外形用虚线(二点链线)表示。图9为便于理解起见而透过LED芯片30之中的除第1背面电极302A(详情在下文叙述)以外的构成。图10及图11的截面位置与图8相同。
这些图中所示的LED封装A10是第1端子201及第2端子202支撑在衬底10的表面安装型封装。如图1及图2所示，在厚度方向z上观察(以下称为“俯视”)LED芯片30时，LED封装A10为矩形状。此处，为方便说明起见，将相对于LED芯片30的厚度方向z(以下简称为“厚度方向z”)正交的LED封装A10的长边方向称为第1方向x。另外，将相对于厚度方向z及第1方向x两者正交的LED封装A10的短边方向称为第2方向y。
如图1所示，衬底10是支撑第1端子201、第2端子202及密封树脂50的电绝缘部件。衬底10例如由玻璃环氧树脂或氧化铝(Al2O3)等构成。如图2及图3所示，俯视下的衬底10为在第1方向x延伸的矩形状。衬底10具有衬底主面11、衬底背面12及一对衬底侧面13。
如图1～图6(图4除外)所示，衬底主面11朝向厚度方向z的其中一侧。在衬底主面11，配置有第1端子201的第1主面部21A(详情在下文叙述)以及第2端子202的第2主面部21B(详情在下文叙述)。另外，本实施方式中，在衬底主面11，配置有被覆材51。
如图1～图6(图2及图3除外)所示，衬底背面12朝向厚度方向z的另一侧。因此，衬底主面11及衬底背面12在厚度方向z上相互朝向相反侧。在衬底背面12，配置有用来将LED封装A10安装到成为对象的配线衬底的第1端子201的第1背面部22A(详情在下文叙述)以及第2端子202的第2背面部22B(详情在下文叙述)。
如图1～图5所示，一对衬底侧面13各自与衬底主面11及衬底背面12两者交叉。一对衬底侧面13在第1端子201及第2端子202相互隔开的第1方向x上相隔。此处，为方便说明起见，将一对衬底侧面13的其中一个衬底侧面13称为第1面131，将另一个衬底侧面13称为第2面132。
如图1～图6(图2除外)所示，在衬底10，形成有从各衬底侧面13凹陷且从衬底主面11到达衬底背面12的凹槽14。本实施方式中，厚度方向z上的凹槽14的截面为半圆状。凹槽14具有从第1面131凹陷的第1区域141以及从第2面132凹陷的第2区域142。在第1区域141，配置有第1端子201的第1中间部23A(详情在下文叙述)。在第2区域142，配置有第2端子202的第2中间部23B(详情在下文叙述)。
如图1～图6(图4及图5除外)所示，第1端子201是供搭载LED芯片30的导电部件。第1端子201经由第1接合层311而与LED芯片30的第1背面电极302A(详情在下文叙述)导通。第1端子201由Cu(铜)箔及积层在Cu箔之上的镀层构成。该镀层的组成例如包含Ni(镍)、Pd(钯)及Au(金)。另外，该镀层的组成也可为Ag(银)。此外，该镀层是利用电镀形成。第1端子201具有主面部21、背面部22及中间部23。此处，为方便说明起见，将第1端子201的主面部21称为第1主面部21A，将第1端子201的背面部22称为第1背面部22A，将第1端子201的中间部23称为第1中间部23A。在下文叙述的LED封装A20中，也采用与这些称呼相同的称呼。
如图2、图3及图6所示，第1主面部21A配置在衬底主面11。第1主面部21A具有第1基部区域211A、第1连接区域212A及连结区域213。第1基部区域211A在俯视下为半圆环状。第1基部区域211A的一部分周缘位于衬底主面11与第1面131(衬底侧面13)及第1区域141(凹槽14)的交界。其中，在衬底主面11与第1区域141的交界处，第1中间部23A与第1基部区域211A相连。第1连接区域212A搭载有LED芯片30。在俯视下，第1连接区域212A的周缘位于比LED芯片30的周缘更外侧。连结区域213连结第1基部区域211A与第1连接区域212A。在俯视下，连结区域213为在第1方向x延伸的带状。
如图4及图6所示，第1背面部22A配置在衬底背面12。第1背面部22A的一部分周缘位于衬底背面12与第1面131(衬底侧面13)及第1区域141(凹槽14)的交界。其中，在衬底背面12与第1区域141的交界处，第1中间部23A与第1背面部22A相连。
如图3～图6所示，第1中间部23A配置在第1区域141(凹槽14)，且连结第1主面部21A(第1基部区域211A)与第1背面部22A。因此，在第1端子201，第1主面部21A及第1背面部22A是利用第1中间部23A而相互导通。
如图1～图6(图4及图5除外)所示，第2端子202在第1方向x上与第1端子201相隔。第2端子202经由导线40而与LED芯片30的表面电极301(详情在下文叙述)导通。第2端子202的组成与第1端子201的组成相同。第2端子202与第1端子201同样具有主面部21、背面部22及中间部23。此处，为方便说明起见，将第2端子202的主面部21称为第2主面部21B，将第2端子202的背面部22称为第2背面部22B，将第2端子202的中间部23称为第2中间部23B。在下文叙述的LED封装A20中，也采用与这些称呼相同的称呼。
如图2、图3及图6所示，第2主面部21B配置在衬底主面11。第2主面部21B具有第2基部区域211B及第2连接区域212B。第2基部区域211B在俯视下为半圆环状。第2基部区域211B的一部分周缘位于衬底主面11与第2面132(衬底侧面13)及第2区域142(凹槽14)的交界。其中，在衬底主面11与第2区域142的交界处，第2中间部23B与第2基部区域211B相连。第2连接区域212B在俯视下为从第2基部区域211B朝向第1连接区域212A(第1主面部21A)延伸的带状。在第2连接区域212B，连接有导线40。
如图4及图6所示，第2背面部22B配置在衬底背面12。第2背面部22B的一部分周缘位于衬底背面12与第2面132(衬底侧面13)及第2区域142(凹槽14)的交界。其中，在衬底背面12与第2区域142的交界处，第2中间部23B与第2背面部22B相连。
如图3～图6所示，第2中间部23B配置在第2区域142(凹槽14)，且连结第2主面部21B(第2基部区域211B)与第2背面部22B。因此，在第2端子202，第2主面部21B及第2背面部22B是利用第2中间部23B而相互导通。
如图7所示，LED芯片30具有表面电极301、第1背面电极302A、基材303、p型半导体层304、n型半导体层305及活性层306。其中，夹在p型半导体层304及n型半导体层305之间的活性层306为LED芯片30的发光区域。另外，LED芯片30具有表面30A、背面30B及侧面30C。表面30A朝向厚度方向z(图7的上方)，且构成p型半导体层304的一部分。背面30B朝向厚度方向z(图7的下方)，且构成基材303的一部分。因此，表面30A及背面30B在厚度方向z上相互朝向相反侧。侧面30C与表面30A及背面30B两者交叉。侧面30C具有多个区域，各区域分别构成基材303、p型半导体层304、n型半导体层305及活性层306各自的一部分。本实施方式中，构成基材303的材料为GaAs(砷化镓)。构成p型半导体层304及n型半导体层305的主要材料应用例如GaN(氮化镓)。构成活性层306的材料应用Al(铝)Ga(镓)In(铟)P(磷)。
如图7所示，表面电极301设置在表面30A。表面电极301相当于LED芯片30的p侧电极(阳极)。表面电极301的组成例如为Au。在表面电极301连接有导线40，因此，表面电极301与第2端子202导通。另外，第1背面电极302A设置在背面30B。第1背面电极302A相当于LED芯片30的n侧电极(阴极)。第1背面电极302A的组成例如包含Ti(钛)及Au。第1背面电极302A隔着第1接合层311而与第1连接区域212A(第1端子201的第1主面部21A)相对向。本实施方式中，遍及整个背面30B地设置有第1背面电极302A。
如图7所示，第1接合层311是将第1背面电极302A与第1端子201(第1主面部21A的第1连接区域212A)接合的导电部件。因此，第1背面电极302A与第1端子201导通。第1接合层311是所谓的LED芯片30的芯片焊接材。第1接合层311的组成为包含Au的金属共晶。本实施方式中，第1接合层311的组成包含Au及Sn(锡)。在Au与Sn的组成比(重量比)为8：2的情况下，第1接合层311的熔点为288℃。另外，第1接合层311的组成也可包含Au及In。第1接合层311积层在第1背面电极302A。在将LED芯片30接合于第1端子201时，在第1接合层311与第1端子201相接的状态下，利用N2(氮气)等惰性气体中的回流焊使第1接合层311熔融。当利用冷却而使第1接合层311固化，LED芯片30便会接合于第1端子201。
如图8及图9所示，在俯视下，在第1接合层311，形成有朝向第1背面电极302A的周缘(图8所示的位置P0)的内侧陷入的第1弯曲部311A(陷入至图8所示的位置P1)。第1弯曲部311A被认为是当利用回流焊使第1接合层311熔融时因表面张力的平衡而形成。本实施方式中，在俯视下，第1端子201(第1主面部21A的第1连接区域212A)与第1接合层311的交界311B(图8所示的位置P2)具有位于比第1背面电极302A的周缘更外侧的区间。
图10是表示作为LED封装A10的第1变化例的LED封装A11的局部放大剖视图。LED封装A11中，在俯视下，第1背面电极302A的周缘(图10所示的位置P0)位于比背面30B的周缘(图10所示的位置P3)更内侧。
另外，图11是表示作为LED封装A10的第2变化例的LED封装A12的局部放大剖视图。LED封装A12中，LED芯片30具有与背面30B(图11所示的位置P3为背面30B的周缘位置)及侧面30C(图11所示的位置P4为侧面30C的周缘位置)两者交叉的切口面30D。切口面30D相对于背面30B倾斜。在本变化例的LED芯片30中，遍及背面30B的周缘全周地构成有切口面30D。
如图2、图3及图6所示，导线40是连接LED芯片30的表面电极301与第2端子202(第2主面部21B的第2连接区域212B)的导电部件。导线40的组成例如为Au。
密封树脂50如图1及图6所示，支撑在衬底主面11，且覆盖LED芯片30及导线40。如图2及图6所示，密封树脂50具有在俯视下在第1方向x相互隔开的一对外缘501。外缘501与被覆材51相接，且具有在俯视下与凹槽14重叠的区间。密封树脂50的组成包含具有透光性的合成树脂。该合成树脂例如为环氧树脂或含有硅酮的环氧树脂等。密封树脂50的组成可包含荧光体(省略图示)。例如在LED芯片30发出蓝色光的情况下，通过使密封树脂50含有黄色荧光体，而从LED封装A10出射白色光。如图8所示，密封树脂50与形成在第1接合层311的第1弯曲部311A相接。
如图1～图6(图3及图4除外)所示，被覆材51是配置在衬底主面11且在俯视下与凹槽14的至少一部分重叠的电绝缘部件。被覆材51例如为阻焊膜。本实施方式中，被覆材51在俯视下与凹槽14的全部重叠，且覆盖第1基部区域211A(第1端子201的第1主面部21A)及第2基部区域211B(第2端子202的第2主面部21B)。
接下来，基于图12～图18，对LED封装A10的LED芯片30及第1接合层311的制造方法的第1例进行说明。通过本例所制造的LED芯片30及第1接合层311是以图7所示的构成为对象。
首先，如图12所示，准备具有朝向厚度方向z的表面81A的基材81之后，利用外延生长在表面81A依次形成n型半导体层821、活性层822及p型半导体层823。基材81相当于LED芯片30的基材303。本实施方式中，基材81是以GaAs为材料的晶片。另外，n型半导体层821、活性层822及p型半导体层823分别相当于LED芯片30的n型半导体层305、活性层306及p型半导体层304。
其次，如图13所示，在p型半导体层823的一部分区域，形成多个表面电极301。多个表面电极301是在利用光刻法形成掩模之后，利用真空蒸镀而形成。形成多个表面电极301之后，将掩模与附着于该掩模的多余的金属层去除。
其次，如图14所示，将n型半导体层821、活性层822及p型半导体层823各自的一部分分别利用干式蚀刻按格子状去除。通过本步骤，从表面81A呈台面状突出的多个p型半导体层304、n型半导体层305及活性层306对应各个表面电极301而形成。另外，通过本步骤被去除的n型半导体层821、活性层822及p型半导体层823各自的一部分分别以格子状的槽84的形式呈现。
其次，如图15所示，在多个表面电极301贴附片材89之后，使基材81翻转，利用湿式蚀刻将包含位于在厚度方向z上与表面81A为相反侧的面的基材81的一部分去除。
其次，如图16所示，于在厚度方向z上朝向表面81A相反侧的基材81的面整体，利用真空蒸镀形成第1背面电极302A。
其次，如图17所示，在第1背面电极302A形成多个第1接合层311。多个第1接合层311是利用光刻法形成掩模之后，利用真空蒸镀而形成。形成多个第1接合层311之后，将掩模与附着于该掩模的多余的金属层去除。
最后，如图18所示，在多个第1接合层311贴附片材89。然后，使基材81再次翻转，且从多个表面电极301去除片材89之后，利用切割将基材81及第1背面电极302A分割成单片。在本步骤中经分割成的该单片成为LED芯片30及第1接合层311。通过经历以上步骤，而制造LED封装A10中的LED芯片30及第1接合层311。
接下来，基于图19～图25，对LED封装A10的LED芯片30及第1接合层311的制造方法的第2例进行说明。
首先，如图19所示，准备具有朝向厚度方向z的表面811A的第1基材811之后，在表面811A形成第1反射层831。本实施方式中，第1基材811是以Si(硅)为材料的晶片，第1反射层831的组成为Au。第1反射层831利用真空蒸镀而形成。第1基材811相当于LED芯片30的基材303。
其次，如图20所示，准备具有朝向厚度方向z的表面812A的第2基材812之后，利用外延生长在表面812A依次形成n型半导体层821、活性层822、p型半导体层823及第2反射层832。本实施方式中，基材81是以GaAs为材料的晶片。另外，n型半导体层821、活性层822及p型半导体层823分别相当于LED芯片30的n型半导体层305、活性层306及p型半导体层304。第2反射层832的组成为Au。第2反射层832是利用真空蒸镀而与p型半导体层823相接形成。
其次，如图21所示，使图20所示的步骤中获得的第2基材812接合于图19所示的步骤中获得的第1基材811之后，去除第2基材812。第1基材811与第2基材812的接合是通过以下操作来进行，也就是，使第2反射层832接触第1反射层831之后，利用惰性气体中的热处理使第1反射层831及第2反射层832成为合金。此时，获得基于第1反射层831及第2反射层832的合金所形成的反射层83。第2基材812的去除是利用湿式蚀刻来进行。
其次，如图22所示，形成与n型半导体层821相接的多个表面电极301。多个表面电极301是与图13同样地，利用光刻法在n型半导体层821形成掩模之后，利用真空蒸镀而形成。
其次，如图23所示，利用干式蚀刻或湿式蚀刻将n型半导体层821、活性层822及p型半导体层823各自的一部分分别按格子状去除。通过本步骤，从反射层83朝厚度方向z上与第1基材811相反的侧呈台面状突出的多个p型半导体层304、n型半导体层305及活性层306对应各个表面电极301而形成。另外，通过本步骤被去除的n型半导体层821、活性层822及p型半导体层823各自的一部分分别以格子状的槽84的形式呈现。
其次，如图24所示，使第1基材811翻转之后，形成覆盖朝向表面811A相反侧的第1基材811的面整体的第1背面电极302A及覆盖第1背面电极302A的第1接合层311。第1背面电极302A及第1接合层311依次分别利用真空蒸镀形成。
最后，如图25所示，使第1基材811再次翻转之后，通过沿着槽84进行切割而将反射层83、第1基材811、第1背面电极302A及第1接合层311分割成单片。分割时，使各单片成为包围表面电极301的状态。在本步骤中被分割成的该单片成为LED芯片30及第1接合层311。通过经历以上步骤，制造LED封装A10中的LED芯片30及第1接合层311。通过本制法所获得的LED芯片30的基材303的组成为Si。另外，通过本制法所获得的LED芯片30在基材303与p型半导体层304之间具有反射层307。反射层307是通过图21所示步骤获得的反射层83的一部分。反射层307的组成为Au。反射层307发挥以下功能：反射从活性层306发出的光，增加从LED芯片30发出的光通量。
接下来，对LED封装A10的作用效果进行说明。
LED封装A10具备将LED芯片30的第1背面电极302A与第1端子201接合的第1接合层311。第1接合层311的组成为包含Au的金属共晶。如果采用这种组成，就能防止第1接合层311的吸湿，因此能够避免向LED芯片30供给电力的效率降低。并且，第1接合层311与Ag浆相比，接合强度高，且电传导率高。因此，能够应用更高输出型的LED芯片30。另外，在俯视下，在第1接合层311，形成有朝向第1背面电极302A的周缘的内侧陷入的第1弯曲部311A。此处，对第1接合层311，反复作用因从LED芯片30产生的热所引起的热应力。LED芯片30的输出越高，该热应力越大。因此，通过采用这种构成，热应力集中在俯视下厚度相对较厚的第1弯曲部311A的内侧，且在俯视下第1端子201与第1接合层311的交界311B处的热应力得以缓和。因此，能够抑制在交界311B产生因热应力引起的龟裂，防止流入第1接合层311的电流的降低。因此，根据LED封装A10，既能确保LED封装A10使用时的可靠性，又能应用更高输出型的LED芯片30。
第1接合层311的组成包含Au及Sn。如果采用这种组成，就能使第1接合层311的熔点降低。但是，第1接合层311的熔点设定得比焊料的熔点更高。因此，利用回流焊安装LED封装A10时，能防止第1接合层311熔融。此外，即使在第1接合层311的组成包含Au及In的情况下，也能使第1接合层311的熔点降低，且设定得比焊料的熔点更高。
LED封装A10中，在俯视下，第1端子201(第1主面部21A的第1连接区域212A)与第1接合层311的交界311B具有位于比第1背面电极302A的周缘更外侧的区间。通过采用这种构成，确保与第1端子201相接的第1接合层311的面积更大，因此能够将从LED芯片30发出的热更高效地释放到LED封装A10的外部。
作为LED封装A10的第1变化例的LED封装A11中，在俯视下，第1背面电极302A的周缘位于比背面30B的周缘更内侧。通过采用这种构成，在LED封装A10的制造中，将LED芯片30制成单片时能抑制在第1背面电极302A的周缘产生金属毛边。由此，利用芯片焊接将LED芯片30搭载于第1端子201(第1主面部21A的第1连接区域212A)时，能避免LED芯片30相对于第1端子201成为不稳定状态。
LED封装A10中，密封树脂50与形成在第1接合层311的第1弯曲部311A相接。通过采用这种构成，即使在第1接合层311因从LED芯片30产生的热而进行热膨胀的情况下，与第1弯曲部311A相接的密封树脂50也会追随第1接合层311的应变。因此，衬底主面11附近的密封树脂50的应变得以减轻，能够抑制密封树脂50从衬底主面11剥离。
另外，作为LED封装A10的第2变化例的LED封装A12中，LED芯片30具有与背面30B交叉的切口面30D。切口面30D相对于背面30B倾斜。通过采用这种构成，密封树脂50变得更容易转入形成在第1接合层311的第1弯曲部311A。因此，所述衬底主面11附近的密封树脂50的应变进一步减轻，能够更有效地抑制密封树脂50从衬底主面11剥离。另外，通过采用这种构成，在LED封装A10的制造中，将LED芯片30制成单片时能抑制在第1背面电极302A的周缘产生金属毛边。
〔第2实施方式〕
基于图26～图32，对本发明的第2实施方式的LED封装A20进行说明。在这些图中，对与上文所述的LED封装A10相同或相似的要素标附相同符号，并省略重复的说明。此处，图26为便于理解起见而透过密封树脂50进行呈现，并将所透过的密封树脂50的外形用虚线表示。图30及图32为便于理解起见而透过LED芯片30之中的除第1背面电极302A及第2背面电极302B以外的构成。
LED封装A20在第1端子201的第1主面部21A与第2端子202的第2主面部21B的构成、LED芯片30的构造形式以及具备第1接合层311及第2接合层312这一点上，与上文所述的LED封装A10不同。LED封装A20与LED封装A10同为第1端子201及第2端子202支撑在衬底10的表面安装型封装。此外，LED封装A20中省略了导线40。
本实施方式中，如图26及图28所示，LED芯片30搭载于第1端子201的第1主面部21A与第2端子202的第2主面部21B两者。此外，本实施方式的第1端子201及第2端子202的组成与LED封装A10的第1端子201及第2端子202的组成相同。
如图26所示，第1端子201的第1主面部21A具有第1基部区域211A、第1连接区域212A及第1连结区域213A。本实施方式的第1基部区域211A的构成与LED封装A10的第1基部区域211A的构成相同。在第1连接区域212A，经由第1接合层311而连接有LED芯片30的第1背面电极302A。因此，第1端子201与第1背面电极302A导通。在俯视下，第1连接区域212A的周缘位于比第1背面电极302A的周缘更外侧。第1连结区域213A连结第1基部区域211A与第1连接区域212A。在俯视下，第1连结区域213A为在第1方向x延伸的带状。
如图26所示，第2端子202的第2主面部21B具有第2基部区域211B、第2连接区域212B及第2连结区域213B。本实施方式的第2基部区域211B的构成与LED封装A10的第2基部区域211B的构成相同。在第2连接区域212B，经由第2接合层312(详情在下文叙述)而连接有LED芯片30的第2背面电极302B(详情在下文叙述)。因此，第2端子202与第2背面电极302B导通。在俯视下，第2连接区域212B的周缘位于比第2背面电极302B的周缘更外侧。第2连结区域213B连结第2基部区域211B与第2连接区域212B。在俯视下，第2连结区域213B为在第1方向x延伸的带状。
如图28所示，LED芯片30具有第1背面电极302A及第2背面电极302B，且省略了表面电极301。第1背面电极302A及第2背面电极302B均设置在LED芯片30的背面30B。第2背面电极302B在第1方向x上与第1背面电极302A相隔。第1背面电极302A相当于LED芯片30的p侧电极(阳极)。第2背面电极302B相当于LED芯片30的n侧电极(阴极)。因此，本实施方式的LED芯片30是所谓的倒装芯片。此外，LED芯片30与LED封装A10同样地，利用回流焊接合于第1端子201及第2端子202。
本实施方式的第1接合层311的组成及制法与上文所述的LED封装A10的第1接合层311相同。如图29及图30所示，在本实施方式中，也是在俯视下，在第1接合层311形成有朝向第1背面电极302A的周缘(图29所示的P0)的内侧陷入的第1弯曲部311A(陷入至图29所示的位置P1)。密封树脂50与第1弯曲部311A相接。另外，在俯视下，第1端子201(第1主面部21A的第1连接区域212A)与第1接合层311的交界311B(图29所示的位置P2)具有位于比第1背面电极302A的周缘更外侧的区间。
如图31所示，第2接合层312是将第2背面电极302B与第2端子202(第2主面部21B的第2连接区域212B)接合的导电部件。第2接合层312的组成及制法与本实施方式的第1接合层311相同。如图31及图32所示，在俯视下，在第2接合层312，形成有朝向第2背面电极302B的周缘(图31所示的位置P0)的内侧陷入的第2弯曲部312A(陷入至图31所示的位置P1)。密封树脂50与第2弯曲部312A相接。形成第2弯曲部312A的机制被认为与上文所述的形成在LED封装A10的第1接合层311的第1弯曲部311A相同。另外，在俯视下，第2端子202与第2接合层312的交界312B(图31所示的位置P2)具有位于比第2背面电极302B的周缘更外侧的区间。
接下来，对LED封装A20的作用效果进行说明。
LED封装A20除具备与LED封装A10相同构成的第1接合层311以外，还具备组成与第1接合层311相同的第2接合层312。因此，防止第1接合层311及第2接合层312的吸湿，能够避免向LED芯片30供给电力的效率降低，并且能够应用更高输出型的LED芯片30。另外，在俯视下，在第2接合层312，形成有朝向第2背面电极302B的周缘的内侧陷入的第2弯曲部312A。因此，能够抑制因从LED芯片30产生的热应力导致第1接合层311及第2接合层312两者产生龟裂。因此，根据LED封装A20，也是既能确保LED封装A20使用时的可靠性，又能应用更高输出型的LED芯片30。
本实施方式的LED芯片30是所谓的倒装芯片，因此，LED封装A20中省略了导线40。因此，不再需要用来配置导线40的空间，所以当将LED封装A20的尺寸设为与LED封装A10的尺寸相同时，例如能够为了提高亮度而使LED芯片30更加大型化。或者，如果将LED芯片30的尺寸设为与LED封装A10的LED芯片30的尺寸相同，便可使LED封装A20的尺寸更加小型化。
〔第3实施方式〕
基于图33～图40，对本发明的第3实施方式的LED封装A30进行说明。在这些图中，对与上文所述的LED封装A10相同或相似的要素标附相同符号，并省略重复的说明。此处，图33及图34为便于理解起见而透过密封树脂50进行呈现。图40为便于理解起见而透过LED芯片30之中的除第1背面电极302A以外的构成。
LED封装A30在第1端子201及第2端子202的构成以及代替衬底10而具备壳体60这一点上，与上文所述的LED封装A10不同。如图33所示，LED封装A30是第1端子201及第2端子202支撑在壳体60的表面安装型封装。此外，如图38～图40所示，本实施方式的LED芯片30及第1接合层311的构成与LED封装A10的LED芯片30及第1接合层311的构成相同。因此，关于此处的LED芯片30及第1接合层311省略说明。
如图34～图37所示，第1端子201是搭载LED芯片30且与第1背面电极302A导通的导电部件。第1端子201由其组成中包含Cu的引线框架所构成。第1端子201的厚度为100～200μm。第1端子201具有第1连接部24A、第1安装部25A及第1连结部26A。
如图34～图37(图35除外)所示，第1连接部24A是沿第1方向x及第2方向y这两个方向配置且供搭载LED芯片30的部分。第1连接部24A的一部分被壳体60覆盖。被壳体60覆盖的第1连接部24A的一部分成为在厚度方向z上被壳体60从两侧夹住的构成。因此，第1端子201成为在第1连接部24A被支撑在壳体60的状态。如图36及图37所示，在第1连接部24A，在朝向与LED芯片30的表面30A同方向的面(朝向图36上方的面)，形成有内部导电层28。LED封装A30中，内部导电层28为Ag镀层。内部导电层28也可为Pd镀层、Au镀层依次积层而成的多个镀层。
如图36及图37所示，第1安装部25A是沿第1方向x及第2方向y这两个方向配置且在厚度方向z上与第1连接部24A相隔的部分。第1安装部25A配置在LED封装A30的外部。如图37所示，在第1安装部25A，在朝向厚度方向z的面，形成有外部导电层29。LED封装A30中，外部导电层29是Ag镀层、或Pd镀层、Au镀层依次积层而成的多个镀层。外部导电层29也可对这些镀层进一步被覆Sn镀层。
如图34～图36所示，第1连结部26A是沿第2方向y及厚度方向z这两个方向配置且连结第1连接部24A与第1安装部25A的部分。第1连结部26A配置在LED封装A30的外部。如图36所示，在第1连结部26A，在朝向第1方向x的面，形成有外部导电层29。
如图34～图36所示，第2端子202是在第1方向x上与第1端子201相隔且经由导线40而与表面电极301导通的导电部件。第2端子202由与第1端子201相同的引线框架所构成。因此，第2端子202的组成及厚度与第1端子201的组成及厚度相同。第2端子202具有第2连接部24B、第2安装部25B及第2连结部26B。
如图34～图37(图35除外)所示，第2连接部24B是沿第1方向x及第2方向y这两个方向配置且连接有导线40的部分。第2连接部24B的一部分被壳体60覆盖。被壳体60覆盖的第2连接部24B的一部分成为在厚度方向z上被壳体60从两侧夹住的构成。因此，第2端子202成为在第2连接部24B被支撑在壳体60的状态。如图36及图37所示，在第2连接部24B，在朝向与LED芯片30的表面30A同方向的面(朝向图35的上方的面)，形成有内部导电层28。
如图35及图36所示，第2安装部25B是沿第1方向x及第2方向y这两个方向配置且在厚度方向z上与第2连接部24B相隔的部分。第2安装部25B配置在LED封装A30的外部。如图36所示，在第2安装部25B，在朝向厚度方向z的面形成有外部导电层29。
如图34～图36所示，第2连结部26B是沿第2方向y及厚度方向z这两个方向配置且连结第2连接部24B与第2安装部25B的部分。第2连结部26B配置在LED封装A30的外部。如图36所示，在第2连结部26B，在朝向第1方向x的面，形成有外部导电层29。
如图33～图37所示，壳体60是支撑第1端子201及第2端子202的部件。壳体60为白色合成树脂制。壳体60的材料例如为聚邻苯二甲酰胺(PPA)或液晶聚合物(LCP)。此外，壳体60的材料并不限定于此，其种类繁多，只要为机械强度高且耐热性优异的材料即可。壳体60具有顶面61及凹部62。
如图34～图37(图35除外)所示，顶面61朝向与LED芯片30的表面30A同方向。另外，如图33～图37(图35除外)所示，凹部62是从顶面61朝厚度方向z凹陷的中空区域。在凹部62，收容有LED芯片30、导线40及密封树脂50。凹部62具有底面621及内周面622。底面621相对于顶面61平行地配置，且外缘呈圆形状。从底面621各露出第1端子201的第1连接部24A与第2端子202的第2连接部24B各自的一部分。内周面622连结呈圆形状的顶面61的内缘与底面621的外缘，且包围LED芯片30。内周面622是相对于底面621倾斜的曲面。因此，凹部62是圆锥台状的中空区域。此外，如图39所示，收容在凹部62的密封树脂50与第1接合层311的第1弯曲部311A相接。
接下来，对LED封装A30的作用效果进行说明。
LED封装A30具备与LED封装A10相同构成的第1接合层311。因此，防止第1接合层311的吸湿，能够避免向LED芯片30供给电力的效率降低，并且能够应用更高输出型的LED芯片30。另外，能够抑制因从LED芯片30产生的热应力导致第1接合层311产生龟裂。因此，根据LED封装A30，也是既能确保LED封装A30使用时的可靠性，又能应用更高输出型的LED芯片30。
LED封装A30中，具备具有收容LED芯片30的凹部62的壳体60。凹部62具有相对于底面621倾斜且包围LED芯片30的内周面622。通过采用这种构成，从LED芯片30发出的光成为在内周面622反射且在凹部62光扩散的状态。这有助于提高从LED封装A30发出的光的亮度。
LED封装A30的第1接合层311的组成与LED封装A10的第1接合层311的组成相同。因此，利用回流焊使LED芯片30接合于第1端子201(第1连接部24A)时，能避免壳体60焦糊。
本发明并不限定于上文所述的实施方式。本发明各部的具体构成自由地进行多种设计变更。
[符号的说明]
A10、A11、A12、A20、A30 LED封装
10 衬底
11 衬底主面
12 衬底背面
13 衬底侧面
131 第1面
132 第2面
14 凹槽
141 第1区域
142 第2区域
201 第1端子
202 第2端子
21 主面部
21A 第1主面部
21B 第2主面部
211 基部区域
211A 第1基部区域
211B 第2基部区域
212 连接区域
212A 第1连接区域
212B 第2连接区域
213 连结区域
213A 第1连结区域
213B 第2连结区域
24A 第1连接部
24B 第2连接部
25A 第1安装部
25B 第2安装部
26A 第1连结部
26B 第2连结部
28 内部导电层
29 外部导电层
30 LED芯片
30A 表面
30B 背面
30C 侧面
30D 切口面
301 表面电极
302A 第1背面电极
302B 第2背面电极
303 基材
304 p型半导体层
305 n型半导体层
306 活性层
307 反射层
311 第1接合层
311A 第1弯曲部
311B 交界
312 第2接合层
312A 第2弯曲部
312B 交界
40 导线
50 密封树脂
51 被覆材
60 壳体
61 顶面
62 凹部
621 底面
622 内周面
81 基材
81A 表面
811 第1基材
811A 表面
812 第2基材
812A 表面
821 n型半导体层
822 活性层
823 p型半导体层
83 反射层
831 第1反射层
832 第2反射层
84 槽
89 片材
z 厚度方向
x 第1方向
y 第2方向

Claims (16)

1.一种LED封装，其特征在于具备：LED芯片，具有在厚度方向上相互朝向相反侧的表面及背面、以及设置在所述背面的第1背面电极；
第1端子，与所述第1背面电极导通；以及
第1接合层，将所述第1背面电极与所述第1端子接合；且
所述第1接合层的组成为包含Au的金属共晶，
在所述LED芯片的厚度方向上观察时，在所述第1接合层，形成有朝向所述第1背面电极的周缘的内侧陷入的第1弯曲部，
在所述LED芯片的厚度方向上观察时，所述第1端子与所述第1接合层的交界具有位于比所述第1背面电极的周缘更外侧的区间。
2.根据权利要求1所述的LED封装，其中所述第1接合层的组成包含Sn及In中的至少任一种。
3.根据权利要求2所述的LED封装，其中在所述LED芯片的厚度方向上观察时，所述第1背面电极的周缘位于比所述背面的周缘更内侧。
4.根据权利要求2或3所述的LED封装，其中所述LED芯片还具有与所述背面交叉的切口面，
所述切口面相对于所述背面倾斜。
5.根据权利要求2或3所述的LED封装，还具备密封树脂，所述密封树脂覆盖所述LED芯片，且具有透光性，
所述密封树脂与所述第1弯曲部相接。
6.根据权利要求5所述的LED封装，其中所述密封树脂包含环氧树脂。
7.根据权利要求5所述的LED封装，还具备第2端子，所述第2端子在与所述LED芯片的厚度方向正交的方向上，与所述第1端子相隔，
所述LED芯片还具有表面电极，所述表面电极设置在所述表面，
所述表面电极与所述第2端子导通。
8.根据权利要求7所述的LED封装，还具备导线，所述导线连接所述表面电极与所述第2端子。
9.根据权利要求5所述的LED封装，其中所述LED芯片还具有第2背面电极，所述第2背面电极设置在所述背面且与所述第1背面电极相隔，所述LED封装还具备：
第2端子，在与所述LED芯片的厚度方向正交的方向上与所述第1端子相隔，且与所述第2背面电极导通；以及
第2接合层，将所述第2背面电极与所述第2端子接合；且
所述第2接合层的组成与所述第1接合层的组成相同，
在所述LED芯片的厚度方向上观察时，在所述第2接合层，形成有朝向所述第2背面电极的周缘的内侧陷入的第2弯曲部。
10.根据权利要求9所述的LED封装，其中在所述LED芯片的厚度方向上观察时，所述第2端子与所述第2接合层的交界具有位于比所述第2背面电极的周缘更外侧的区间。
11.根据权利要求9所述的LED封装，其中所述密封树脂与所述第2弯曲部相接。
12.根据权利要求7所述的LED封装，还具备衬底，所述衬底具有朝向与所述表面同方向的衬底主面、及朝向与所述衬底主面相反侧的衬底背面，且支撑所述第1端子及所述第2端子，
所述第1端子及所述第2端子各自具有配置在所述衬底主面的主面部、配置在所述衬底背面的背面部以及连结所述主面部与所述背面部的中间部。
13.根据权利要求12所述的LED封装，其中所述衬底还具有一对衬底侧面，所述一对衬底侧面与所述衬底主面及所述衬底背面两者交叉，且在所述第1端子及所述第2端子相互隔开的方向上相隔，
在所述衬底，形成从各所述衬底侧面凹陷且从所述衬底主面到达所述衬底背面的凹槽，
所述中间部配置在所述凹槽。
14.根据权利要求7所述的LED封装，还具备合成树脂制壳体，所述合成树脂制壳体具有朝向与所述表面同方向的顶面以及从所述顶面凹陷的凹部，且支撑所述第1端子及所述第2端子，
所述LED芯片及所述密封树脂均收容在所述凹部。
15.根据权利要求14所述的LED封装，其中所述凹部具有相对于所述顶面平行地配置的底面以及连结所述顶面与所述底面且包围所述LED芯片的内周面，
所述内周面相对于所述底面倾斜。
16.根据权利要求15所述的LED封装，其中从所述底面各露出所述第1端子及所述第2端子各自的一部分。
CN201811116886.0A 2018-01-22 2018-09-21 Led封装 Active CN110071209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018007883A JP7100980B2 (ja) 2018-01-22 2018-01-22 Ｌｅｄパッケージ
JP2018-007883 2018-01-22

Publications (2)

Publication Number Publication Date
CN110071209A CN110071209A (zh) 2019-07-30
CN110071209B true CN110071209B (zh) 2022-11-29

Family

ID=67298210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811116886.0A Active CN110071209B (zh) 2018-01-22 2018-09-21 Led封装

Country Status (3)

Country Link
US (2) US10700250B2 (zh)
JP (1) JP7100980B2 (zh)
CN (1) CN110071209B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
KR20210081512A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 제조 방법
JP1693552S (zh) * 2021-04-09 2021-08-23
JP1693553S (zh) * 2021-04-09 2021-08-23

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204352A (ja) * 1992-12-25 1994-07-22 Ngk Spark Plug Co Ltd 半導体セラミックパッケージ用基体及び蓋体
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
CN105931973A (zh) * 2015-02-27 2016-09-07 国际商业机器公司 半导体装置及其组装方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5110761A (en) * 1988-09-09 1992-05-05 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JPH10200153A (ja) * 1997-01-10 1998-07-31 Furukawa Electric Co Ltd:The 受／発信光モジュール
JP3662402B2 (ja) * 1997-11-07 2005-06-22 三菱電機株式会社 光半導体モジュール
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001177151A (ja) 1999-12-21 2001-06-29 Sharp Corp チップ部品型ｌｅｄ
US20020014702A1 (en) * 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
US6683387B1 (en) * 2000-06-15 2004-01-27 Advanced Micro Devices, Inc. Flip chip carrier package with adapted landing pads
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
US7423337B1 (en) * 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
JP4502690B2 (ja) * 2004-04-13 2010-07-14 富士通株式会社 実装基板
JP4624069B2 (ja) 2004-10-27 2011-02-02 京セラ株式会社 発光装置およびその製造方法ならびに照明装置
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
JP5168284B2 (ja) * 2007-08-24 2013-03-21 日本電気株式会社 スペーサ及びその製造方法
US7888782B2 (en) * 2007-10-26 2011-02-15 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US8188592B2 (en) * 2007-10-26 2012-05-29 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
JP2011071444A (ja) 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子
EP2365730A1 (de) * 2010-03-02 2011-09-14 Saint-Gobain Glass France Scheibe mit einem elektrischen Anschlusselement
US8827733B2 (en) * 2011-03-15 2014-09-09 Omron Corporation Connecting terminal with a fixed portion and a contact
AU2012252670B2 (en) * 2011-05-10 2015-05-21 Saint-Gobain Glass France Pane having an electrical connection element
PL2708091T5 (pl) * 2011-05-10 2021-09-27 Saint-Gobain Glass France Szyba z elektrycznym elementem przyłączeniowym
MX2013013015A (es) * 2011-05-10 2014-01-31 Saint Gobain Hoja de vidrio que comprende un elemento de conexion electrica.
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
JP6021906B2 (ja) * 2011-07-04 2016-11-09 サン−ゴバン グラス フランスＳａｉｎｔ−Ｇｏｂａｉｎ Ｇｌａｓｓ Ｆｒａｎｃｅ 電気接続部材を有するウィンドウガラスの製造方法
WO2013132953A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
JP6107117B2 (ja) * 2012-03-22 2017-04-05 豊田合成株式会社 固体装置及びその製造方法
US10020431B2 (en) * 2012-03-30 2018-07-10 Lumileds Llc Sealed semiconductor light emitting device
JP2013219090A (ja) 2012-04-04 2013-10-24 Sankyo Kasei Co Ltd Ｌｅｄパッケージ
JP6147976B2 (ja) * 2012-09-26 2017-06-14 ローム株式会社 発光装置、および、発光ユニットの製造方法
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
US9449934B2 (en) * 2013-12-04 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint structure for ball grid array in wafer level package
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US9793248B2 (en) 2014-11-18 2017-10-17 PlayNitride Inc. Light emitting device
KR102347394B1 (ko) * 2015-02-12 2022-01-06 삼성전자주식회사 회로 기판을 포함하는 전자 장치
KR101731700B1 (ko) * 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10275699B2 (en) * 2015-06-11 2019-04-30 Feitian Technologies Co., Ltd. Smart card and method for manufacturing same
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
KR102429873B1 (ko) * 2015-08-31 2022-08-05 삼성전자주식회사 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
WO2017195625A1 (ja) * 2016-05-11 2017-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10643965B2 (en) * 2016-05-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of forming a joint assembly
US20180019234A1 (en) 2016-07-13 2018-01-18 Innolux Corporation Display devices and methods for forming the same
KR101926713B1 (ko) * 2016-07-18 2018-12-07 엘비세미콘 주식회사 반도체 패키지 및 그 제조방법
US10283467B2 (en) * 2016-08-29 2019-05-07 Chengwei Wu Semiconductor package
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
DE102017104886A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US20180286734A1 (en) * 2017-03-28 2018-10-04 X-Celeprint Limited Micro-device pockets for transfer printing
US10720751B2 (en) * 2017-09-27 2020-07-21 Advanced Semiconductor Engineering, Inc. Optical package structure, optical module, and method for manufacturing the same
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP2020025034A (ja) * 2018-08-08 2020-02-13 ローム株式会社 Ｌｅｄパッケージ、ｌｅｄ表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204352A (ja) * 1992-12-25 1994-07-22 Ngk Spark Plug Co Ltd 半導体セラミックパッケージ用基体及び蓋体
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
CN105931973A (zh) * 2015-02-27 2016-09-07 国际商业机器公司 半导体装置及其组装方法

Also Published As

Publication number Publication date
JP2019129170A (ja) 2019-08-01
CN110071209A (zh) 2019-07-30
US20200287114A1 (en) 2020-09-10
US20190229247A1 (en) 2019-07-25
US10700250B2 (en) 2020-06-30
US10964870B2 (en) 2021-03-30
JP7100980B2 (ja) 2022-07-14

Similar Documents

Publication Publication Date Title
CN110071209B (zh) Led封装
US10535807B2 (en) Light-emitting device
KR100694784B1 (ko) 다층 코팅으로 형성한 플립칩 전극 발광 소자
JP4122784B2 (ja) 発光装置
JP5023781B2 (ja) 発光装置
US10193040B2 (en) LED package with a plurality of LED chips
JP5528900B2 (ja) 発光素子モジュール
JP3627822B2 (ja) 半導体発光素子、およびその製造方法
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
CN108183155B (zh) 半导体发光器件
JP4277508B2 (ja) 半導体発光装置
JP2001358371A (ja) 光半導体素子
JP7212753B2 (ja) 半導体発光装置
JP2007280983A (ja) 発光装置
TWI335114B (en) Optimized contact design for thermosonic bonding of flip-chip devices
JP5695785B1 (ja) 発光装置
KR101778141B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20150035113A (ko) 발광 소자 및 그 제조 방법
CN114156398A (zh) 焊料凸块及其焊盘、半导体器件及其制备方法、封装件、背光单元及照明设备
JP4895493B2 (ja) 樹脂封止型発光装置
CN216120349U (zh) 焊盘、包含该焊盘的半导体器件、封装件、背光单元及照明设备
JP7413086B2 (ja) 半導体発光装置
CN216698418U (zh) 焊盘、半导体器件、封装件、背光单元及照明设备
CN114122239A (zh) 焊盘、包含该焊盘的半导体器件、封装件、背光单元及照明设备
CN117673222A (zh) 一种发光芯片及其制作方法、显示背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant