CN110060958A - 半导体结构及半导体工艺方法 - Google Patents

半导体结构及半导体工艺方法 Download PDF

Info

Publication number
CN110060958A
CN110060958A CN201910322243.XA CN201910322243A CN110060958A CN 110060958 A CN110060958 A CN 110060958A CN 201910322243 A CN201910322243 A CN 201910322243A CN 110060958 A CN110060958 A CN 110060958A
Authority
CN
China
Prior art keywords
layer
wafer
etching
hole
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910322243.XA
Other languages
English (en)
Other versions
CN110060958B (zh
Inventor
严孟
付洋
朱继锋
胡思平
王家文
邓卫之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910322243.XA priority Critical patent/CN110060958B/zh
Publication of CN110060958A publication Critical patent/CN110060958A/zh
Application granted granted Critical
Publication of CN110060958B publication Critical patent/CN110060958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及半导体工艺方法，半导体工艺方法包括如下步骤：提供晶圆；于晶圆上形成介质层；对介质层进行刻蚀，以于介质层内形成刻蚀通孔；于刻蚀通孔内形成金属互连层；于介质层的上表面及金属互连层的上表面形成保护层；对晶圆进行切边处理。本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺形成刻蚀通孔，并在刻蚀通孔内形成金属互连层，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。

Description

半导体结构及半导体工艺方法
技术领域
本发明属于集成电路设计及制造技术领域，特别是涉及一种半导体结构及半导体工艺方法。
背景技术
在现有的一些半导体工艺中需要对晶圆进行切边(Trim)处理，譬如，在对两片晶圆进行键合之前需要将其中一片晶圆进行切边处理，以保证两片所述晶圆键合完成后在对键合结构进行减薄的过程中不会出现剥离(Peeling)现象。然后，由于做完切片处理的晶圆在晶圆的边缘区域会存在一个直角台阶，所述直角台阶的存在使得在后续对所述晶圆进行光刻工艺的光刻胶(PR)旋涂过程中会导致所述光刻胶在所述直角台阶处堆积，所述直角台阶处所述光刻胶堆积的高度为正常区域内所述光刻胶厚度的数倍甚至十倍以上，该处异常厚度的光刻胶在刻蚀工艺后不能被完全去除，会残留在所述直角台阶处，而残留的所述光刻胶会在后续工艺中造成缺陷，从而影响产品的良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及半导体工艺方法，用于解决现有技术中在对晶圆进行光刻刻蚀工艺之前即对晶圆进行切边处理而导致的光刻胶容易在晶圆边缘的直角台阶处残留，从而在后续工艺中造成缺陷，影响产品的良率的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体工艺方法，所述半导体工艺方法包括如下步骤：
提供晶圆；
于所述晶圆上形成介质层；
对所述介质层进行刻蚀，以于所述介质层内形成刻蚀通孔；
于所述刻蚀通孔内形成金属互连层；
于所述介质层的上表面及所述金属互连层的上表面形成保护层；及
对所述晶圆进行切边处理。
可选地，所述晶圆内形成有芯片及所述芯片的后端连线，所述晶圆的上表面还形成有阻挡保护层，所述介质层位于所述阻挡保护层的上表面；所述刻蚀通孔贯穿所述介质层及所述阻挡保护层，以暴露出所述后端连线。
可选地，对所述介质层进行的刻蚀为将所述晶圆进行键合前的最后一次刻蚀。
可选地，于所述介质层的上表面及所述金属互连层的上表面形成氧化物层、氮化物层及氮氧化物层中的至少一种作为所述保护层。
可选地，对所述晶圆进行切边处理之后还包括去除所述保护层的步骤。
可选地，所述金属互连层形成于所述刻蚀通孔内的同时形成于所述介质层的上表面；去除所述保护层的同时去除位于所述介质层的上表面的所述金属互连层。
可选地，形成金属互连层包括如下步骤：
于所述刻蚀通孔的侧壁及所述介质层的上表面形成金属阻挡层；
于所述金属阻挡层的表面及所述刻蚀通孔的底部形成金属种子层，所述金属种子层自所述刻蚀通孔的底部经由所述刻蚀通孔的侧壁延伸至所述介质层上；及
于所述金属种子层的表面形成导电层，所述导电层填满所述刻蚀通孔且延伸至所述介质层上。
可选地，通过平坦化方法去除所述保护层及位于所述介质层的上表面的所述金属互连层。
本发明还提供一种半导体结构，所述半导体结构：
晶圆；
介质层，位于所述晶圆上，所述介质层内形成有刻蚀通孔；
金属互连层，位于所述刻蚀通孔内；及
切角，位于所述晶圆的边缘区域，所述切角在所述金属互连层之后形成。
可选地，所述晶圆内形成有芯片及所述芯片的后端连线，所述半导体结构还包括阻挡保护层，所述阻挡保护层位于所述晶圆的上表面，所述介质层位于所述阻挡保护层的上表面；所述刻蚀通孔贯穿所述介质层及所述阻挡保护层，以暴露出所述后端连线。
可选地，所述半导体结构还包括保护层，在所述切角形成之前所述保护层覆盖所述介质层的上表面及所述金属互连层的上表面，在所述切角形成之后，所述保护层被去除。
可选地，所述保护层包括氧化物层、氮化物层及氮氧化物层中的至少一种。
可选地，所述金属互连层包括：
金属阻挡层，位于所述刻蚀通孔的侧壁上；
金属种子层，位于所述金属阻挡层的表面及所述刻蚀通孔的底部；及
导电层，位于所述金属种子层的表面，所述导电层填满所述刻蚀通孔。
如上所述，本发明的半导体结构及半导体工艺方法，具有以下有益效果：
本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺形成刻蚀通孔，并在刻蚀通孔内形成金属互连层，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，由于金属互连层在晶圆切边处理之前已经形成，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本；
本发明的半导体结构中的介质层内形成有刻蚀通孔及形成于刻蚀通孔内的金属互连层，在对所述半导体结构中的晶圆进行切边处理后无需执行光刻刻蚀工艺，在晶圆边切处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；保护层覆盖金属互连层，可以在半导体结构用于切边工艺时保护金属互连层不会遭到损伤；同时，由于金属互连层在晶圆切边处理之前已经形成，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
附图说明
图1至图6显示为一示例中的半导体工艺方法中各步骤所得结构的局部截面结构示意图。
图7显示为本发明实施例一中提供的半导体工艺方法的流程图。
图8显示为本发明实施例一中提供的半导体工艺方法中步骤1)所得结构的局部截面结构示意图。
图9显示为本发明实施例一中提供的半导体工艺方法中步骤2)所得结构的局部截面结构示意图。
图10至图12显示为本发明实施例一中提供的半导体工艺方法中步骤3)所得结构的局部截面结构示意图。
图13显示为本发明实施例一中提供的半导体工艺方法中步骤4)所得结构的局部截面结构示意图。
图14显示为本发明实施例一中提供的半导体工艺方法中步骤5)所得结构的局部截面结构示意图。
图15显示为本发明实施例一中提供的半导体工艺方法中步骤6)所得结构的局部截面结构示意图。
图16显示为本发明实施例一中提供的半导体工艺方法中步骤7)所得结构的局部截面结构示意图。
图17显示为本发明实施例二中提供的半导体结构的局部截面结构示意图。
图18显示为本发明实施例三中提供的半导体结构的局部截面结构示意图。
元件标号说明
10 晶圆
101 切角
102 中心区域
103 边缘区域
11 后端连线
12 氮化硅层
13 介质层
14 光刻胶
15 刻蚀通孔
16 金属互连层
20 晶圆
201 后端连线
202 切角
21 介质层
22 光刻胶层
221 图形化光刻胶层
222 开口图形
23 刻蚀通孔
24 金属互连层
241 金属阻挡层
242 金属种子层
243 导电层
25 保护层
26 阻挡保护层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
一种半导体工艺方法包括如下步骤：
提供晶圆10；所述晶圆10包括中心区域102及位于所述中心区域外围的边缘区域103；所述晶圆10内形成有芯片(未示出)及所述芯片的后端连线11；所述晶圆10的上表面形成有氮化硅层12，如图1所示；
对所述晶圆10进行切边(Trim)处理；对所述晶圆10进行切边处理后，所述晶圆10的边缘区域103内或所述晶圆10的边缘区域103与所述晶圆10的中心区域102的交界处形成有直角台阶状的切角101，如图2所示；
于所述晶圆10上形成介质层13，所述介质层13覆盖所述氮化硅层12的上表面、所述切角101的侧壁及所述晶圆10裸露的上表面，如图3所示；
于所述介质层13的上表面旋涂光刻胶14，所述光刻胶14在所述切角101处堆积，即所述光刻胶14在所述切角101处的厚度大于其他位置的所述光刻胶14的厚度，如图4所示；
采用光刻工艺对所述光刻胶14进行图形化，并依据图形化的所述光刻胶14对所述介质层13及所述氮化硅层12进行刻蚀，以于所述介质层13内及所述氮化硅层12内形成刻蚀通孔15，所述刻蚀通孔15暴露出所述后端连线11；并去除所述光刻胶14，如图5所示；由图5可知，刻蚀工艺后，在所述切角101处的所述光刻胶14并不能被完全去除，即在所述切角101处有所述光刻胶14残留；
于所述刻蚀通孔15内形成金属互连层16，如图6所示。
而上述半导体工艺方法中，由于在所述切角101处的所述光刻胶14并不能被完全去除，即在所述切角101处有所述光刻胶14残留，残留在所述切角101处的所述光刻胶14会在后续工艺中造成缺陷，从而影响产品的良率。
实施例一
请参阅图7，本发明提供一种半导体工艺方法，所述半导体工艺方法包括步骤：
1)提供晶圆；
2)于所述晶圆上形成介质层；
3)对所述介质层进行刻蚀，以于所述介质层内形成刻蚀通孔；
4)于所述刻蚀通孔内形成金属互连层；
5)于所述介质层的上表面及所述金属互连层的上表面形成保护层；及
6)对所述晶圆进行切边处理。
在步骤1)中，请参阅图7中的S1步骤及图8，提供晶圆20。
作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。
作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。
作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201。
作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。
作为示例，所述晶圆20的上表面还可以形成有阻挡保护层26，所述阻挡保护层26用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。
作为示例，所述阻挡保护层26可以包括但不仅限于氮化硅层。
在步骤2)中，请参阅图7中的S2步骤及图9，于所述晶圆20上形成介质层21。
作为示例，可以采用物理相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic LayerDeposition，ALD)工艺等等于所述晶圆20上形成所述介质层21。具体的，当所述晶圆20的上表面形成有所述阻挡保护层26时，所述介质层21形成于所述阻挡保护层26的上表面；优选地，所述介质层21覆盖所述阻挡保护层26的整个上表面。
作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层。
在步骤3)中，请参阅图7中的S3步骤及图10至图12，对所述介质层21进行刻蚀，以于所述介质层21内形成刻蚀通孔23。
作为示例，该步骤中对所述介质层21进行的刻蚀为将所述晶圆20进行键合之前的最后一次刻蚀。
作为示例，对所述介质层21进行刻蚀，以于所述介质层21内形成刻蚀通孔23可以包括如下步骤：
3-1)于所述介质层21的上表面形成光刻胶层22，如图10所示；具体的，可以采用旋涂工艺于所述介质层21的上表面形成所述光刻胶层22；
3-2)采用光刻工艺对所述光刻胶层22进行图形化，以形成图形化光刻胶层221，所述图形化光刻胶层221内形成有开口图形222，如图11所示；所述开口图形222定义出所述刻蚀通孔23的位置及形状；及
3-3)基于所述图形化光刻胶层221刻蚀所述介质层21，以于所述介质层21内形成所述刻蚀通孔23；并去除所述图形化光刻胶层221，如图12所示；具体的，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述介质层21以形成所述刻蚀通孔23；可以采用但不仅限于灰化工艺去除所述图形化光刻胶层221。
作为示例，所述刻蚀通孔23贯穿所述介质层21及所述阻挡保护层26，以暴露出所述后端连线201。
在步骤4)中，请参阅图7中的S4步骤及图13，于所述刻蚀通孔23内形成金属互连层24。
作为示例，所述金属互连层24可以仅形成于所述刻蚀通孔23内且填满所述刻蚀通孔23；当然，在其他示例中，该步骤中所述金属互连层24形成于所述刻蚀通孔23内的同时形成于所述介质层21的上表面，如图13所示。
作为示例，以所述金属互连层24形成于所述刻蚀通孔23内的同时形成于所述介质层21的上表面为例，步骤4)中，于所述刻蚀通孔23内形成所述金属互连层24可以包括如下步骤：
4-1)于所述刻蚀通孔23的侧壁及所述介质层21的上表面形成金属阻挡层241；
4-2)于所述金属阻挡层241的表面及所述刻蚀通孔23的底部形成金属种子层242，所述金属种子层242自所述刻蚀通孔23的底部经由所述刻蚀通孔23的侧壁延伸至所述介质层21上；及
4-3)于所述金属种子层242的表面形成导电层243，所述导电层243填满所述刻蚀通孔23且延伸至所述介质层21上。
作为示例，步骤4-1)可以包括如下步骤：
4-1-1)于所述刻蚀通孔23的侧壁及底部形成金属阻挡层241；
4-1-2)去除位于所述刻蚀通孔23底部的所述金属阻挡层241。
作为示例，所述金属阻挡层261可以包括但不仅限于氮化钛(TiN)层等等。
作为示例，步骤4-3)中，可以采用铜电镀工艺(ECP，Electronic Copper Plating)于所述金属种子层262的表面电镀铜以形成所述导电层243。
在步骤5)中，请参阅图7中的S5步骤及图14，于所述介质层21的上表面及所述金属互连层24的上表面形成保护层25。
作为示例，可以采用物理相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic LayerDeposition，ALD)工艺等等于所述介质层21的上表面及所述金属互连层24的上表面形成所述保护层25。
作为示例，所述保护层25至少完全包覆所述金属互连层24。通过形成包覆所述金属互连层24的所述保护层25，所述保护层25在后续对所述晶圆20进行切边处理的过程中可以保护所述金属互连层24，从而确保在对所述晶圆20进行切边处理时不会对所述金属互连层24造成损伤。
作为示例，可以于所述介质层21的上表面及所述金属互连层24的上表面形成氧化物层、氮化物层及氮氧化物层中的至少一种作为所述保护层25；即可以于所述介质层21的上表面及所述金属互连层24的上表面形成氧化物层作为所述保护层25，也可以于所述介质层21的上表面及所述金属互连层24的上表面形成氮化物层作为所述保护层25，还可以于所述介质层21的上表面及所述金属互连层24的上表面形成氮氧化物层作为所述保护层25，还可以于所述介质层21的上表面及所述金属互连层24的上表面形成氧化物层及氮化物层作为所述保护层25，还可以于所述介质层21的上表面及所述金属互连层24的上表面形成氮化物层及氮氧化物层作为所述保护层25，还可以于所述介质层21的上表面及所述金属互连层24的上表面形成氧化物层及氮氧化物层作为所述保护层25，还可以于所述介质层21的上表面及所述金属互连层24的上表面形成氧化物层、氮化物层及氮氧化物层作为所述保护层25。
在步骤6)中，请参阅图7中的S5步骤及图15，对所述晶圆20进行切边处理。
作为示例，可以使用切边机台对所述晶圆20进行切边处理，对所述晶圆20进行切边处理后，所述晶圆20的边缘区域会形成切角204。使用所述切边机台对所述晶圆20进行切边处理的具体方法为本领域技术人员所知晓，此处不再累述。在本实施例中，所述切角204为直角台阶，在其他实施例中，台阶形状不受限制。
作为示例，对所述晶圆20进行切边处理之后还包括如下步骤：
7)去除所述保护层25的步骤，如图16所示。
作为示例，当所述金属互连层24同时形成于所述刻蚀通孔23内及所述介质层21的上表面时；去除所述保护层25的同时去除位于所述介质层21的上表面的所述金属互连层24。
作为示例，可以通过平坦化方法去除所述保护层25及位于所述介质层21的上表面的所述金属互连层24。
作为示例，去除所述保护层25之后，保留的所述金属互连层24的上表面与所述介质层21的上表面相平齐。
本发明的半导体工艺方法在对所述晶圆20进行切边处理之前执行光刻刻蚀工艺形成刻蚀通孔23，并在所述刻蚀通孔23内形成所述金属互连层24，在对所述晶圆20进行切边处理后不再执行光刻工艺，在所述晶圆20切边处理后形成的所述切角204处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，由于所述金属互连层24在晶圆切边处理之前已经形成，在对所述晶圆20进行切边处理之前无需对所述刻蚀通孔23进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
实施例二
请参阅图17，本发明还提供一种半导体结构，所述半导体结构包括：晶圆20，介质层21，所述介质层21位于所述晶圆20上，所述介质层21内形成有刻蚀通孔23；金属互连层24，所述金属互连层24至少填满所述刻蚀通孔23；及保护层25，所述保护层25覆盖于所述介质层21的上表面及所述金属互连层24的上表面。
作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。
作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。
作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201；具体的，所述芯片及所述后端连线201均位于所述晶圆20的中心区域202内。
作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。
作为示例，所述晶圆20的上表面还可以形成有阻挡保护层26，所述阻挡保护层26用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。
作为示例，所述阻挡保护层26可以包括但不仅限于氮化硅层。
作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层。
作为示例，所述刻蚀通孔23可以沿所述介质层21及所述阻挡保护层26的厚度方向贯穿所述介质层21及所述阻挡保护层26，以暴露出所述后端连线201。
作为示例，所述保护层25完全覆盖所述金属互连层24。
作为示例，所述保护层25可以包括氧化物层、氮化物层及氮氧化物层中的至少一种；即所述保护层25可以包括氧化物层，所述保护层25也可以包括氮化物层，所述保护层25还可以包括氮氧化物层，所述保护层25还可以包括氧化物层及氮化物层，所述保护层25还可以包括氧化物层及氮氧化物层，所述保护层25还可以包括氮化物层及氮氧化物层，所述保护层25还可以包括氧化物层、氮化物层及氮氧化物层。
作为示例，所述金属互连层24还延伸至所述介质层21的上表面，如图17所示。当然，所述金属互连层24也可以仅位于所述刻蚀通孔23内。
作为示例，以所述金属互连层24天迈所述刻蚀通孔23且延伸至所述介质层21的上表面为例，所述金属互连层24包括：金属阻挡层241，所述金属阻挡层241位于所述刻蚀通孔23的侧壁及所述介质层21的上表面；金属种子层242，所述金属种子层242位于所述金属阻挡层241的表面，且自所述刻蚀通孔23的底部经由所述刻蚀通孔23的侧壁延伸至所述介质层21上；及导电层243，所述导电层243位于所述金属种子层242的表面，所述导电层243填满所述刻蚀通孔23且延伸至所述介质层21上。
作为示例，作为示例，所述金属阻挡层261可以包括但不仅限于氮化钛(TiN)层等等。
作为示例，所述导电层243可以包括铜导电层。
本发明的所述半导体结构中的所述介质层21内形成有所述刻蚀通孔23及形成于所述刻蚀通孔23内的所述金属互连层24，在对所述半导体结构中的所述20晶圆进行切边处理后无需执行光刻刻蚀工艺，在所述晶圆20切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；所述保护层25覆盖所述金属互连层24，所述保护层25可以在半导体结构用于切边工艺时保护所述金属互连层24不会遭到损伤；同时，由于所述金属互连层24在晶圆切边处理之前已经形成，在对所述晶圆20进行切边处理之前无需对所述刻蚀通孔23进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
实施例三
请结合图2至图16参阅图18，本发明还提供一种半导体结构，所述半导体结构包括：晶圆20；介质层21，所述介质层21位于所述晶圆20的上表面，所述介质层21内形成有刻蚀通孔23；金属互连层24，所述金属互连层24位于所述刻蚀通孔23内；切角204，所述切角204位于所述晶圆20的边缘区域，所述切角204在所述金属互连层24之后形成。
作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。
作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。
作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201。
作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。
作为示例，所述晶圆20的上表面还可以形成有阻挡保护层26，所述阻挡保护层26用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。
作为示例，所述阻挡保护层26可以包括但不仅限于氮化硅层。
作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层。
作为示例，所述刻蚀通孔23贯穿所述介质层21及所述阻挡保护层26，以暴露出所述后端连线201。
作为示例，所述金属互连层24包括：金属阻挡层241，所述金属阻挡层241位于所述刻蚀通孔23的侧壁上；金属种子层242，所述金属种子层242位于所述金属阻挡层241的表面及所述刻蚀通孔23的底部；及导电层243，所述导电层243位于所述金属种子层242的表面，所述导电层243填满所述刻蚀通孔23。
作为示例，所述金属阻挡层261可以包括但不仅限于氮化钛(TiN)层等等。
作为示例，所述导电层243可以包括但不仅限于铜层。
作为示例，所述半导体结构还可以包括保护层25，所述保护层25在所述切角204形成之前覆盖所述介质层21的上表面及所述金属互连层24的上表面，在所述切角204形成之后所述保护层25被去除。所述保护层25可以包括氧化物层、氮化钨层及氮氧化物层中的至少一种。
作为示例，所述切角204为直角台阶，在其他实施例中，台阶形状不受限制。
本发明的所述半导体结构中的所述介质层21内形成有所述刻蚀通孔23及形成于所述刻蚀通孔23内的所述金属互连层24，在对所述半导体结构中的所述20晶圆进行切边处理后无需执行光刻刻蚀工艺，在所述晶圆20切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，由于所述金属互连层24在晶圆切边处理之前已经形成，在对所述晶圆20进行切边处理之前无需对所述刻蚀通孔23进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
如上所述，本发明的半导体结构及半导体工艺方法，所述半导体工艺方法包括如下步骤：提供晶圆；于所述晶圆上形成介质层；对所述介质层进行刻蚀，以于所述介质层内形成刻蚀通孔；于所述刻蚀通孔内形成金属互连层；于所述介质层的上表面及所述金属互连层的上表面形成保护层；及对所述晶圆进行切边处理。本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺形成刻蚀通孔，并在刻蚀通孔内形成金属互连层，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，由于金属互连层在晶圆切边处理之前已经形成，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本；本发明的半导体结构中的介质层内形成有刻蚀通孔及形成于刻蚀通孔内的金属互连层，在对所述半导体结构中的晶圆进行切边处理后无需执行光刻刻蚀工艺，在晶圆边切处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；保护层覆盖金属互连层，可以在半导体结构用于切边工艺时保护金属互连层不会遭到损伤；同时，由于金属互连层在晶圆切边处理之前已经形成，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种半导体工艺方法，其特征在于，包括如下步骤：
提供晶圆；
于所述晶圆上形成介质层；
对所述介质层进行刻蚀，以于所述介质层内形成刻蚀通孔；
于所述刻蚀通孔内形成金属互连层；
于所述介质层的上表面及所述金属互连层的上表面形成保护层；及
对所述晶圆进行切边处理。
2.根据权利要求2所述的半导体工艺方法，其特征在于，所述晶圆内形成有芯片及所述芯片的后端连线，所述晶圆的上表面还形成有阻挡保护层，所述介质层位于所述阻挡保护层的上表面；所述刻蚀通孔贯穿所述介质层及所述阻挡保护层，以暴露出所述后端连线。
3.根据权利要求1所述的半导体工艺方法，其特征在于，对所述介质层进行的刻蚀为将所述晶圆进行键合前的最后一次刻蚀。
4.根据权利要求1所述的半导体工艺方法，其特征在于，于所述介质层的上表面及所述金属互连层的上表面形成氧化物层、氮化物层及氮氧化物层中的至少一种作为所述保护层。
5.根据权利要求1至4中任一项所述的半导体工艺方法，其特征在于，对所述晶圆进行切边处理之后还包括去除所述保护层的步骤。
6.根据权利要求5所述的半导体工艺方法，其特征在于：所述金属互连层形成于所述刻蚀通孔内的同时形成于所述介质层的上表面；去除所述保护层的同时去除位于所述介质层的上表面的所述金属互连层。
7.根据权利要求6所述的半导体工艺方法，其特征在于：形成金属互连层包括如下步骤：
于所述刻蚀通孔的侧壁及所述介质层的上表面形成金属阻挡层；
于所述金属阻挡层的表面及所述刻蚀通孔的底部形成金属种子层，所述金属种子层自所述刻蚀通孔的底部经由所述刻蚀通孔的侧壁延伸至所述介质层上；及
于所述金属种子层的表面形成导电层，所述导电层填满所述刻蚀通孔且延伸至所述介质层上。
8.根据权利要求6所述的半导体工艺方法，其特征在于：通过平坦化方法去除所述保护层及位于所述介质层的上表面的所述金属互连层。
9.一种半导体结构，其特征在于，包括：
晶圆；
介质层，位于所述晶圆上，所述介质层内形成有刻蚀通孔；
金属互连层，位于所述刻蚀通孔内；及
切角，位于所述晶圆的边缘区域，所述切角在所述金属互连层之后形成。
10.根据权利要求9所述的半导体结构，其特征在于：所述晶圆内形成有芯片及所述芯片的后端连线，所述半导体结构还包括阻挡保护层，所述阻挡保护层位于所述晶圆的上表面，所述介质层位于所述阻挡保护层的上表面；所述刻蚀通孔贯穿所述介质层及所述阻挡保护层，以暴露出所述后端连线。
11.根据权利要求9所述的半导体结构，其特征在于：所述半导体结构还包括保护层，在所述切角形成之前所述保护层覆盖所述介质层的上表面及所述金属互连层的上表面，在所述切角形成之后，所述保护层被去除。
12.根据权利要求11所述的半导体结构，其特征在于：所述保护层包括氧化物层、氮化物层及氮氧化物层中的至少一种。
13.根据权利要求9至12中任一项所述的半导体结构，其特征在于：所述金属互连层包括：
金属阻挡层，位于所述刻蚀通孔的侧壁上；
金属种子层，位于所述金属阻挡层的表面及所述刻蚀通孔的底部；及
导电层，位于所述金属种子层的表面，所述导电层填满所述刻蚀通孔。
CN201910322243.XA 2019-04-22 2019-04-22 半导体结构及半导体工艺方法 Active CN110060958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910322243.XA CN110060958B (zh) 2019-04-22 2019-04-22 半导体结构及半导体工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910322243.XA CN110060958B (zh) 2019-04-22 2019-04-22 半导体结构及半导体工艺方法

Publications (2)

Publication Number Publication Date
CN110060958A true CN110060958A (zh) 2019-07-26
CN110060958B CN110060958B (zh) 2020-05-19

Family

ID=67319860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910322243.XA Active CN110060958B (zh) 2019-04-22 2019-04-22 半导体结构及半导体工艺方法

Country Status (1)

Country Link
CN (1) CN110060958B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564362A (zh) * 2020-06-12 2020-08-21 武汉新芯集成电路制造有限公司 晶圆边缘处理方法
CN113336187A (zh) * 2020-02-14 2021-09-03 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272684A (zh) * 1999-02-02 2000-11-08 佳能株式会社 衬底及其制造方法
CN1868054A (zh) * 2003-10-14 2006-11-22 特拉希特技术公司 制备和组装基材的方法
US20100197071A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20100255682A1 (en) * 2009-04-01 2010-10-07 Tokyo Electron Limited Method for thinning a bonding wafer
CN105140256A (zh) * 2015-09-28 2015-12-09 上海华力微电子有限公司 一种优化堆栈式cis硅片键合的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272684A (zh) * 1999-02-02 2000-11-08 佳能株式会社 衬底及其制造方法
CN1868054A (zh) * 2003-10-14 2006-11-22 特拉希特技术公司 制备和组装基材的方法
US20100197071A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20100255682A1 (en) * 2009-04-01 2010-10-07 Tokyo Electron Limited Method for thinning a bonding wafer
CN105140256A (zh) * 2015-09-28 2015-12-09 上海华力微电子有限公司 一种优化堆栈式cis硅片键合的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113336187A (zh) * 2020-02-14 2021-09-03 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构
CN113336187B (zh) * 2020-02-14 2024-05-24 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构
CN111564362A (zh) * 2020-06-12 2020-08-21 武汉新芯集成电路制造有限公司 晶圆边缘处理方法

Also Published As

Publication number Publication date
CN110060958B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN105684140B (zh) 包括与过孔结合的精细间距背面金属再分布线的互连结构
CN109148361B (zh) 半导体器件及其制作方法
CN106057773A (zh) 扇出互连结构及其形成方法
CN103165414B (zh) 形成用于半导体器件的图案的方法
CN110060958A (zh) 半导体结构及半导体工艺方法
CN110060957A (zh) 半导体结构及半导体工艺方法
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
EP2907160A1 (en) Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
CN107731739A (zh) 半导体结构的形成方法
CN105428309B (zh) Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
TW201630133A (zh) 半導體封裝結構及其製造方法
CN109148275A (zh) 半导体器件及其制作方法
CN104167353A (zh) 键合衬底表面的处理方法
US20060145332A1 (en) Semiconductor devices having post passivation interconnections with a second connection pattern
TWI434373B (zh) 對三維半導體元件進行邊緣修整之方法，形成三維半導體元件之方法
CN105374747B (zh) 晶圆上刻蚀不同深度tsv孔的工艺方法
CN104516194A (zh) 图形化光刻胶层的形成方法、晶圆级芯片封装方法
CN104658967B (zh) 一种半导体器件及其制造方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
KR100871768B1 (ko) 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
CN103681309B (zh) 一种超厚金属层制作方法
CN109166820A (zh) 半导体器件制作方法以及半导体器件
CN104681484B (zh) 一种半导体器件的制造方法
CN106158726B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant