CN110058809B - 存储装置及其调试系统 - Google Patents

存储装置及其调试系统 Download PDF

Info

Publication number
CN110058809B
CN110058809B CN201910035084.5A CN201910035084A CN110058809B CN 110058809 B CN110058809 B CN 110058809B CN 201910035084 A CN201910035084 A CN 201910035084A CN 110058809 B CN110058809 B CN 110058809B
Authority
CN
China
Prior art keywords
host
data
storage device
debugging
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910035084.5A
Other languages
English (en)
Other versions
CN110058809A (zh
Inventor
金熙钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110058809A publication Critical patent/CN110058809A/zh
Application granted granted Critical
Publication of CN110058809B publication Critical patent/CN110058809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提供了一种存储装置及调试系统。存储装置包括非易失性存储器、配置为响应于来自主机的请求而控制向所述非易失性存储器写入数据和从所述非易失性存储器读取数据的控制器、以及配置为从所述主机接收电力的电源模块。所述控制器配置为通过连接到所述主机的通道将调试数据发送到所述主机。所述控制器可以配置为经由至少一条电源线将所述调试数据发送到所述主机，所述电源线可配置用于向所述存储装置供电。

Description

存储装置及其调试系统
相关申请的交叉引用
本申请要求于2018年1月19日在韩国知识产权局提交的、申请号为10-2018-0007002的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用合并于此。
技术领域
本发明构思涉及一种存储装置及其调试系统。
背景技术
存储介质被配置为耦接到其他电子设备以发送数据或存储所接收的数据。
随着技术的发展以及由此而来的存储媒介的性能的增强，存储媒介的操作速度已经增加并且其固件被配置为使得存储媒介包括各种功能。操作速度或功能的这种增加可能增加存储介质中操作错误的可能性。用于提取错误信息的单独的调试技术可用于检测或修正这种错误。传统的调试方法包括通过由存储装置收集存储在存储装置中所包括的调试缓冲器中的调试日志以进行调试、通过经独立端口将存储装置物理连接到调试装置并收集用于分析的所需的数据以进行调试等。
发明内容
本发明构思的一个方面是提供一种存储装置及其调试系统，其中可以容易且准确地执行调试。
本发明构思的一些实施例提供了一种存储装置，所述存储装置包括非易失性存储器、配置为响应于来自主机的请求而控制向所述非易失性存储器写入数据和从所述非易失性存储器读取数据的控制器以及配置为从所述主机接收电力的电源模块。所述控制器配置为通过连接到所述主机的通道将调试数据发送到所述主机。所述控制器可以配置为经由至少一条电源线将所述调试数据发送到所述主机，所述电源线可配置用于向所述存储装置供电。
另一些实施例提供了一种调试系统，所述调试系统包括存储装置以及主机，所述存储装置配置为响应于写请求写入数据、响应于读请求输出数据并且提供调试数据，所述主机配置为通过将所述主机连接到所述存储装置的通道接收所提供的调试数据并分析所接收的调试数据。所述存储装置和所述主机可以经由可配置用于提供电力的多条电源线连接，并且存储装置可以配置为经由所述多个电源线中的至少一条电源线将调试数据发送到所述主机。
另外一些实施例提供了一种存储装置，所述存储装置包括非易失性存储器、控制器、调试端口、以及开关，所述非易失性存储器配置为写入数据或输出数据，所述控制器配置为响应于来自主机的请求控制向所述非易失性存储器写入数据或从所述非易失性存储器读取数据，所述调试端口配置为向调试装置提供调试数据，所述开关配置为响应于所述控制器而选择性地将调试数据通过调试端口发送到调试装置或者通过连接到所述主机的通道发送到所述主机。所述控制器可以配置为：检查所述主机是否支持调试，如果所述主机支持调试则控制所述开关经由连接到所述主机的通道而将所述调试数据发送到所述主机，如果所述主机不支持调试则控制所述开关经由所述调试端口而将所述调试数据发送到所述调试装置。
附图说明
从以下结合附图的详细描述将更清楚地理解本公开的上述和其他方面、特征以及优点，在附图中：
图1是根据本发明构思的一些实施例的调试系统的框图；
图2是根据本发明构思的一些实施例的存储装置的框图；
图3是示出根据本发明构思的一些实施例的存储装置和主机之间的连接的示图；
图4A和图4B是示出根据本发明构思的一些实施例的基于SATA协议应用到存储装置上的端口的使用的示例的示图；
图5A和图5B是示出根据本发明构思的一些实施例的基于SAS协议应用到存储装置上的端口的使用的示例的示图；
图6是根据本发明构思的另一示例实施例的调试系统的框图。
具体实施方式
在下文中，将参考附图描述本发明构思的示例实施例。
图1是根据一些实施例的调试系统的框图。参考图1，根据一些实施例的调试系统可以包括存储装置100和主机200。可以提供存储装置100以根据外部请求存储数据或提供数据。存储装置100可以包括控制器110、缓冲存储器120、非易失性存储器130和电源模块140。
控制器110可以响应于外部请求(例如，来自主机200的请求)来控制缓冲存储器120和非易失性存储器130。例如，控制器110可以在主机200的请求下将数据写入非易失性存储器130或读取被写入非易失性存储器130的数据。
缓冲存储器120可以临时地存储由主机200提供的数据。例如，根据来自主机200的写请求，所提供的数据可以存储在缓冲存储器120中，并且可以随后存储在非易失性存储器130中。例如，可以使用动态随机存取存储器(DRAM)来实现缓冲存储器120。
非易失性存储器130可以在控制器110的控制下写入数据或输出所写入的数据。可以使用例如非易失性存储器件(诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变随机存取存储器(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋力矩磁RAM(MRAM)等)来实现非易失性存储器130。
电源模块140可以从主机200接收电力，以提供电力来驱动存储装置100。
主机200可以用作调试单元来调试存储装置100，并且可以包括调试模块210和电源220。调试模块210可以从存储装置100收集用于调试存储装置100所需的数据并可以分析所收集的数据。
例如，调试模块210可以在任意时间点或在存储装置100中出现需要分析的错误的时间点收集数据，并且可以基于联合测试行动组(JTAG)调试、串行线调试(SWD)和通用异步接收器发送器(UART)调试之一来执行调试。
如上所述，调试模块210可以在除了调试日志之外的需要分析的时间点收集存储装置100的状态数据以执行调试，从而能够在开发者级别进行详细分析。此外，由于不需要将单独的调试日志存储在存储装置100中，因此可以有效地利用资源。另外，由于不需要存储调试日志的单独逻辑，因此可以缩短开发周期。
电源220可以向存储装置100供电。
存储装置100和主机200可能需要通道来转发调试所需的数据。在这种情况下，该通道可以与在存储装置100和主机200之间交换数据的通道分开地提供，该通道用于在所需的时间点收集数据而不损坏数据。
为此，存储装置100可以包括用于调试的数据转发的附加调试端口。例如，可以在存储装置100的印刷电路板(PCB)上提供诸如JTAG端口、UART端口等的调试端口。
然而，在这种情况下，可能存在这样一些限制：可能对PCB设计造成负担，每当执行调试时调试装置应物理连接到调试端口，并且可能无法执行在线调试。
因此，根据一些实施例，存储装置100和主机200可以配置为经由多条电源线的一部分来发送调试数据。
例如，主机200可以直接连接到存储装置100中提供的控制器110，以在需要分析的时间点收集存储装置100的数据而不会对其造成损坏。
图2是根据一些实施例的存储装置的框图。参考图2，根据一些实施例的存储装置100中所包括的控制器110可以包括处理器111、缓冲管理器112、存储器接口(I/F)113、主机I/F 114和内部集成电路(I2C)I/F 115。处理器111可以将关于非易失性存储器130的读/写操作所需的控制信息发送到存储器I/F 113和主机I/F 114的寄存器。处理器111可以基于提供为用于控制器110的各种控制操作的固件来操作。例如，处理器111可以执行闪存转换层(FTL)以执行垃圾收集、地址映射、耗损均衡等，来管理非易失性存储器130。
缓冲管理器112可以控制缓冲存储器120的读操作和写操作。例如，缓冲管理器112可以在缓冲存储器120中临时地存储写入数据和读取数据。
存储器I/F 113可以与非易失性存储器130交换数据。存储器I/F 113可以将从缓冲存储器120转发的写入数据写入非易失性存储器130。可通过存储器I/F 113收集由非易失性存储器130经由存储器通道提供的读取数据。存储器I/F 113中收集的读取数据可以通过缓冲管理器112存储在缓冲存储器120中。
主机I/F 114可以执行与主机(参见图1的200)的通信。例如，主机I/F 114可以提供用于与主机通信的通信通道，并且可以例如在主机和存储装置100之间提供物理连接。
换句话说，主机I/F 114可以提供对应于主机的总线格式的与存储装置100的交互。主机的总线格式可以包括例如通用串行总线(USB)、小型计算机系统接口(SCSI)、串行总线(PCI Express)、高级技术附件(ATA)、并行ATA、串行ATA(SATA)和串行连接SCSI(SAS)中的至少一个。
I2C I/F 115可以是能够由多个主设备共享至少一个从设备的总线接口。I2C I/F115可以提供控制器110和外部设备之间的交互。I2C I/F 115可以是包括一条串行数据线(SDA)和一条串行时钟线(SCL)的总线接口，并且能够执行双向通信。在I2C I/F115的协议中，可以通过利用总线主设备指定通信合作者的唯一地址来确定通信合作者。然而，可以利用各种其他协议来代替I2C I/F 115，例如系统管理总线(SMBus)、UART、串行外围接口(SPI)、高速芯片间互连(HSIC)等。
图3是示出根据一些实施例的存储装置和主机之间的连接的示图。参考图3，存储装置100和主机200可以经由电源线31、32和33物理地彼此连接，主机200的调试模块210可以通过电源线从存储装置100的控制器110收集调试数据，并且主机200的电源220可以通过电源线向存储装置100的电源模块140供电。将控制器110和调试模块210彼此连接的电源线31可以是在随存储装置100提供的电源线当中未用于执行供电或其他功能的电源线。例如，在使用SATA协议的存储装置的情况下，可以不使用包括两条3.3V线和三条12V线的总共5条电源线。此外，在使用SAS协议的存储装置的情况下，可以不使用两条3.3V线。如上所述，存储装置100可以配置为使用未在存储装置100中使用的电源线发送调试数据，使得调试数据可以在无需存储装置100中单独的调试端口的情况下发送。
图4A和图4B是示出应用于基于SATA协议的存储装置的端口的使用的示例的示图。详细地，图4A示出了根据相关技术的端口的使用，图4B示出了根据本发明构思的一些实施例的端口的使用。
根据相关技术，如图4A所示，主机可以具有十五个端口，其中可以不使用端口P1和P2以及连接到12V线的端口P13、P14和P15。根据本发明构思的一些实施例，如图4B所示，端口P1和P2可以分别用于数据输入(TDI)和数据输出(TDO)，并且连接到12V线的端口P13、P14和P15可以分别用于时钟TCK、模式信息TMS和复位信号TRST。在这种情况下，可以执行JTAG调试。
图5A和图5B是示出应用于基于SAS协议的存储装置的端口的使用的示例的示图。详细地，图5A示出了根据相关技术的端口的使用，图5B示出了根据本发明构思的一些实施例的端口的使用。根据相关技术，如图5A所示，主机可以具有十五个端口，其中不使用端口P1和P2。根据本发明构思的一些实施例，如图5B所示，端口P1和P2可以分别用于时钟SWCLK和数据输入/输出SWDIO。在这种情况下，可以执行串行线调试(SWD)或UART调试。
尽管上面所描述的示例实施例示出了应用于基于SATA协议或SAS协议的应用于存储装置的情况，但是其示例实施例不必限于此。例如，其示例实施例可以应用于基于各种协议的存储装置，诸如PCIe协议等。
图6是根据另一些示例实施例的调试系统的框图。参考图6，调试系统可以以这样的方式配置：存储装置100还包括开关150和调试端口160。调试端口160可以是设置为从存储装置100收集调试数据的附加端口，并且例如可以通过在存储装置100的PCB上提供的JTAG端口、UART端口等来实现。
调试装置300可以物理连接到调试端口160，并且调试装置300可以通过调试端口160收集调试数据。开关150可以对输出来自控制器110的调试数据的输出路径进行切换，并且可以执行切换以选择性地将调试数据发送到调试装置300或主机200中提供的调试模块210。例如，当打开存储装置100时，控制器110可以判定主机200是否支持由调试模块210执行的调试，并且可以执行切换，使得开关150可以基于判定结果将调试数据发送到调试装置300或调试模块210。
在图6所示的调试系统中，例如，在主机200不包括用于调试的调试模块210的情况下，也可以通过调试装置300执行调试。因此，即使在存储装置100连接到不应用本发明构思的一些实施例的主机的情况下，也可以在不使用调试缓冲器的情况下执行调试。如前所述，根据一些实施例，在存储装置及其调试系统中可以利用简单的配置容易且准确地执行调试。
虽然上文已经示出和描述了示例实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变型。

Claims (17)

1.一种存储装置，包括：
非易失性存储器；
控制器，其配置为响应于来自主机的请求，控制向所述非易失性存储器写入数据和从所述非易失性存储器读取数据；以及
电源模块，其配置为从所述主机接收电力，
其中，所述控制器配置为通过连接到所述主机的通道而将调试数据发送到所述主机，并且
其中，所述控制器配置为经由多条电源线中的至少一条电源线将所述调试数据发送到所述主机，所述多条电源线能够配置用于向所述存储装置供电。
2.根据权利要求1所述的存储装置，其中，所述至少一条电源线不用于供电。
3.根据权利要求1所述的存储装置，其中，当所述存储装置配置为支持SATA协议时，所述至少一条电源线包括配置为用于数据输入、用于数据输出、用于时钟信号的传输、用于模式信息的传输和用于复位信号的传输的相应电源线。
4.根据权利要求1所述的存储装置，其中，当所述存储装置配置为支持SAS协议时，所述至少一条电源线包括配置为用于时钟信号的传输和用于数据通信的相应电源线。
5.一种调试系统，包括：
存储装置，其配置为响应于写请求写入数据，响应于读请求输出数据和提供调试数据；以及
主机，其配置为通过连接所述主机和所述存储装置的通道接收所述调试数据并且分析所述调试数据，
其中，所述存储装置和所述主机经由能够配置用于供电的多条电源线而连接，并且其中所述存储装置配置为经由所述多条电源线中的至少一条电源线将所述调试数据发送到所述主机。
6.根据权利要求5所述的调试系统，其中，所述至少一条电源线不配置为供电。
7.根据权利要求5所述的调试系统，其中，当所述存储装置配置为支持SATA协议时，所述多条电源线中的各条电源线分别配置为用于数据输入、用于数据输出、用于时钟信号的传输、用于模式信息的传输和用于复位信号的传输。
8.根据权利要求5所述的调试系统，其中，当所述存储装置配置为支持SAS协议时，所述多条电源线中的各条电源线分别配置为用于时钟信号的传输和用于数据通信。
9.根据权利要求5所述的调试系统，其中，所述存储装置能够配置为支持SATA协议、SAS协议和PCIe协议。
10.根据权利要求5所述的调试系统，其中，所述主机包括：
调试模块，其配置为分析所述调试数据；以及
电源，其配置为向所述存储装置供电。
11.根据权利要求10所述的调试系统，其中，所述调试模块配置为执行联合测试行动组调试、串行线调试和通用异步接收器发送器调试中的至少一种。
12.一种存储装置，包括：
非易失性存储器，其配置为写入数据或输出数据；
控制器，其配置为响应于来自主机的请求而控制向所述非易失性存储器写入数据或从所述非易失性存储器读取数据；
调试端口，其配置为向调试装置提供调试数据；以及
开关，其配置为响应于所述控制器，选择性地将所述调试数据通过所述调试端口发送到所述调试装置，或者通过连接到所述主机的通道发送到所述主机，
其中，所述存储装置和所述主机经由多条电源线连接，所述多条电源线能够配置为支持供电，并且其中所述控制器配置为经由所述多条电源线中的至少一条电源线而将所述调试数据发送到所述主机。
13.根据权利要求12所述的存储装置，其中，所述控制器配置为：检查所述主机是否支持调试，并且如果所述主机支持调试则控制所述开关经由连接到所述主机的通道而将所述调试数据发送到所述主机。
14.根据权利要求12所述的存储装置，其中，所述控制器配置为：检查所述主机是否支持调试，并且如果所述主机不支持调试则控制所述开关经由所述调试端口而将所述调试数据发送到所述调试装置。
15.根据权利要求12所述的存储装置，其中，所述至少一条电源线不配置为供电。
16.根据权利要求12所述的存储装置，其中，所述存储装置配置为支持SATA协议，并且其中所述多条电源线中的各条电源线分别配置为用于数据输入、用于数据输出、用于时钟信号的传输、用于模式信息的传输和用于复位信号的传输。
17.根据权利要求12所述的存储装置，其中，当所述存储装置配置为支持SAS协议时，所述多条电源线中的各条电源线分别配置为用于时钟信号的传输和用于数据通信。
CN201910035084.5A 2018-01-19 2019-01-15 存储装置及其调试系统 Active CN110058809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180007002A KR102518370B1 (ko) 2018-01-19 2018-01-19 저장 장치 및 이의 디버깅 시스템
KR10-2018-0007002 2018-01-19

Publications (2)

Publication Number Publication Date
CN110058809A CN110058809A (zh) 2019-07-26
CN110058809B true CN110058809B (zh) 2022-06-03

Family

ID=67298640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910035084.5A Active CN110058809B (zh) 2018-01-19 2019-01-15 存储装置及其调试系统

Country Status (3)

Country Link
US (1) US10817405B2 (zh)
KR (1) KR102518370B1 (zh)
CN (1) CN110058809B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11204850B2 (en) * 2020-05-14 2021-12-21 Micron Technology, Inc. Debugging a memory sub-system with data transfer over a system management bus
US11269515B2 (en) 2020-05-14 2022-03-08 Micron Technology, Inc. Secure authentication for debugging data transferred over a system management bus
CN113076274B (zh) * 2021-04-30 2022-08-09 成都优博创通信技术有限公司 一种光模块以及软件程序获取方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623279B1 (ko) 2004-12-17 2006-09-14 한국전자통신연구원 내장형 시스템 디버깅 장치 및 방법
KR20100026775A (ko) * 2008-09-01 2010-03-10 삼성전자주식회사 디버깅 포트를 구비하는 임베디드 시스템 및 그 구동 방법
TWI480731B (zh) 2010-06-30 2015-04-11 Insyde Software Corp 轉接裝置及經由該轉接裝置之除錯方法
US8601315B2 (en) * 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US8880779B2 (en) 2011-08-05 2014-11-04 Apple Inc. Debugging a memory subsystem
US8856744B2 (en) 2011-08-31 2014-10-07 Nvidia Corporation HDMI-muxed debug cable methods and apparatuses
US20140075091A1 (en) * 2012-09-10 2014-03-13 Texas Instruments Incorporated Processing Device With Restricted Power Domain Wakeup Restore From Nonvolatile Logic Array
KR102108374B1 (ko) * 2013-10-25 2020-05-08 삼성전자주식회사 스토리지 시스템 및 그것의 비신호 분석 방법
US10437694B2 (en) 2014-02-21 2019-10-08 Rolf Segger Real time terminal for debugging embedded computing systems
US9419376B1 (en) * 2014-04-17 2016-08-16 Google Inc. Multipurpose, electronically versatile connector for wearable electronics
US10474618B2 (en) * 2014-09-04 2019-11-12 Western Digital Technologies, Inc. Debug data saving in host memory on PCIE solid state drive
KR101678933B1 (ko) * 2014-11-18 2016-12-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10528410B2 (en) 2014-12-16 2020-01-07 Intel Corporation Apparatus, method and system to exchange error information in a unified protocol communication
US10089212B2 (en) * 2015-07-20 2018-10-02 Toshiba Memory Corporation Memory system, information processing system, and host device outputting debugging information through a host interface
CN105224454B (zh) * 2015-09-25 2018-06-05 华为技术有限公司 一种调试方法、多核处理器和调试设备
US9989592B2 (en) 2015-12-18 2018-06-05 Intel IP Corporation Interfaces for wireless debugging
US9817595B2 (en) * 2016-01-28 2017-11-14 Apple Inc. Management of peak power consumed by multiple memory devices
KR102652293B1 (ko) * 2016-03-03 2024-03-29 에스케이하이닉스 주식회사 메모리 관리방법
ITUA20163024A1 (it) * 2016-04-29 2017-10-29 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di debugging corrispondente
KR102644275B1 (ko) * 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
CN106788597B (zh) * 2016-12-15 2018-10-16 深圳市飞鸿光电子有限公司 基于电力线传输的olt系统及其调试方法

Also Published As

Publication number Publication date
US10817405B2 (en) 2020-10-27
KR102518370B1 (ko) 2023-04-05
KR20190088659A (ko) 2019-07-29
CN110058809A (zh) 2019-07-26
US20190227907A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US10437498B2 (en) Electronic device configured to reset storage device non-directly connected to application processor among storage devices serially connected to one another and method of operating the same
CN110058809B (zh) 存储装置及其调试系统
US10387239B2 (en) Detecting memory failures in the runtime environment
KR101561854B1 (ko) Fpga 기반의 비실장형 스토리지 테스트 장치
JP2013515992A (ja) Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート
KR101654807B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113326216B (zh) 存储器子系统控制器及相关方法和存储媒体
US20210382837A1 (en) Nand switch
KR20160066973A (ko) 스스로 에러를 검출하고 로그를 저장할 수 있는 데이터 저장 장치와 이를 포함하는 시스템
KR20150025393A (ko) 복수개의 스토리지를 개별 제어 가능한 테스트 장치
KR20220157487A (ko) 메모리 서브시스템 제조 모드
US20140011300A1 (en) Control method of multi-chip package memory device
TWI613586B (zh) 具有多個接合墊及／或發射器的單一輸入／輸出單元
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR102180972B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
TWI528375B (zh) 快閃記憶體轉接器的控制器及使用該控制器的快閃記憶體儲存裝置
TWI600006B (zh) 快閃操作的儲存裝置
KR20150070528A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN114741094A (zh) 一种固件更新方法、设备及数据系统
CN105068965A (zh) 基于I2C总线的NAND Flash存储方法及系统
TWI794997B (zh) 固態硬碟裝置的除錯方法及裝置以及電腦程式產品
CN112992262B (zh) 将数据和电力发射到存储器子系统以用于存储器装置测试
US8972655B2 (en) Initialization of a storage device
US20230393959A1 (en) Out-of-band management method for storage apparatus, baseboard management controller and storage apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant