TWI600006B - 快閃操作的儲存裝置 - Google Patents

Description

快閃操作的儲存裝置

本發明係有關於一種快閃操作的儲存裝置。

韌體資料可以在一電子裝置(諸如一計算裝置)開機之時被用以初始化與測試該電子裝置中的組件。該韌體資料亦可以被用以控制組件之運作。韌體資料的一示例可以是一計算裝置之基本輸入/輸出系統(basic input/output system；BIOS)。

本發明之一實施例係揭示一種硬碟機，包含：一通信介面，包含一第一組接腳、一第二組接腳以及一第三組接腳；一多工器，耦接至該通信介面；一硬碟機控制器，耦接至該多工器；一儲存裝置，耦接至該多工器，其中該多工器係用以：因應透過該第一組接腳之一第一選擇命令之偵測，在一第一快閃操作的期間將第一韌體資料從該第二組接腳繞送至該儲存裝置，其中該硬碟機控制器在該第一韌體資料的繞送期間被略過；以及因應透過該第一組接腳之一第二選擇命令之偵測，在一第二快閃操作的期間將第二韌體資料從該硬碟機控制器繞送至該儲存裝置，其中該第二韌體資料透過該第三組接腳被接收。

本發明之另一實施例係揭示一種方法，包含：在一硬碟機之 一多工器處，透過該硬碟機之一電源連接器之一第一組接腳，偵測來自一快閃操作控制器之一選擇命令；當該選擇命令係一第一選擇命令之時，設定一第一繞送路徑從該電源連接器之一第二組接腳經由該多工器通往該硬碟機之一儲存裝置；當該選擇命令係一第二選擇命令之時，設定一第二繞送路徑從該硬碟機之一硬碟機控制器經由該多工器通往該儲存裝置；在一第一快閃操作的期間，經由該第一繞送路徑繞送第一韌體資料，其中在該第一韌體資料的繞送期間，該硬碟機控制器被略過；在該硬碟機控制器處，透過該硬碟機之一資料連接器接收第二韌體資料；以及在一第二快閃操作的期間，透過該第二繞送路徑繞送該第二韌體資料。

本發明之再一實施例係揭示一種非暫態性電腦可讀取儲存媒體，包含指令，當該等指令被執行之時，致使一計算裝置中之一處理器進行：發出一第一選擇命令至一硬碟機中之一多工器以透過該硬碟機之一電源連接器中之一第一組接腳設定一第一繞送路徑，其中該第一繞送路徑係從該電源連接器中之一第二組接腳經由該多工器通往該硬碟機中之一儲存裝置，其中該硬碟機中之一硬碟機控制器在透過該第一繞送路徑的一資料繞送期間被略過；在一第一快閃操作的期間經由該第一繞送路徑將第一韌體資料傳送至該儲存裝置；以及發出一第二選擇命令至該多工器以經由該第一組接腳設定一第二繞送路徑，其中該第二繞送路徑係從該硬碟機控制器通往該儲存裝置，且其中在一第二快閃操作的期間，第二韌體資料經由該第二繞送路徑被繞送。

100‧‧‧硬碟機

102‧‧‧儲存裝置

104‧‧‧多工器

106‧‧‧硬碟機控制器

108‧‧‧通信介面

110‧‧‧第一組接腳

112‧‧‧第二組接腳

114‧‧‧第三組接腳

116‧‧‧第一選擇命令

118‧‧‧連接

120‧‧‧連接

122‧‧‧第一韌體資料

124‧‧‧第二選擇命令

126‧‧‧第二韌體資料

128‧‧‧連接

202‧‧‧讀寫頭

204‧‧‧磁碟盤片

206‧‧‧計算裝置

208‧‧‧快閃操作控制器

300‧‧‧計算裝置

302‧‧‧處理器

304‧‧‧電腦可讀取儲存媒體

306‧‧‧第一選擇命令發出指令

308‧‧‧韌體資料傳送指令

310‧‧‧第二選擇命令發出指令

400‧‧‧方法

402‧‧‧步驟

404‧‧‧步驟

406‧‧‧步驟

408‧‧‧步驟

410‧‧‧步驟

412‧‧‧步驟

本申請案的一些示例之說明係參照以下圖式進行：圖1係依據一示例之一硬碟機的區塊圖，該硬碟機包含一多工器(multiplexer)以在一快閃操作(flashing operation)期間自一通信介面繞送韌體資料；圖2係圖1之硬碟機依據另一示例之一區塊圖；圖3係依據一示例之一計算裝置的區塊圖，用以在一快閃操作期間提供韌體資料至一硬碟機的一通信介面；而圖4係依據一示例之一流程圖，例示一種在一硬碟機中之操作的方法，該硬碟機包含一多工器以在一快閃操作期間透過一通信介面繞送韌體資料。

一種示例性電子裝置使用韌體資料控制該電子裝置之組件的運作，此種電子裝置可以是一硬碟機。一硬碟機可以儲存韌體資料於該硬碟機的非揮發性儲存裝置之中，諸如快閃記憶體(flash memory)。現有之韌體資料可以透過一快閃操作進行更新或替換。當使用於本文之中時，一快閃操作可以是一種現有之韌體資料被以新的韌體資料改寫的操作。例如，當現有的韌體資料損壞之時，該現有韌體資料可以在一快閃操作下被替換。

然而，當現有之韌體資料已損壞(例如，惡意的處理器可執行指令被儲存於現有韌體資料之中)之時，損壞的韌體資料可以控制硬碟機，使其不在一快閃操作期間替換惡意的處理器可執行指令。因此，快閃操作的效用可能被降低。

本文所述之示例提出一種硬碟機，其包含一多工器以在一快 閃操作期間透過一通信介面將韌體資料繞送至該硬碟機之一儲存裝置。舉例而言，一硬碟機可以包含一通信介面，該通信介面包含一第一組接腳、一第二組接腳、以及一第三組接腳。該硬碟機可以亦包含一多工器，耦接至該通信介面，以及一硬碟機控制器，耦接至該多工器。該硬碟機可以另包含一儲存裝置，耦接至該多工器。

因應透過該第一組接腳之一第一選擇命令之一偵測，該多工器可以在一第一快閃操作期間將第一韌體資料從該第二組接腳繞送至該儲存裝置。該硬碟機控制器在該第一韌體資料的繞送期間被略過。因應透過該第一組接腳之一第二選擇命令之一偵測，該多工器可以在一第二快閃操作期間將第二韌體資料從該硬碟機控制器繞送至該儲存裝置。該第二韌體資料可以透過該第三組接腳被接收。因此，複數個路徑可被用以在一快閃操作期間將韌體資料繞送至儲存裝置。

在一些示例之中，前述之通信介面可以是一串列式AT接附(SATA)介面。該第一及第二組接腳可以對應至一SATA電源連接器。第三組接腳則可以對應至一SATA資料連接器。以此種方式，本文所述之示例可以增進一快閃操作之效用。

以下參見圖式，圖1係依據一示例之一硬碟機100之一區塊圖，硬碟機100包含一多工器以在一快閃操作期間從一通信介面繞送韌體資料。例如，硬碟機100係一種使用旋轉盤片以儲存資料的儲存裝置。硬碟機100可以包含一儲存裝置102、一多工器104、一硬碟機控制器106、以及一通信介面108。

儲存裝置102可以是儲存資料的任何電路或電子裝置。在一 些示例之中，儲存裝置102可以是一種非揮發性儲存裝置，即使在未接通電源時仍留持資料。舉例而言，儲存裝置102可以是快閃記憶體，使用反及(negative-AND；NAND)或者反或(negative-OR；NOR)邏輯閘實施而成。舉另一示例，儲存裝置102可以是鐵電式記憶體(ferroelectric memory)。儲存裝置102可以儲存韌體資料，包含硬碟機控制器106可執行以控制硬碟機100之操作的指令，諸如初始化及測試硬碟機100之組件以及儲存資料至硬碟機100。

多工器104可以是一種選擇複數個韌體資料輸入內容的其中一者並將所選韌體資料輸入內容繞送至儲存裝置102之電路。透過電性連接，多工器104可以耦接至儲存裝置102、硬碟機控制器106、以及通信介面108。

硬碟機控制器106可以是一種適合用於儲存於儲存裝置102之中做為韌體資料一部分的指令的擷取與執行之半導體式微處理器及/或其他硬體裝置。硬碟機控制器106可以透過韌體資料控制硬碟機100之操作。

通信介面108可以是一種自一外部來源接收資料與電源二者的介面。在一些示例之中，通信介面108可以是使用SATA標準實施而成。因此，通信介面108可以是一SATA介面。通信介面108可以包含複數個接腳，諸如一第一組接腳110、一第二組接腳112、以及一第三組接腳114。在一些示例之中，第一組接腳110及第二組接腳112可以對應至一SATA電源連接器。第三組接腳114則可以對應至一SATA資料連接器。因此，硬碟機100可以透過第一組接腳110及/或第二組接腳112接收電源，並且可以透過第三組接腳114接收將被儲存於硬碟機100之中的資料。

當儲存於儲存裝置102之中的韌體資料預定被更新或替換之時，一快閃操作可以在儲存裝置102之上執行，以更新或替換韌體資料。如同下文之更詳細描述，多工器104可以根據透過通信介面108所偵測到之一選擇命令決定通往儲存裝置102之新韌體資料的繞送。

操作期間，多工器104可以透過第一組接腳110偵測一選擇命令。當該選擇命令係一第一選擇命令116之時，多工器104可以設定一第一繞送路徑，透過多工器104從第二組接腳112通往儲存裝置102。該第一繞送路徑可以包含將第二組接腳112耦接至多工器104之一連接118以及將多工器104耦接至儲存裝置102之一連接120。

在由硬碟機100外部之一快閃操作控制器(圖1中未顯示)所執行之一第一快閃操作期間，當硬碟機100透過第二組接腳112偵測到第一韌體資料122之時，多工器104可以透過第一繞送路徑將第一韌體資料122繞送至儲存裝置102，使得韌體資料122可以替換儲存於儲存裝置102之中的現有韌體資料。因此，硬碟機控制器106在第一韌體資料122的繞送期間被略過。換言之，第一韌體資料122並未在第一快閃操作期間透過硬碟機控制器106繞送。藉由透過快閃操作控制器執行第一快閃操作並略過硬碟機控制器106，儲存裝置102中的受損韌體資料影響快閃操作之效用的可能性得以縮減。快閃操作控制器更詳細地描述於圖2。

當選擇命令係一第二選擇命令124之時，多工器104可以設定一第二繞送路徑從硬碟機控制器106經由多工器104通往儲存裝置102。此第二繞送路徑可以包含將硬碟機控制器106耦接至多工器104之一連接128以及連接120。

在由硬碟機控制器106所執行之一第二快閃操作期間，硬碟機控制器106可以透過第三組接腳114接收第二韌體資料126。如圖2之更詳細描述，在一些示例之中，第二韌體資料126可以藉由一計算裝置(圖1中未顯示)傳送。硬碟機控制器106可以藉由以第二韌體資料126改寫儲存裝置102中的現有韌體資料而執行第二快閃操作。因此，多工器104可以透過該第二繞送路徑將第二韌體資料126從硬碟機控制器106繞送至儲存裝置102。

在一些示例之中，多工器104可以根據一電源之一不同電壓位準之一偵測而偵測選擇命令116及124。第一選擇命令116之一偵測可以對應至藉由多工器104的對於一第一電壓位準之一偵測。第二選擇命令124之一偵測可以對應至藉由多工器104的對於一第二電壓位準之一偵測。該第二電壓位準不同於該第一電壓位準。舉例而言，當偵測到一5伏特電源透過一SATA電源連接器之接腳7至9供應之時，可以偵測到第一選擇命令116。而當偵測到一12伏特電源透過SATA電源連接器之接腳13至15供應之時，可以偵測到第二選擇命令124。

在一些示例之中，不同電源可被用以供電給硬碟機100的電源組件，使得不同組件可以在一快閃操作期間接通電源。例如，其可以藉由一個不同於多工器104及儲存裝置102之電源，供電給硬碟機控制器106。舉例而言，硬碟機控制器106可以由12伏特電源供電，同時多工器104及儲存裝置102可以由5伏特電源供電。因此，硬碟機控制器106可以在第一快閃操作期間被關閉電源，使得硬碟機控制器106可以被略過。硬碟機控制器106可以在第二快閃操作期間接通電源。多工器104及儲存裝置102可 以在第一及第二快閃操作期間接通電源。

在一些示例之中，多工器104可以根據不同電源的存在而偵測到選擇命令116及124。第一選擇命令116之一偵測可以對應至指示一單一電源之存在的一單一電壓位準之一偵測，而第二選擇命令124之一偵測可以對應至指示複數個電源之存在的複數個電壓位準之一偵測，反之亦然。例如，當偵測到5伏特電源之時，可以偵測到第一選擇命令116。而當偵測到12伏特電源及5伏特電源之時，可以偵測到第二選擇命令124。

在一些示例之中，儲存裝置102可以耦接至另一儲存裝置(圖1中未顯示)，第一韌體資料122及/或第二韌體資料126儲存於其中。因此，第一韌體資料122及/或第二韌體資料126可以透過儲存裝置102繞送至其他儲存裝置。

圖2係圖1之硬碟機100依據另一示例之一區塊圖。硬碟機100可以另包含一讀寫頭202以及複數個磁碟盤片204。根據儲存於儲存裝置102之中的韌體資料(例如，第一韌體資料122或第二韌體資料126)，硬碟機控制器106可以使用讀寫頭202儲存資料於該複數個磁碟盤片204及/或自其擷取資料。

一計算裝置206可以透過第一組接腳110及第二組接腳112耦接至硬碟機100。例如，計算裝置206可以是一基於網路的伺服器(web-based server)、一區域網路伺服器、一雲端式伺服器(cloud-based server)、一筆記型電腦、一桌上型電腦、一全功能系統(all-in-one system)、一平板電腦、一行動電話、一電子書閱讀器、或者適於介接一硬碟機(例如，儲存資料於一硬碟機之中)的任何其他電子裝置。計算裝置206可以包含一快閃操 作控制器208。

快閃操作控制器208可以是一中央處理單元(CPU)、一半導體式微處理器、及/或適於儲存於電腦可讀取儲存媒體(圖2中未顯示)中的指令之擷取與執行的其他硬體裝置。計算裝置206可以使用快閃操作控制器208以透過第二組接腳112執行前述之第一快閃操作。因此，快閃操作控制器208可以不依賴儲存裝置102之內容而運作(例如，執行前述之第一快閃操作)。快閃操作控制器208亦可以在儲存於儲存裝置102中的韌體資料並未正確運作(受損)下運作。

快閃操作控制器208可以透過第一組接腳110發出第一選擇命令116給多工器104。快閃操作控制器208亦可以依據一串列週邊介面(serial peripheral interface；SPI)標準，藉由透過第二組接腳112傳送第一韌體資料122至儲存裝置102而執行該第一快閃操作。例如，第二組接腳112可以對應至SATA電源連接器之接腳1至3和接腳11。快閃操作控制器208可以透過第一組接腳110發出第二選擇命令124給多工器104。在第二快閃操作期間，硬碟機控制器106可以存取計算裝置206以透過第三組接腳114取得第二韌體資料126。在一些示例之中，另一計算裝置(圖2中未顯示)可以透過通信介面108耦接至硬碟機100以發出第二選擇命令124。

圖3係依據一示例之一計算裝置300的區塊圖，用以在一快閃操作期間提供韌體資料至一硬碟機的一通信介面。計算裝置300可以實施圖2之計算裝置206。計算裝置300可以包含一處理器302及一電腦可讀取儲存媒體304。

處理器302可以實施圖2之快閃操作控制器208。處理器302 可以是一中央處理單元(CPU)、一半導體式微處理器、及/或適合儲存於電腦可讀取儲存媒體304中的指令之擷取與執行的其他硬體裝置。處理器302可以提取、解譯、及執行指令306、308、和310以控制一發出選擇命令至硬碟機(諸如圖1至2的硬碟機100)及傳送韌體資料至硬碟機的程序。做為擷取和執行指令的一種選替或附加，處理器302可以包含至少一電子電路，此電子電路包含電子組件以執行指令306、308、310之功能，或者其組合。

電腦可讀取儲存媒體304可以是內含或儲存可執行指令的任何電子、磁性、光學、或其他實體儲存裝置。因此，電腦可讀取儲存媒體304可以是，舉例而言，隨機存取記憶體(RAM)、一電可抹除可程式唯讀記憶體(EEPROM)、一儲存裝置、一光學碟片、等等。在一些示例之中，電腦可讀取儲存媒體304可以是一非暫態性儲存媒體，此處的"非暫態性"一詞並不包括暫態性傳播信號。電腦可讀取儲存媒體304可以以一連串處理器可執行指令306、308、及310編碼而成以發出一選擇命令(諸如第一選擇命令116)至一硬碟機、傳送韌體資料至該硬碟機、以及發出另一選擇命令(諸如第二選擇命令124)至該硬碟機。

第一選擇命令發出指令(First selection command assertion instructions)306可以發出一第一選擇命令至一硬碟機中的一多工器以設定一第一繞送路徑。舉例而言，參見圖2，快閃操作控制器208可以透過第一組接腳110發出第一選擇命令116給多工器104。韌體資料傳輸指令(Firmware data transmission instructions)308可以從一控制器傳送韌體資料至一硬碟機中的一儲存裝置。例如，參見圖2，在第一快閃操作期間，快閃操作控制器208可以透過第二組接腳112依據SPI標準傳送第一韌體資料122至儲存裝 置102。第二選擇命令發出指令310可以發出一第二選擇命令至多工器以設定一條不同於第一繞送路徑的第二繞送路徑。舉例而言，參見圖2，快閃操作控制器208可以透過第一組接腳110發出第二選擇命令124給多工器104。

圖4係依據一示例之一流程圖，例示一種在一硬碟機中之操作的方法400，該硬碟機包含一多工器以在一快閃操作期間透過一通信介面繞送韌體資料。方法400可以是利用圖1至2的硬碟機100實施。方法400包含，於步驟402，在一硬碟機之一多工器處，透過該硬碟機之一電源連接器之一第一組接腳，偵測來自一快閃操作控制器之一選擇命令。例如，參見圖1，多工器104可以透過第一組接腳110偵測第一選擇命令116及第二選擇命令124。方法400亦包含，於步驟404，當該選擇命令係一第一選擇命令之時，設定一第一繞送路徑從該電源連接器之一第二組接腳經由該多工器通往該硬碟機之一儲存裝置。例如，參見圖1，根據第一選擇命令116，多工器104可以設定一第一繞送路徑從第二組接腳112經由多工器104通往儲存裝置102。

方法400另包含，於步驟406，當該選擇命令係一第二選擇命令之時，設定一第二繞送路徑從該硬碟機之一硬碟機控制器經由該多工器通往該儲存裝置。例如，參見圖1，根據第二選擇命令124，多工器104可以設定一第二繞送路徑從硬碟機控制器106經由多工器104通往儲存裝置102。方法400另包含，於步驟408，在一第一快閃操作期間，經由該第一繞送路徑繞送第一韌體資料，其中在該第一韌體資料的繞送期間，該硬碟機控制器被略過。例如，參見圖1，多工器104可以經由該第一繞送路徑將第一韌體資料122繞送至儲存裝置102，使得第一韌體資料122可以取代儲 存於儲存裝置102之中的現有韌體資料。

方法400另包含，於步驟410，在該硬碟機控制器處，透過該硬碟機之一資料連接器接收第二韌體資料。例如，參見圖1，硬碟機控制器106可以透過第三組接腳114接收第二韌體資料126。方法400另包含，於步驟412，在一第二快閃操作期間，經由該第二繞送路徑繞送該第二韌體資料。例如，參見圖1，多工器104可以經由該第二繞送路徑將第二韌體資料126從硬碟機控制器106繞送至儲存裝置102。

在本文之中，"包含"、"包括"、或"具有"的用法係同義的，其變異形式均係表示包容性或開放性的意義，且並不排除額外的未列舉元件或方法步驟。

100‧‧‧硬碟機

102‧‧‧儲存裝置

104‧‧‧多工器

106‧‧‧硬碟機控制器

108‧‧‧通信介面

110‧‧‧第一組接腳

112‧‧‧第二組接腳

114‧‧‧第三組接腳

116‧‧‧第一選擇命令

118‧‧‧連接

120‧‧‧連接

122‧‧‧第一韌體資料

124‧‧‧第二選擇命令

126‧‧‧第二韌體資料

128‧‧‧連接

Claims (15)

1. 一種硬碟機，包含：一通信介面，包含一第一組接腳、一第二組接腳以及一第三組接腳；一多工器，耦接至該通信介面；一硬碟機控制器，耦接至該多工器；一儲存裝置，耦接至該多工器，其中該多工器係用以：因應透過該第一組接腳之一第一選擇命令之偵測，在一第一快閃操作的期間將第一韌體資料從該第二組接腳繞送至該儲存裝置，其中該硬碟機控制器在該第一韌體資料的繞送期間被略過；以及因應透過該第一組接腳之一第二選擇命令之偵測，在一第二快閃操作的期間將第二韌體資料從該硬碟機控制器繞送至該儲存裝置，其中該第二韌體資料透過該第三組接腳被接收。
2. 如申請專利範圍第1項之硬碟機，其中該第一選擇命令之偵測對應至一第一電壓位準之偵測，其中該第二選擇命令之偵測對應至一第二電壓位準之偵測，且其中該第二電壓位準不同於該第一電壓位準。
3. 如申請專利範圍第1項之硬碟機，其中該第一快閃操作係由該硬碟機外部之一快閃操作控制器執行，且其中該第二快閃操作係由該硬碟機控制器執行。
4. 如申請專利範圍第1項之硬碟機，其中該第三組接腳耦接至該硬碟機控制器，該硬碟機控制器在該第二快閃操作的期間從該第三組接腳接收該第二韌體資料。
5. 如申請專利範圍第1項之硬碟機，另包含一讀寫頭，且其中該韌體 資料包含指令，當由該硬碟機控制器執行該等指令之時，致使該硬碟機控制器控制該讀寫頭之運作。
6. 一種用於硬碟機的快閃操作方法，包含：在該硬碟機之一多工器處，透過該硬碟機之一電源連接器之一第一組接腳，偵測來自一快閃操作控制器之一選擇命令；當該選擇命令係一第一選擇命令之時，設定一第一繞送路徑從該電源連接器之一第二組接腳經由該多工器通往該硬碟機之一儲存裝置；當該選擇命令係一第二選擇命令之時，設定一第二繞送路徑從該硬碟機之一硬碟機控制器經由該多工器通往該儲存裝置；在一第一快閃操作的期間，經由該第一繞送路徑繞送第一韌體資料，其中在該第一韌體資料的繞送期間，該硬碟機控制器被略過；在該硬碟機控制器處，透過該硬碟機之一資料連接器接收第二韌體資料；以及在一第二快閃操作的期間，透過該第二繞送路徑繞送該第二韌體資料。
7. 如申請專利範圍第6項之用於硬碟機的快閃操作方法，其中當透過該第一組接腳偵測到一單一電壓位準之時，該選擇命令係該第一選擇命令，而當透過該第一組接腳偵測到複數個電壓位準之時，該選擇命令係該第二選擇命令。
8. 如申請專利範圍第7項之用於硬碟機的快閃操作方法，其中該複數個電壓位準包含5伏特之一第一電壓位準以及12伏特之一第二電壓位準，且其中該單一電壓位準係該第一電壓位準及該第二電壓位準的其中一者。
9. 如申請專利範圍第6項之用於硬碟機的快閃操作方法，其中當偵測 到一第一電壓位準之時，該選擇命令係該第一選擇命令，而當偵測到一第二電壓位準之時，該選擇命令係該第二選擇命令。
10. 如申請專利範圍第6項之用於硬碟機的快閃操作方法，另包含：利用位於該硬碟機外部之該快閃操作控制器執行該第一快閃操作；以及利用該硬碟機控制器執行該第二快閃操作。
11. 如申請專利範圍第6項之用於硬碟機的快閃操作方法，其中該硬碟機控制器在該第一快閃操作的期間被關閉電源。
12. 一種非暫態性電腦可讀取儲存媒體，包含指令，當該等指令被執行之時，致使一計算裝置中之一處理器進行：發出一第一選擇命令至一硬碟機中之一多工器以透過該硬碟機之一電源連接器中之一第一組接腳設定一第一繞送路徑，其中該第一繞送路徑係從該電源連接器中之一第二組接腳經由該多工器通往該硬碟機中之一儲存裝置，其中該硬碟機中之一硬碟機控制器在透過該第一繞送路徑的一資料繞送期間被略過；在一第一快閃操作的期間經由該第一繞送路徑將第一韌體資料傳送至該儲存裝置；以及發出一第二選擇命令至該多工器以經由該第一組接腳設定一第二繞送路徑，其中該第二繞送路徑係從該硬碟機控制器通往該儲存裝置，且其中在一第二快閃操作的期間，第二韌體資料經由該第二繞送路徑被繞送。
13. 如申請專利範圍第12項之非暫態性電腦可讀取儲存媒體，其中當該等指令被執行之時，另外使得該處理器依據一串列週邊介面(SPI)標準傳 送該第一韌體資料。
14. 如申請專利範圍第12項之非暫態性電腦可讀取儲存媒體，其中該第一選擇命令對應至一第一電壓位準，且其中該第二選擇命令對應至不同於該第一電壓位準之一第二電壓位準。
15. 如申請專利範圍第12項之非暫態性電腦可讀取儲存媒體，其中該硬碟機控制器在該第一快閃操作的期間被關閉電源。