CN110058149B - 一种隔离式焊盘的植球状态检测电路 - Google Patents

Abstract

本发明涉及半导体领域，公开了一种隔离式焊盘的植球状态检测电路，包括：隔离式焊盘，焊盘检测电路，芯片；隔离式焊盘包括第一导电区，绝缘隔离区及第二导电区，绝缘隔离区隔离第一导电区和第二导电区；焊盘检测电路，检测在隔离式焊盘上植球的状态；芯片，控制焊盘检测电路在设定时间内检测隔离式焊盘的电压信号，通过焊盘检测电路获取隔离焊盘上的植球状态；其焊盘检测电路包括：第一驱动级模块、第二驱动级模块，第一检测控制模块、第二检测控制模块及电压差检测模块。本发明通过检测隔离式焊盘植球状态，实现对芯片工作状态的可编程控制，可以降低芯片物理成本，增加芯片工作的灵活性。

Description

一种隔离式焊盘的植球状态检测电路

技术领域

本发明涉及半导体领域，尤其涉及一种隔离式焊盘的植球状态检测电路。

背景技术

芯片生产完成后，还需要进行封装后才能应用到实际的产品中去，封装的过程通常是将芯片内部的焊盘和封装框架的引脚通过导线连接起来。传统使用的芯片焊盘通常只用来实现芯片内部和封装引脚相连，并不能提供更多信息。

本发明的申请人在先提出“一种隔离式焊盘以及包含该焊盘的芯片，专利申请号：201711289369.9”中提出了一种新型的隔离式焊盘，一个完整的焊盘分为第一导电区，第二导电区和绝缘隔离区，当焊盘不植球时，第一导电区和第二导电区被中间的绝缘隔离区分开，两个导电区物理上没有连接，当焊盘植球时，第一导电区和第二导电区通过低电阻的导电材料实现物理上相连，可以看作一个电路节点。同时，“201711289369.9”中提到三类焊盘：信号类焊盘，电源类焊盘，信息类焊盘。信号类焊盘传输动态变化的信号，电源类焊盘和信息类焊盘上为固定电平的静态信号。

如果要利用隔离式焊盘带来的信息作为芯片的控制信号，需要将焊盘植球状态的物理信息转化为数字的逻辑电平信息，实现对芯片的资源配置。

基于以上存在的技术问题，本发明提供了解决以上技术问题的技术方案。

发明内容

本发明的目的是提供一种隔离式焊盘的植球状态检测电路，通过检测隔离式焊盘植球状态，实现对芯片工作状态的可编程控制，可以降低芯片物理成本，增加芯片工作的灵活性。

本发明提供的技术方案如下：

一种隔离式焊盘的植球状态检测电路，包括：隔离式焊盘，焊盘检测电路，芯片；所述隔离式焊盘包括第一导电区，绝缘隔离区，以及第二导电区，绝缘隔离区隔离第一导电区和第二导电区，将第一导电区和第二导电区分开设置；焊盘检测电路，用于检测在所述隔离式焊盘上的植球状态；芯片，控制所述焊盘检测电路在设定的时间内检测所述隔离式焊盘的电压信号，通过焊盘检测电路获取隔离式焊盘上的植球状态；所述第一检测控制模块输出端与所述第一驱动级模块的输入端相连，所述第二检测控制模块的输出端与所述第二驱动级模块的输入端相连，所述第一驱动级模块的输出端与所述电压差检测模块的第一信号输入端相连，所述第二驱动级模块的输出端与所述电压差检测模块的第二信号输入端相连；所述第一导电区为第一检测端口；所述第二导电区为第二检测端口。

在本发明中，通过数字逻辑运算，检测隔离式焊盘植球状态，实现对芯片工作状态的可编程控制，可以降低芯片物理成本，增加了芯片工作的灵活性。

进一步优选的，在所述焊盘检测电路中包括：第一检测端口以及第二检测端口分别对应的与所述电压差检测模块的第一信号输入端，以及第二信号输入端相连；所述电压差检测模块的信号输出端与所述芯片相连；所述芯片的信号输出端与所述第一检测控制模块的输入端相连；所述第一检测控制模块的输出端与所述第一驱动级模块的信号输入端相连；所述第一驱动级模块的信号输出端与所述电压差检测模块的第一信号输入端相连；所述芯片的信号输出端还与所述第二检测控制模块的输入端相连；所述第二检测控制模块的输出端与所述第二驱动级模块的信号输入端相连；所述第二驱动级模块的信号输出端与所述电压差检测模块的第二信号输入端相连；其中，所述隔离式焊盘的第一导电区对应所述第一检测端口；所述第二导电区对应所述第二检测端口。

进一步优选的，所述电压差检测模块包括：1个异或门；所述异或门的两个输入端分别对应与所述第一检测端口，以及所述第二检测端口相连；所述异或门的输出端设置为所述电压差检测模块的信号输出端，且与所述芯片相连。

进一步优选的，所述电压差检测模块包括：6个MOS管：PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、NMOS管MN3；2个异或门：异或门XOR1和异或门XOR2；1个与门AND1，以及1个反相器INV1：

异或门XOR1的第一输入端和第二输入端分别对应的与所述隔离式焊盘的第一检测端口和第二检测端口对应连接；异或门XOR1的输出端与所述与门AND1的第一输入端相连接；

PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、以及NMOS管MN3的各栅极端共同与所述隔离式焊盘的第二检测端口相连接；PMOS管MP1的漏极端与PMOS管MP2的源极端相连；PMOS管MP2的漏极端与NMOS管MN1的漏极端相连；NMOS管MN1和NMOS管MN2的源极端接地；NMOS管MN2的漏极端与NMOS管MN3的源极端相连；NMOS管MN3的漏极端与PMOS管MP3的漏极端相连；PMOS管MP1和PMOS管MP3的源极端接供电端；PMOS管MP2的漏极端与NMOS管MN1的漏极端相连的公共端与异或门XOR2的第一输入端相连；NMOS管MN3的漏极端与PMOS管MP3的漏极端相连的公共端与异或门XOR2的第二输入端相连；

异或门XOR2的输出端与所述反相器INV1的输入端相连，所述反相器INV1的输出端与所述与门AND1的第二输入端相连；所述与门AND1的输出端与所述芯片相连；且所述与门AND1的输出端设置为所述电压差检测模块的信号输出端。

进一步优选的，所述第一驱动级模块和第一检测控制模块包括：与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；

与非门NAND的第一输入端与所述与门AND的第二输入端相连接，其公共端接第一控制端；与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端；反相器INV的输出端与所述与门AND的第一输入端相连；

与非门NAND的输出端与PMOS管MP的栅极端相连；与门AND的输出端与NMOS管MN的栅极端相连；PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第一检测端口相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

进一步优选的，所述第二驱动级模块和第二检测控制模块包括：与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；

与非门NAND的第一输入端与所述与门AND的第二输入端相连接，其公共端接第一控制端；与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端；反相器INV的输出端与所述与门AND的第一输入端相连；与非门NAND的输出端与PMOS管MP的栅极端相连；与门AND的输出端与NMOS管MN的栅极端相连；PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第二检测端口相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

进一步优选的，在所述焊盘检测电路中还包括：状态锁存模块；所述状态锁存模块的信号输入端与所述电压差检测模块的信号输出端相连；所述状态锁存模块的信号输出端分别与所述第一检测控制模块、所述第二检测控制模块，以及所述芯片相连。

状态锁存模块包括：与非门NAND3，与非门NAND4；与门AND4，与门AND5；1个反相器INV2；

与非门NAND3的第一输入端以及与门AND5的第一输入端共同与所述电压差检测模块的信号输出端相连；与非门NAND3的第二输入端和与非门NAND4的输出端相连；与非门NAND4的第一输入端和与非门NAND3的输出端相连接；与非门NAND4的第二输入端与反相器INV2的输入端相连；且与非门NAND4的第二输入端与反相器INV2的输入端相连的公共连接端与所述芯片的信号输出端相连；反相器INV2的输出端与所述与门AND4的第二输入端相连；所述与门AND4的第一输入端与所述与门AND5的第二输入端相连；与门AND4的输出端与所述第一检测控制模块、第二检测控制模块的信号输入端相连接；与门AND5的输出端与所述芯片的输入端相连。

一种隔离式焊盘的植球状态检测电路，包括：隔离式焊盘，焊盘检测电路，芯片；所述隔离式焊盘包括第一导电区，绝缘隔离区，以及第二导电区，绝缘隔离区隔离第一导电区和第二导电区，将第一导电区和第二导电区分开设置；其中，所述隔离式焊盘的第一导电区对应第一检测端口；所述第二导电区对应第二检测端口；所述焊盘检测电路包括数字驱动电路和二次保护电路，其中，所述数字驱动电路用于检测在所述隔离式焊盘上的植球状态；所述芯片，控制所述焊盘检测电路在设定的时间内检测所述隔离式焊盘的电压信号，通过焊盘检测电路获取隔离式焊盘上的植球状态；

所述第一检测端口接供电电源，所述第二检测端口与所述二次保护电路的输入端相连；所述二次保护电路的输出端分别与所述数字驱动电路的输入端，以及电流源的一端相连；所述数字驱动电路的输出端与所述芯片相连接；所述电流源的另一端接地；

或，

所述第一检测端口接地，所述第二检测端口与所述二次保护电路的输入端相连；所述二次保护电路的输出端分别与所述数字驱动电路的输入端，以及电流源的一端相连；所述数字驱动电路的输出端与所述芯片相连接；所述电流源的另一端接供电电源。

本发明提供的一种隔离式焊盘的植球状态检测电路，至少带来以下一种有益效果如下：

本发明中通过检测隔离式焊盘植球状态，实现对芯片工作状态的可编程控制，可以降低芯片物理成本，增加芯片工作的灵活性。

在本发明中，焊盘检测电路实现对信号类焊盘，电源类焊盘，信息类焊盘均可实现植球状态检测，针对不同类型的焊盘，检测电路可以作适当简化和调整。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种隔离式焊盘的植球状态检测电路的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明隔离式焊盘的植球状态检测电路的结构框图；

图2是本发明隔离式焊盘的植球状态检测电路中电压差检测模块的一个实施例的电路图；

图3是本发明隔离式焊盘的植球状态检测电路中电压差检测模块的另一个实施例的电路图；

图4是本发明隔离式焊盘的植球状态检测电路中第一/二驱动级模块和第一/二检测控制模块的一个实施例的电路图；

图5是本发明在传输动态信号时，其隔离式焊盘的植球状态检测电路的一个实施例的结构框图；

图6是本发明在传输动态信号时，其隔离式焊盘的植球状态检测电路的一个实施例的电路图；

图7是本发明在传输静态信号时，其隔离式焊盘的植球状态检测电路的一个实施例的电路图；

图8是本发明隔离式焊盘的植球状态检测电路中二次保护电路的一个实施例的电路图；

图9是本发明在传输静态信号时，其隔离式焊盘的植球状态检测电路的另一个实施例的电路图；

图10是本发明隔离式焊盘的植球状态检测电路中状态锁存模块的一个实施例的电路图；

图11是本发明隔离式焊盘的植球状态检测电路中状态锁存模块的另一个实施例的电路图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中的只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。

本发明提供了一种隔离式焊盘的植球状态检测电路的一个实施例，参考图1所示，设置有：隔离式焊盘100，焊盘检测电路200，芯片300；隔离式焊盘100，隔离式焊盘100包括第一导电区110，绝缘隔离区130，以及第二导电区120，绝缘隔离区130隔离第一导电区110和第二导电区120，将第一导电区110和第二导电区120分开设置；焊盘检测电路200，用于检测在隔离式焊盘上的植球状态；芯片300，控制所述焊盘检测电路200在设定的时间内检测所述隔离式焊盘的电压信号，通过焊盘检测电路获取隔离式焊盘上的植球状态；其中，焊盘检测电路200包括：第一驱动级模块210、第二驱动级模块220，第一检测控制模块211、第二检测控制模块221、电压差检测模块230；第一检测控制模块211的输出端与第一驱动级模块210的输入端相连，第二检测控制模块221的输出端与第二驱动级模块220的输入端相连，第一驱动级模块210的输出端与电压差检测模块230的第一信号输入端相连，第二驱动级模块220的输出端与电压差检测模块230的第二信号输入端相连；第一导电区110为第一检测端口；所述第二导电区120为第二检测端口。

具体的，在本实施例中将焊盘检测电路和隔离式焊盘的两个导电区相连，通过焊盘检测电路检测焊盘上第一导电区110以及第二导电区120上的电压信号；焊盘检测电路将检测到的结果发送至芯片300，芯片300根据检测到结果可以了解到焊盘上是否植球，根据植球状态来灵活配置芯片的工作状态，避免了芯片为了配置工作状态而产生的物理开销，芯片工作状态更加灵活。另外，在封装过程中选择不同的植球方式来可以实现对整体芯片工作状态的编程控制。

焊盘检测电路200中包括：电压差检测模块230用于检测第一检测端口（Port 1）与第二检测端口（Port 2）之间的电压差信号，根据检测到的电压差信号进行逻辑运算，逻辑运算后的结果为：0或者1；焊盘检测电路输出0和1的逻辑电平状态就代表了是否植球，如1表示植球，0表示未植球，检测电路在时间窗口内打开第一驱动级模块，或第二驱动级模块，检测焊盘电路的电压状态，得到植球状态结果。

本发明中通过检测隔离式焊盘植球状态，实现对芯片工作状态的可编程控制，可以降低芯片物理成本，增加芯片工作的灵活性。

在本申请中提供了一种电压差检测模块的一个实施例；参考图2所示；电压差检测模块包括：1个异或门；异或门的两个输入端分别对应与第一检测端口（Port 1），以及第二检测端口（Port 2）相连；异或门的输出端设置为电压差检测模块的信号输出端，且与芯片相连。通过异或门检测两个检测端口对应的隔离式焊盘上第一导电区以及第二导电区的信号状态。

本申请中还提供了电压差检测模块的另一个实施例，参考图3所示；在本实施例中，第一异或门XOR1的两个输入端接第一检测端口（Port 1）和第二检测端口（Port 2），逻辑运算后的结果通过与门AND1输入至芯片300的输入端；PMOS管MP1，MP2，以及NMOS管MN1组成第一个反相器；PMOS管MP3和NMOS管MN2，MN3组成第二个反相器，第二检测端口（Port 2）和两个反相器的输入端相连，两个反相器的输出端接到第二个异或门XOR2的两个输入端，第二个异或门XOR2的输出端经第三个反相器INV1接入到与门AND1的第一输入端，与门AND1的输出端作为电压差检测电路的输出。其工作过程包括：在状态检测时间窗口内，第一驱动级模块把第一检测端口（Port 1）电压设置成和同时间内芯片在该节点默认逻辑电平相同的电压，第二驱动级模块在第二检测端口（Port 2）上输出和第一检测端口（Port 1）相反的电压。

当焊盘未植球时，第一检测端口（Port 1）同时和芯片以及焊盘检测电路中第一异或门XOR1相连，电压由芯片300和第一驱动级模块210共同决定，第二检测端口（Port 2）仅和焊盘检测电路相连，电压由第二驱动级模块220决定，两者的电压不相同，参考图3中第一异或门（XOR1）能直接检测到电压差；

当焊盘植球后，第一检测端口（Port 1）和第二检测端口（Port 2）通过低电阻的导电材料相连，两个端口节点电压相同，状态检测时间窗口内（在设定的时间内），第一检测端口以及第二检测端口电压大小由芯片内部输出，芯片外部负载，第一驱动级模块和第二驱动级模块共同决定，可以为从零到电源电压间的任意值。

另外，在本申请中，第一检测端口以及第二检测端口电压大小，若电压在二分之一电源电压附近，第一异或门（XOR1）可能会判断错误，对于这种情况，需要通过由PMOS管MP1~MP3，以及NMOS管MN1~MN3，以及第二异或门（XOR2），以及反相器（INV3）组成的第二条通路来检测。在图3中，MP1、MP2和MN1串联组成一个翻转电压远小于二分之一电源电压的反相器，MP3、MN2和MN3串联组成一个翻转电压远大于二分之一电源电压的反相器，当第二检测端口（Port 2）电压在二分之一电源电压附近时，两个反相器将输入电压转化为不同的两个逻辑电平，第二异或门（XOR2）检测两个反相器的电压差，和第一异或门（XOR1）的输出结合作为最终电压检测输出。

另外，在本申请中，图3所示的电压差检测电路，第二条通路中PMOS管MP1~MP3和NMOS管MN1~MN3组成的两个反相器可以通过其他的电路方式实现，如两个串联的NMOS或者PMOS管，也可以用单个或者多个晶体管的串联来实现。

本发明还提供了第一驱动级模块和第一检测控制模块一个实施例包括：如图4所示，本实施例可应用在本申请以上的各实施例中；第一驱动级模块和第一检测控制模块具体包括：与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；与非门NAND的第一输入端与与门AND的第二输入端相连接，其公共端接第一控制端（Detect_en）；与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端（Default）；反相器INV的输出端与与门AND的第一输入端相连；与非门NAND的输出端与PMOS管MP的栅极端相连；与门AND的输出端与NMOS管MN的栅极端相连；PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第一检测端口（Port 1）相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

本发明还提供了第二驱动级模块和第二检测控制模块一个实施例包括：如图4所示，本实施例可应用在本申请以上的各实施例中；第二驱动级模块和第二检测控制模块具体包括：与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；与非门NAND的第一输入端与与门AND的第二输入端相连接，其公共端接第一控制端（Detect_en）；与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端（Default）；反相器INV的输出端与与门AND的第一输入端相连；与非门NAND的输出端与PMOS管MP的栅极端相连；与门AND的输出端与NMOS管MN的栅极端相连；PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第二检测端口（Port 2）相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

具体的，第一驱动级模块、第一检测控制模块和第二驱动级模块、第二检测控制模块电路相同（如图4），其工作流程为：一个第一驱动级模块、第一检测控制模块用于与第一检测端口连接，另一个第二驱动级模块、第二检测控制模块用于第二检测端口连接；第一检测控制模块的第二控制端（Default）和第二检测控制模块的第二控制端（Default）连接两个相反信号，目的是在状态检测的时间窗口内，把两个相连的端口设置为相反的电平；如图4所示；具体的工作过程为：Detect_en端口信号控制上拉晶体管MP和下拉晶体管MN的导通和关断，Detect_en为使能信号，用于控制检测电路的工作状态；在本实施例中检测电路由与非门NAND和与门AND组成；在状态检测时间窗口内，Detect_en端口信号为高，其余时间为低。状态检测时间窗口内，Default端口信号控制第一驱动级模块对相连端口输出高电平还是低电平，当Default值为高时，上拉管MP1导通，下拉管MN1关断，当Default值为低时，上拉管MP关断，下拉管MN导通。

在本发明中还提供一个焊盘检测电路的一个实施例，参考图5所示；本实施例具体应用于动态信号焊盘的检测；增加了状态锁存模块240；状态锁存模块240的信号输入端与电压差检测模块230的信号输出端相连；状态锁存模块240的信号输出端分别与第一检测控制模块211、第二检测控制模块221，以及芯片相连。

具体的，电路连接关系参考图6所示，在本实施例中，针对于焊盘上的导电区的信号为动态信号时，对于焊盘上的植球状态的检测；通过检测焊盘是否植球来决定与焊盘相连芯片电路的工作状态。状态锁存模块240包括两个与非门（NAND3和NAND4），NAND3的第一输入端和电压差检测模块的输出相连，NAND4的第二输入端口和端口6（Port 6）相连，作为锁存器的置位端。图6所示焊盘状态检测电路，端口6可以和内部芯片的控制信号相连，用来定义焊盘检测电路的状态检测时间窗口，default逻辑电平和状态检测窗口内第一导电区的默认电平相同，defaultb为default相反的逻辑电平。在本实施例中状态锁存模块240还包括与门AND4、AND5和反相器INV2。端口1（Port 1）和端口2（Port 2）分别和隔离式焊盘的第一导电区，以及第二导电区相连。其中电压差检测模块由PMOS管MP1~3，NMOS管MN1~3，异或门（XOR1），异或门（XOR2），反相器（INV1）和与门（AND1）组成，其工作原理和图3电压差检测电路一致。第一驱动级模块和第一检测控制模块由PMOS管MP4，NMOS管MN4，与门（AND2）和与非门（NAND1）组成，第二驱动级模块和第二检测控制模块由PMOS管MP5，NMOS管MN5，与门（AND3）和与非门（NAND2）组成，其工作原理和图4驱动级电路一致。

在本发明中，在焊盘检测电路设置了状态锁存模块240，当焊盘的上的信号为动态信号时，焊盘连接的电压由传输的动态信号控制，焊盘检测电路的输出信号通过状态锁存模块240锁存，在芯片正常工作时，避免了检测电路在输出信号时受到干扰等不良信号的影响。

本申请还提了一种隔离式焊盘的植球状态检测电路的一个实施例，参考图7所示；包括：隔离式焊盘100，焊盘检测电路200，芯片300；在焊盘检测电路200中设置有二次保护电路，数字驱动电路；隔离式焊盘，隔离式焊盘包括第一导电区，绝缘隔离区，以及第二导电区，绝缘隔离区隔离第一导电区和第二导电区，将第一导电区和第二导电区分开设置；其中，隔离式焊盘的第一导电区对应第一检测端口；第二导电区对应第二检测端口；第一检测端口（Port 1）接供电电源，第二检测端口（Port 2）与二次保护电路的输入端相连；二次保护电路的输出端分别与数字驱动电路的输入端，以及电流源的一端相连；数字驱动电路的输出端与芯片相连接；电流源的另一端接地。

具体的，图7和图8所示是本发明提出的焊盘植球状态检测电路的第二种电路实施例，该实施例适用于电源类和信息类焊盘检测。端口1（Port 1）和端口2（Port 2）分别和隔离式焊盘的第一导电区和第二导电区相连，端口1（Port 1）直接通过导线直接连接到芯片电源，自动实现第一驱动级，端口2（Port 2）经过二次保护电路后，通过下拉电流IREF连接到地，然后经过数字驱动电路直接判断出端口2（Port 2）上的逻辑电平，对于非信号类焊盘，焊盘上没有动态变化的信号，可以不需要状态锁存模块240。图7驱动级一直处于导通状态，不需要检测控制模块来控制电流源IREF导通关断，可以认为状态检测时间窗口为整个芯片工作时间。当焊盘不植球时，端口1（Port 1）和端口2（Port 2）断开，端口2被下拉电流拉到地，端口3（Port 3）输出和数字驱动电路相关的逻辑电平。当焊盘植球时，端口1（Port1）和端口2（Port 2）通过低电阻导电材料连接在一起，由于IREF的电流大小有限，端口2（Port 2）和端口1（Port 1）电压都变为逻辑高电平，端口3（Port 3）输出相反的逻辑电平。图8中的二次保护电路为：input为输入端，与焊盘连接，output为输出端接芯片内部的I/O端口；电阻R和二极管Pdio和Ndio可以起到ESD二次保护的作用。

本申请还提了一种隔离式焊盘的植球状态检测电路的另一个实施例包括：参考图9所示；隔离式焊盘100，焊盘检测电路200，芯片300；在焊盘检测电路200中设置有二次保护电路，数字驱动电路；隔离式焊盘，隔离式焊盘包括第一导电区，绝缘隔离区，以及第二导电区，绝缘隔离区隔离第一导电区和第二导电区，将第一导电区和第二导电区分开设置；其中，隔离式焊盘的第一导电区对应第一检测端口；第二导电区对应第二检测端口；第一检测端口（Port 1）接地，第二检测端口（Port 2）与二次保护电路的输入端相连；二次保护电路的输出端分别与数字驱动电路的输入端，以及电流源的一端相连；数字驱动电路的输出端与芯片相连接；电流源的另一端接供电电源；其中，隔离式焊盘的第一导电区对应第一检测端口（Port 1）；第二导电区对应第二检测端口（Port 2）。

图9结合图8所示；是本发明提出的焊盘植球状态检测电路的第三种电路实施例，电路实现和图7电路一样，区别是第一导电区和第二导电区分别被驱动级设置为逻辑低电平和逻辑高电平。

在本发明中，数字控制信号可以高电平有效也可以低电平有效，只需要对相应的逻辑电路单元进行调整即可，同样地，组合逻辑可以通过与非门来实现，也可以通过反相器加或非门来实现，只需要把对相应的逻辑单元进行调整即可，不作为对电路结构的区分。

在本申请中，结合图1-9所示；在焊盘检测电路中还设置一状态锁存模块240，针对于本申请来讲对于电源类和信息类焊盘，焊盘上连接的电压不会发生动态变化，即为静态信息，检测电路可以不用状态锁存电路，输出状态也不会变化。对于信号类焊盘，焊盘连接的电压由传输的信号控制，检测电路的输出信号需要状态锁存模块240锁存，否则芯片正常工作时，检测电路输出状态可能受到影响，设置状态锁存模块240减少信号的干扰，同时信号更加稳定。

在本申请中，结合图5和图6；电压差检测模块的输出和状态锁存模块的输入相连，状态锁存模块的输出和端口4（Port 4）作为控制信号和第二检测控制模块的两个输入端相连，第二检测控制模块的输出和第二驱动级模块的输入相连，同时状态锁存模块的输出和端口5（Port 5）作为控制信号和第一检测控制模块的两个输入端相连，第一检测控制模块的输出和第一驱动级模块的输入相连。在本申请中，焊盘检测电路在工作时序上包含一段状态检测时间窗口，由状态锁存模块的输出和端口4（Port 4），端口5（Port 5）上的信号来定义，具体通过第一和第二检测控制模块实现。在时间窗口内，检测控制模块控制驱动级电路导通，检测焊盘的植球状态；在时间窗口外，检测控制模块控制驱动级关闭。状态检测时间窗口可以是芯片电源上电完成前的一段时间窗口，或者芯片工作的整个时间段，具体可以根据芯片应用来定义，不作为对本发明电路的区分。

当隔离式焊盘没有植球时，在状态检测时间窗口内，端口1（Port 1）和端口2（Port2）分别被设置为逻辑状态相反的电平，电压差检测模块检测到电压差，输出一个数字电平（0或者1）到状态锁存模块240锁存用来配置芯片的工作模式。当隔离式焊盘植球时，端口1（Port 1）和端口2（Port 2）通过低电阻的导电材料连接在一起，二个端口的电压差很小，虽然第一驱动级模块和第二驱动级模块的对端口1（Port 1）和端口2（Port 2）输出了不同的状态，但是由于实际电路的驱动能力总是有限的，端口1（Port 1）和端口2（Port 2）的电压差几乎为零，具体的电压大小和第一驱动级驱动能力，以及第二驱动级模块驱动能力，以及焊盘相连的负载电路有关，电压差检测模块检测不到电压差，输出一个相反的数字状态（1或者0）到状态锁存器，从而配置芯片到不同的工作模式。

在本申请中，在焊盘检测电路中，第一检测控制模块和第二检测控制模块，为同一个电路或者不同的两个电路。端口4（Port 4）和端口5（Port 5）连接同一个信号或者不同的两个信号；

第一驱动级模块和第二驱动级模块可以由任意带有控制端，且具有一定上拉和下拉电流能力的通路来实现。

第二驱动级模块可以选用和第一驱动级模块相同或者不同的电路结构实现，例如第一驱动级模块用上拉，下拉晶体管实现，第二驱动级模块用上拉，下拉晶体管实现或者用上拉，下拉电流源来实现。

焊盘检测电路中，状态锁存模块240用数字锁存器来实现，根据需要，可以添加清零端，参考图10所示，一种带置位端的锁存器，setn为置位端，低电平有效，setn为零时，无论输入为什么状态，输出都为1；或者置位端，参考图11所示，一种带清零端的锁存器，reset为清零端，高电平有效，reset为高时，无论输入为什么状态，输出都为0。

本申请中，针对各个电路模块，在满足性能参数的条件下，通过本申请中提供的电路模块可以进行任意组合，同时针对元器件，在满足性能参数的条件下进行替换。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种隔离式焊盘的植球状态检测电路，其特征在于，包括：隔离式焊盘，焊盘检测电路，芯片；

所述隔离式焊盘包括第一导电区，绝缘隔离区，以及第二导电区，所述绝缘隔离区隔离所述第一导电区和所述第二导电区，将所述第一导电区和所述第二导电区分开设置；所述第一导电区为第一检测端口；所述第二导电区为第二检测端口；

所述焊盘检测电路，用于检测在所述隔离式焊盘上的植球状态；

所述芯片，控制所述焊盘检测电路在设定的时间内检测所述隔离式焊盘的电压信号，通过所述焊盘检测电路获取所述隔离式焊盘上的植球状态；

其中，所述焊盘检测电路包括：第一驱动级模块、第二驱动级模块，第一检测控制模块、第二检测控制模块、以及电压差检测模块；在所述焊盘检测电路中：

所述第一检测端口以及所述第二检测端口分别对应的与所述电压差检测模块的第一信号输入端，以及第二信号输入端相连；所述电压差检测模块的信号输出端与所述芯片相连；

所述芯片的信号输出端与所述第一检测控制模块的输入端相连；所述第一检测控制模块的输出端与所述第一驱动级模块的信号输入端相连；所述第一驱动级模块的信号输出端与所述电压差检测模块的第一信号输入端相连；

所述芯片的信号输出端还与所述第二检测控制模块的输入端相连；所述第二检测控制模块的输出端与所述第二驱动级模块的信号输入端相连；所述第二驱动级模块的信号输出端与所述电压差检测模块的第二信号输入端相连；

所述焊盘检测电路在工作时序上包含一段状态检测时间窗口，在所述状态检测时间窗口内，所述第一检测控制模块控制所述第一驱动级模块导通，所述第二检测控制模块控制所述第二驱动级模块导通，所述第一驱动级模块把所述第一检测端口电压设置成和同时间内芯片在所述第一检测端口默认逻辑电平相同的电压，所述第二驱动级模块在所述第二检测端口上输出和所述第一检测端口相反的电压；在所述状态检测时间窗口外，所述第一检测控制模块控制所述第一驱动级模块关闭，所述第二检测控制模块控制所述第二驱动级模块关闭；

所述第一驱动级模块和第二驱动级模块由任意带有控制端，且具有上拉和下拉电流能力的通路来实现。

2.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路，其特征在于，所述电压差检测模块包括：1个异或门；

所述异或门的两个输入端分别对应与所述第一检测端口，以及所述第二检测端口相连；

所述异或门的输出端设置为所述电压差检测模块的信号输出端，且与所述芯片相连。

3.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路，其特征在于，所述电压差检测模块包括：

6个MOS管：PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、NMOS管MN3；

2个异或门：异或门XOR1和异或门XOR2；

1个与门AND1，以及1个反相器INV1：

异或门XOR1的第一输入端和第二输入端分别对应的与所述隔离式焊盘的第一检测端口和第二检测端口对应连接；异或门XOR1的输出端与所述与门AND1的第一输入端相连接，

PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、以及NMOS管MN3的各栅极端共同与所述隔离式焊盘的第二检测端口相连接；PMOS管MP1的漏极端与PMOS管MP2的源极端相连；PMOS管MP2的漏极端与NMOS管MN1的漏极端相连；NMOS管MN1和NMOS管MN2的源极端接地；NMOS管MN2的漏极端与NMOS管MN3的源极端相连；NMOS管MN3的漏极端与PMOS管MP3的漏极端相连；PMOS管MP1和PMOS管MP3的源极端接供电端；

PMOS管MP2的漏极端与NMOS管MN1的漏极端相连的公共端与异或门XOR2的第一输入端相连；NMOS管MN3的漏极端与PMOS管MP3的漏极端相连的公共端与异或门XOR2的第二输入端相连；

异或门XOR2的输出端与所述反相器INV1的输入端相连，所述反相器INV1的输出端与所述与门AND1的第二输入端相连；

所述与门AND1的输出端与所述芯片相连；且所述与门AND1的输出端设置为所述电压差检测模块的信号输出端。

4.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路，其特征在于，所述第一驱动级模块和第一检测控制模块包括：

与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；

与非门NAND的第一输入端与所述与门AND的第二输入端相连接，其公共端接第一控制端；

与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端；反相器INV的输出端与所述与门AND的第一输入端相连；

与非门NAND的输出端与PMOS管MP的栅极端相连；

与门AND的输出端与NMOS管MN的栅极端相连；

PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第一检测端口相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

5.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路，其特征在于，所述第二驱动级模块和第二检测控制模块包括：

与非门NAND，与门AND，PMOS管MP，NMOS管MN，反相器INV；

与非门NAND的第一输入端与所述与门AND的第二输入端相连接，其公共端接第一控制端；

与非门NAND的第二输入端与反相器INV的输入端相连，其共同接第二控制端；反相器INV的输出端与所述与门AND的第一输入端相连；

与非门NAND的输出端与PMOS管MP的栅极端相连；

与门AND的输出端与NMOS管MN的栅极端相连；

PMOS管MP与NMOS管MN的漏极端相连，其公共连接端与第二检测端口相连；PMOS管MP的源极端接供电电源端；NMOS管MN的源极端接地。

6.根据权利要求1-4任一所述的一种隔离式焊盘的植球状态检测电路，其特征在于，在所述焊盘检测电路中还包括：状态锁存模块；

所述状态锁存模块的信号输入端与所述电压差检测模块的信号输出端相连；所述状态锁存模块的信号输出端分别与所述第一检测控制模块、所述第二检测控制模块以及所述芯片相连。

7.根据权利要求6所述的一种隔离式焊盘的植球状态检测电路，其特征在于，所述状态锁存模块包括：

与非门NAND3，与非门NAND4；与门AND4，与门AND5；1个反相器INV2；

与非门NAND3的第一输入端以及与门AND5的第一输入端共同与所述电压差检测模块的信号输出端相连；

与非门NAND3的第二输入端和与非门NAND4的输出端相连；

与非门NAND4的第一输入端和与非门NAND3的输出端相连接；

与非门NAND4的第二输入端与反相器INV2的输入端相连；且与非门NAND4的第二输入端还与所述芯片的信号输出端相连；

反相器INV2的输出端与所述与门AND4的第二输入端相连；所述与门AND4的第一输入端与所述与门AND5的第二输入端相连；

与门AND4的输出端与所述第一检测控制模块、第二检测控制模块的信号输入端相连接；

与门AND5的输出端与所述芯片的输入端相连。

8.一种隔离式焊盘的植球状态检测电路，其特征在于，包括：隔离式焊盘，焊盘检测电路，芯片；

所述隔离式焊盘包括第一导电区，绝缘隔离区以及第二导电区，绝缘隔离区隔离第一导电区和第二导电区，将第一导电区和第二导电区分开设置；其中，所述隔离式焊盘的第一导电区对应第一检测端口；所述第二导电区对应第二检测端口；

所述焊盘检测电路包括数字驱动电路和二次保护电路，其中，所述数字驱动电路用于检测在所述隔离式焊盘上的植球状态；

所述芯片，控制所述焊盘检测电路在设定的时间内检测所述隔离式焊盘的电压信号，通过焊盘检测电路获取隔离式焊盘上的植球状态；

所述第一检测端口接供电电源，所述第二检测端口与所述二次保护电路的输入端相连；所述二次保护电路的输出端分别与所述数字驱动电路的输入端，以及电流源的一端相连；所述数字驱动电路的输出端与所述芯片相连接；所述电流源的另一端接地；

或，

所述第一检测端口接地，所述第二检测端口与所述二次保护电路的输入端相连；所述二次保护电路的输出端分别与所述数字驱动电路的输入端，以及电流源的一端相连；所述数字驱动电路的输出端与所述芯片相连接；所述电流源的另一端接供电电源。