CN107910309A - 一种隔离式焊盘以及包括该焊盘的芯片 - Google Patents
一种隔离式焊盘以及包括该焊盘的芯片 Download PDFInfo
- Publication number
- CN107910309A CN107910309A CN201711289369.9A CN201711289369A CN107910309A CN 107910309 A CN107910309 A CN 107910309A CN 201711289369 A CN201711289369 A CN 201711289369A CN 107910309 A CN107910309 A CN 107910309A
- Authority
- CN
- China
- Prior art keywords
- conduction region
- pad
- chip
- conduction
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 241000218202 Coptis Species 0.000 abstract description 4
- 235000002991 Coptis groenlandica Nutrition 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 3
- 239000010970 precious metal Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 238000005538 encapsulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种隔离式焊盘，包括：第一导电区，第二导电区，绝缘层和绝缘隔离区，其中，所述绝缘层设置在所述第一导电区上并形成开口，使得所述第一导电区的一部分和第二导电区暴露；所述第二导电区与所述第一导电区之间设置有所述绝缘隔离区；当所述开口处被填充导电材料时，所述第一导电区和第二导电区电连接。本发明所提供的技术方案能够降低布线所需的芯片面积，降低测试和启动时间，减少贵重金属，例如金线和铜线的使用，并且能够方便地进行编程，从而较大地降低了芯片的成本。
Description
技术领域
本发明涉及电子电路领域，更具体地，涉及芯片中的新型焊盘。
背景技术
芯片的封装是用金属线(金线或者铜线)将芯片的pad(焊盘)连接到封装的外接管脚上。通常，芯片的大小约为几平方毫米，只有被封装起来才能连接到电路中。当然，封装还起到对内部线路进行保护的作用。
Pad一般是由芯片中最顶层的金属制成的，芯片中一般会有多个金属层作为导线，每个金属层之间采用通孔(Via)连接。在芯片的最顶层金属上还会有一层绝缘层(材质例如为SiO2或SiN)对芯片起到保护作用。
图1中示出了现有技术中芯片的焊盘的示意图。
如图1所示，在现有技术的焊盘中，技术层之上设置有绝缘材料(材质例如为SiO2或SiN)，绝缘材料形成一个开口(一般为正方形或圆形)，从而露出金属层的一部分(这里可以称为焊盘)。
焊盘在芯片生产完成时就以形成，然后，芯片被送到封装厂进行封装。在封装的过程中，现在该开口处植入一个金属球(如图1所示)，然后用金属线连接该金属球和芯片封装外部的管脚。当所有需要的管脚都被连接上之后，在该封装外部形成塑封包装起来，从而芯片的封装最终完成。
但是，现在技术中的焊盘仅仅起到连接作用，并不能提供更多的信息。并且，现有技术的焊盘还存在着连线消耗量大的缺陷。
发明内容
本发明的目的是克服现有技术中连线成本较高，测试时间较长的缺陷。
根据本发明的第一方面，提供一种隔离式焊盘，包括：第一导电区，第二导电区，绝缘层和绝缘隔离区，其中，所述绝缘层设置在所述第一导电区上并形成开口，使得所述第一导电区的一部分和第二导电区暴露；所述第二导电区与所述第一导电区之间设置有所述绝缘隔离区；当所述开口处被填充导电材料时，所述第一导电区和第二导电区电连接。
根据本发明的一个实施方式，其中，所述第一导电区具有中空的环状结构；所述第二导电区位于中空的所述环状结构内，并且所述第二导电区与所述第一导电区之间设置有所述绝缘隔离区。
根据本发明的一个实施方式，其中，所述导电材料为导电焊料。
根据本发明的一个实施方式，其中，所述第二导电区的横截面为十字形。
根据本发明的一个实施方式，其中，当所述第一导电区和第二导电区电连接时，表示数字信号1或者0；后者当所述第一导电区和第二导电区断开连接时，表示数字信号0或者1。
根据本发明第二方面，提供一种芯片，其具有如上所述的隔离式焊盘。
本发明所提供的技术方案能够降低布线所需的芯片面积，降低测试和启动时间，减少贵重金属，例如金线和铜线的使用，并且能够方便地进行编程，从而较大地降低了芯片的成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明第一方面的隔离式焊盘的横截面示意图；
图2示出了十字形状的第二导电区的示意图；
图3示出了根据本发明一个实施方式的隔离式焊盘与外部的连接方式；以及
图4示出了根据本发明一个实施方式的包含本发明的隔离式的芯片示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图2示出了根据本发明第一方面的隔离式焊盘的横截面示意图。图3示出了根据本发明第一方面的隔离式焊盘的纵截面示意图。如图2和图3所示，该焊盘包括第一导电区110，第二导电区120，绝缘层10和绝缘隔离区130，其中，所述绝缘层10设置在所述第一导电区110上并形成开口，使得所述第一导电区110的一部分和第二导电区120暴露；所述第二导电区120与所述第一导电区110之间设置有所述绝缘隔离区130；当所述开口处被填充导电材料时，所述第一导电区110和第二导电区120电连接。
如图2和图3所示，与现有技术相比，本发明的焊盘中包括了两个分离的导电区，每个导电区均与芯片内部的电路连接。这两个导电区之间可以通过绝缘物质(例如SiO2)进行隔离。
而当在图2和图3所示的开口中植入金属球时，则可以通过该金属球将第一导电区110和第二导电区120连接起来。由于第一导电区110和第二导电区120各自均与芯片内部的电路连接，因此芯片内部的电路能够检测到该焊盘是否被连接。例如，当所述第一导电区和第二导电区被电连接时，可以表示数字信号1或者0；或者，当所述第一导电区和第二导电区断开连接时，可以表示数字信号0或者1。而对于现有技术的电路而言，则无法确定该电路的焊盘是否被连接。
本发明的这种连接方式，可以为芯片内部提供不同的选择。例如，当第一导电区110和第二导电区120连接时，芯片的状态设成状态1(例如称为“发射态”)，而当第一导电区110和第二导电区120未连接时，芯片的状态被设置为状态0(例如称为“接受态”)。这样，同一颗芯片在不同的封装下，可以实现不同的功能。当有多个这种焊盘时，可以设的状态就可以有2^N种(比如N＝4，有16种)。由此，同一颗芯片就可以有很多种状态。而这在现有技术的电路中是无法实现的。
需要理解的是，尽管图2示出了第一导电区110为中空的环形，并且第二导电区120位于该中空区域内的情形，但本发明并不局限于上述设置。例如，第一导电区110和第二导电区120可以是两个并列的区域，只要二者之间存在一定的隔离区域130即可。或者，第一导电区110可以是半环形结构，而第二导电区120可以是一部分插入到该半环形结构内的形状或结构。
但从图2中可以看出，第一导电区110为中空有利于使得在植入金属球的时候使焊盘保持整洁，并且不容易折断或者脱落。而第二导电区120的形状可以是多种，包括但不限于十字形、圆形、方形、三角形或者任何其他不规则形状等。
图4示出了十字形状的第二导电区120的示意图。
如图4所示，该焊盘包括第一导电区110和十字形的第二导电区120；其中，所述第一导电区110和十字形的第二导电区120之间存在绝缘的隔离区域130，并且当该焊盘被植入金属球时，所述第一导电区110和第二导电区120电连接。
十字形第二导电区120有助于连接的可靠性，因为只要连接到其中任何一个分支，将会使第一导电区110和第二导电区120有较好的连接，避免出现虚接等现象。
此外，尽管图2和图4中示出的第一导电区110为中空的圆环形，但本发明并不局限于此。例如，在图4中，第一导电区110可以为中空的十字形，以与第二导电区120的形状相匹配。
按照功能来划分，焊盘可以分为三类：电源类、信号类和信息类。电源类焊盘用于连接外部电源；信号类的焊盘是用来提供输入和输出信号；信息类的焊盘是通过连接VDD或地(GND)来提供信息的，比如说焊盘连接到地(GND)上表示0，连接到VDD上表示1。在现有技术中，这个连接是用金线或铜线实现的。而在本发明中，由于可以用植球与否来表示1或0，所以就不需要连线了。因此，信息类焊盘的位置就不再受到连线的约束，可以根据实际的需要任意确定其位置；另一方面，在需要大量芯片的情况下，节省了大量的连线(特别是金线)，从而显著地降低了成本。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。
Claims (6)
1.一种隔离式焊盘，包括：第一导电区，第二导电区，绝缘层和绝缘隔离区，其中，所述绝缘层设置在所述第一导电区上并形成开口，使得所述第一导电区的一部分和第二导电区暴露；所述第二导电区与所述第一导电区之间设置有所述绝缘隔离区；当所述开口处被填充导电材料时，所述第一导电区和第二导电区电连接。
2.根据权利要求1所述的隔离式焊盘，其中，所述第一导电区具有中空的环状结构；所述第二导电区位于中空的所述环状结构内，并且所述第二导电区与所述第一导电区之间设置有所述绝缘隔离区。
3.根据权利要求1所述的隔离式焊盘，其中，所述导电材料为导电焊料。
4.根据权利要求1所述的隔离式焊盘，其中，所述第二导电区的横截面为十字形。
5.根据权利要求1所述的隔离式焊盘，其中，当所述第一导电区和第二导电区电连接时，表示数字信号1或者0；后者当所述第一导电区和第二导电区断开连接时，表示数字信号0或者1。
6.一种芯片，其具有如上所述的隔离式焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711289369.9A CN107910309A (zh) | 2017-12-07 | 2017-12-07 | 一种隔离式焊盘以及包括该焊盘的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711289369.9A CN107910309A (zh) | 2017-12-07 | 2017-12-07 | 一种隔离式焊盘以及包括该焊盘的芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107910309A true CN107910309A (zh) | 2018-04-13 |
Family
ID=61853857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711289369.9A Pending CN107910309A (zh) | 2017-12-07 | 2017-12-07 | 一种隔离式焊盘以及包括该焊盘的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910309A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110058149A (zh) * | 2019-06-18 | 2019-07-26 | 荣湃半导体（上海）有限公司 | 一种隔离式焊盘的植球状态检测电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080142982A1 (en) * | 2006-12-15 | 2008-06-19 | Micron Technology, Inc. | Semiconductor constructions, semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers |
| CN101355078A (zh) * | 2007-07-24 | 2009-01-28 | 台湾积体电路制造股份有限公司 | 具有无串扰结构的半导体元件、封装系统及其制造方法 |
| US20140174808A1 (en) * | 2012-12-26 | 2014-06-26 | Zhichao Zhang | Reduced capacitance land pad |
| US20160056118A1 (en) * | 2014-08-20 | 2016-02-25 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and semiconductor light emitting device package using the same |
| CN207517671U (zh) * | 2017-12-07 | 2018-06-19 | 荣湃半导体（上海）有限公司 | 一种隔离式焊盘以及包括该焊盘的芯片 |
-
2017
- 2017-12-07 CN CN201711289369.9A patent/CN107910309A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080142982A1 (en) * | 2006-12-15 | 2008-06-19 | Micron Technology, Inc. | Semiconductor constructions, semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers |
| CN101355078A (zh) * | 2007-07-24 | 2009-01-28 | 台湾积体电路制造股份有限公司 | 具有无串扰结构的半导体元件、封装系统及其制造方法 |
| US20140174808A1 (en) * | 2012-12-26 | 2014-06-26 | Zhichao Zhang | Reduced capacitance land pad |
| US20160056118A1 (en) * | 2014-08-20 | 2016-02-25 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and semiconductor light emitting device package using the same |
| CN207517671U (zh) * | 2017-12-07 | 2018-06-19 | 荣湃半导体（上海）有限公司 | 一种隔离式焊盘以及包括该焊盘的芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110058149A (zh) * | 2019-06-18 | 2019-07-26 | 荣湃半导体（上海）有限公司 | 一种隔离式焊盘的植球状态检测电路 |
| CN110058149B (zh) * | 2019-06-18 | 2019-09-27 | 荣湃半导体（上海）有限公司 | 一种隔离式焊盘的植球状态检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815372A (en) | Packaging multiple dies on a ball grid array substrate | |
| CN106952885B (zh) | 封装件 | |
| US9349610B2 (en) | Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof | |
| JP2010206007A (ja) | 半導体装置及びその製造方法 | |
| US20100299566A1 (en) | Debugging module for electronic device and method thereof | |
| US20100248547A1 (en) | Esd protection | |
| CN104701282B (zh) | 芯片、芯片封装和管芯 | |
| US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
| JP2007243196A (ja) | 複数のチップ構成を有する集積デバイス及びその製造方法 | |
| TWM343230U (en) | Space minimized flash drive | |
| CN207517671U (zh) | 一种隔离式焊盘以及包括该焊盘的芯片 | |
| CN107910309A (zh) | 一种隔离式焊盘以及包括该焊盘的芯片 | |
| JP2008177265A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2016062212A (ja) | 半導体記憶装置 | |
| WO2017088286A1 (zh) | 一种倒装芯片的倒装封装结构及倒装芯片 | |
| CN106298709B (zh) | 低成本扇出式封装结构 | |
| US8836098B1 (en) | Surface mount semiconductor device with solder ball reinforcement frame | |
| TW200810030A (en) | Integrated circuit utilizing down bond to define the function of the die | |
| EP3285294B1 (en) | Integrated circuit die having a split solder pad | |
| TW200425804A (en) | Circuit device and method for manufacturing same | |
| JP2004531051A (ja) | Ｅｓｄ保護を備える半導体部品 | |
| US9548263B2 (en) | Semiconductor device package for debugging and related fabrication methods | |
| US20140332811A1 (en) | Semiconductor device with bond and probe pads | |
| CN109786261A (zh) | 一种集成被动元件的封装方法及结构 | |
| US11574884B2 (en) | Multi-function bond pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |