CN110047809B - 包括开关单元的半导体装置 - Google Patents

包括开关单元的半导体装置 Download PDF

Info

Publication number
CN110047809B
CN110047809B CN201811503526.6A CN201811503526A CN110047809B CN 110047809 B CN110047809 B CN 110047809B CN 201811503526 A CN201811503526 A CN 201811503526A CN 110047809 B CN110047809 B CN 110047809B
Authority
CN
China
Prior art keywords
metal line
switching unit
semiconductor device
global
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811503526.6A
Other languages
English (en)
Other versions
CN110047809A (zh
Inventor
金锺赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110047809A publication Critical patent/CN110047809A/zh
Application granted granted Critical
Publication of CN110047809B publication Critical patent/CN110047809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种包括开关单元的半导体装置，所述半导体装置包括：第一开关单元和第二开关单元，设置在基底上并且彼此分隔开；第一金属线，电连接到第一开关单元；第二金属线，电连接到第二开关单元；第三金属线，置于第一金属线和第二金属线之间；第一全局金属线，在平面图中与第一开关单元和第二开关单元至少部分地叠置，并且使第一金属线和第二金属线电连接；以及第二全局金属线，在平面图中与第一全局金属线相邻，并且电连接到第三金属线。

Description

包括开关单元的半导体装置
本申请要求于2018年1月17日在韩国知识产权局提交的第10-2018-0006167号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用而全部包含于此。
技术领域
本公开的示例实施例涉及一种半导体装置，更具体地，涉及用于向标准单元供应虚设电压的开关单元的布置。
背景技术
半导体装置指利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体材料实现的装置。半导体装置可以包括可以由利用电源驱动的晶体管组成的多个单元。
然而，外部电源不直接供应到标准单元。相反，外部电源输入到产生虚设电压的被称为“开关单元”的元件。从开关单元输出的虚设电压施加到标准单元。必须向标准单元供应足够的虚设电压，以便稳定地驱动半导体装置。另外，必须平稳地向标准单元供应接地电压。
然而，密集安置开关单元以向标准单元供应虚设电压和接地电压导致面积增加并使互连复杂化。在这种情况下，会降低半导体装置的性能。
发明内容
一个或更多个示例实施例提供用于有效地向标准单元供应虚设电压的开关单元的布图。
根据示例实施例的方面，提供一种半导体装置，所述半导体装置包括：第一开关单元和第二开关单元，设置在基底上并且沿第一方向和与第一方向垂直的第二方向彼此分隔开；第一金属线，电连接到第一开关单元并且在第二方向上延伸；第二金属线，电连接到第二开关单元并且在第二方向上延伸；第三金属线，置于第一金属线和第二金属线之间并且在第二方向上延伸；第一全局金属线，在第一方向上延伸，在平面图中与第一开关单元和第二开关单元至少部分地叠置，并且使第一金属线和第二金属线电连接，第一全局金属线被配置为接收电源电压；以及第二全局金属线，在第一方向上延伸，在平面图中在第二方向上与第一全局金属线相邻，并且电连接到第三金属线，第二全局金属线被配置为接收接地电压。
根据另一示例实施例的方面，提供一种半导体装置，所述半导体装置包括：第一开关单元和第二开关单元，设置在基底上并彼此间隔开；第一全局金属线，在第一方向上延伸并且在平面图中与第一开关单元和第二开关单元至少部分地叠置，第一全局金属线被配置为向第一开关单元和第二开关单元供应电源电压；以及第二全局金属线，在第一方向上延伸并且在垂直于第一方向的第二方向上与第一全局金属线相邻，第二全局金属线被配置为向形成在基底上的标准单元供应接地电压，第二开关单元和第一开关单元形成在基底中形成的不同的阱之上。
根据又一示例实施例的方面，提供一种半导体装置，所述半导体装置包括：第一开关单元，包括形成在多个第一N阱上的多个第一晶体管，所述多个第一N阱在基底上在第一方向上延伸并且沿与第一方向垂直的第二方向布置；第二开关单元，包括形成在多个第二N阱上的多个第二晶体管，所述多个第二N阱在基底上在第一方向上延伸并且沿第二方向上布置；第一全局金属线，在第一方向上延伸并且在平面图中与第一开关单元和第二开关单元至少部分地叠置，第一全局金属线被配置为向第一开关单元和第二开关单元供应电源电压；第二全局金属线，在第一方向上延伸并且在第二方向上与第一全局金属线相邻，第二全局金属线被配置为向形成在基底上的标准单元供应接地电压。
附图说明
通过下面结合附图进行的详细的描述，以上和其它方面、特征和优点将变得明显，在附图中：
图1是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图2是示出图1中示出的半导体装置的部分“A”的布图；
图3是示出根据示例实施例在半导体装置的第一堆叠过孔附近的互连件的三维图；
图4是示出图1中示出的半导体装置的部分“A”的布图；
图5是示出图1中示出的半导体装置的部分“B”的布图；
图6是示出根据示例实施例在半导体装置的第二堆叠过孔附近的互连件的三维视图；
图7是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图8是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图9是示出图8中示出的半导体装置的部分“D”的互连件的三维视图；
图10是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图11是示出图10中示出的半导体装置的部分“D”的互连件的三维视图；
图12是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图13是示出根据示例实施例的包括开关单元的半导体装置的布图的视图；
图14是示出用于设计根据示例实施例的半导体装置的布图设计系统的框图；
图15是示出根据示例实施例的设计和制造半导体装置的流程图；
图16是沿图2的线I-I'截取的剖视图；
图17是沿图2的线II-II'截取的剖视图；
图18是沿图2的线III-III'截取的剖视图；以及
图19是示出根据示例实施例的包括开关单元的布图的电子装置的框图。
具体实施方式
图1是示出根据示例实施例的包括开关单元的半导体装置的布图的视图。
这里，单元可以指在设计半导体装置的布图、制造半导体装置和/或对半导体装置测试时提供的各种逻辑元件。也就是说，可以从布图设计工具的单元库提供单元。可选地或另外地，可以由制造商在半导体制造工艺中提供单元。
单元可以指标准单元或开关单元。开关单元可以是被配置为基于从外部供应的电源电压VDD生成虚设电压VVDD的元件。另外，标准单元可以是用于实现逻辑电路的各种单元中的任何一种。例如，标准单元可以指各种逻辑门(诸如AND门、OR门、NOR门、XOR门和NOT门)中的任何一种。
参照图1，半导体装置100可以包括金属氧化物半导体(MOS)类开关单元(SWCell)。半导体装置100还可以包括插置在开关单元之间的标准单元。
开关单元可以沿第一方向D1安置。开关单元可以安置为在俯视图或平面图中与第一全局金属线GML1叠置。与第一全局金属线GML1相比，开关单元在俯视图中不与第二全局金属线GML2叠置。如图所示，第一全局金属线GML1和第二全局金属线GML2安置在布图的最上面的层中，但是示例实施例不限于此。例如，第一全局金属线GML1和第二全局金属线GML2可以安置在距基底相同的水平处。
开关单元可以安置在与行方向上相邻的开关单元的行不同的行。第一全局金属线GML1可以被划分为第一行Row1和第二行Row2，被划分的行之间的边界是作为安置开关单元的标准的虚设边界。例如，行方向可以指方向“D1”。例如，将要安置在第一列Col1处的开关单元可以安置在第一全局金属线GML1的第一行Row1处。将要安置在第二列Col2处的开关单元可以安置在第一全局金属线GML1的第二行Row2处。将要安置在第三列Col3处的开关单元可以安置在第一全局金属线GML1的第一行Row1处。
开关单元可以沿第二方向D2安置。在示例实施例中，如图1中所示，9个开关单元沿三个列Col1、Col2和Col3安置。
第一金属线ML11和第二金属线ML12可以沿第二方向D2安置。例如，安置在一列的一对第一金属线ML11和第二金属线ML12可以在俯视图中与开关单元叠置。电源电压VDD可以通过第一金属线ML11供应到开关单元，虚设电压VVDD可以通过第二金属线ML12从开关单元输出。可以设置使第一金属线ML11和开关单元连接并且形成在第三方向D3上的过孔和使第二金属线ML12和开关单元连接并且形成在第三方向D3上的过孔。
第三金属线ML13可以沿第二方向D2安置。例如，第三金属线ML13可以安置在相邻的第二金属线ML12之间。此外，如所示，第三金属线ML13和第二金属线ML12之间的距离“d1”可以与所述第二金属线ML12和与所述第二金属线ML12相邻的另一第三金属线ML13之间的距离“d2”基本相同。可以通过第三金属线ML13供应接地电压VSS。接地电压VSS可以通过一个或更多个互连件和/或一个或更多个过孔供应到开关单元和/或标准单元。例如，第一金属线ML11、第二金属线ML12和第三金属线ML13可以形成在相同的水平处，然而，示例实施例不限于此。
第一全局金属线GML1和第二全局金属线GML2可以形成在形成有第一金属线ML11、第二金属线ML12和第三金属线ML13的层上或上方。第一全局金属线GML1和第二全局金属线GML2可以在第一方向D1上延伸，并且可以沿第二方向D2交替地安置。第一全局金属线GML1在第二方向D2上的宽度可以与第二全局金属线GML2在第二方向D2上的宽度相同或不同。可以通过第一全局金属线GML1供应电源电压VDD，可以通过第二全局金属线GML2供应接地电压VSS。
第一全局金属线GML1和第一金属线ML11可以通过第一堆叠过孔V21连接。第二全局金属线GML2和第三金属线ML13可以通过第二堆叠过孔V22连接。第一堆叠过孔V21和第二堆叠过孔V22中的每个可以包括穿过至少一个互连层的至少一个过孔。
根据如上所述的金属线和过孔的安置和连接，施加到第一全局金属线GML1的电源电压VDD通过第一堆叠过孔V21传输到第一金属线ML11。施加到第一金属线ML11的电源电压VDD通过过孔施加到开关单元，从而开关单元产生虚设电压VVDD。虚设电压VVDD可以提供到与开关单元安置在同一行处的标准单元。可选地或另外地，虚设电压VVDD可以通过过孔传输到第二金属线ML12，以便被提供到在俯视图中安置在与第二全局金属线GML2叠置的区域中的标准单元。
根据上述安置/配置，传输电源电压VDD所经的一个或更多个互连件与传输接地电压VSS所经的一个或更多个互连件的距离可以被最小化，并且可以简化互连件。另外，因为在第一方向D1上相邻的两个开关单元安置在不同的行处，所以虚设电压VVDD可以被有效地供应到未被每个开关单元覆盖的区域。
图2是示出图1中示出的半导体装置的部分“A”的布图。
半导体装置100可以包括基底P-sub、开关单元SW Cell、虚设电压线132、接地线134、第一金属线ML11以及第二金属线ML12。
基底P-sub可以掺杂有P型掺杂剂。N阱可以形成在基底P-sub中。N阱可以是基底P-sub的掺杂有N型掺杂剂的区域。N阱可以在第一方向D1上延伸，并且可以沿第二方向D2形成在基底P-sub中/上。例如，N阱的宽度或两个相邻的N阱之间的宽度可以定义为“1H”(H表示高度)。在这种情况下，N阱的宽度可以与两个相邻N阱之间的宽度相同或不同。例如，在通过分别在N阱和基底P-sub中形成P沟道金属氧化物半导体(PMOS)晶体管和N沟道金属氧化物半导体(NMOS)晶体管来形成反相器的情况下，反相器可以是具有2H的标准单元。
开关单元SW Cell可以形成在基底P-sub上。开关单元SW Cell可以用(但不限于)一个或更多个晶体管(诸如金属氧化物半导体场晶体管(MOSFET)或鳍式场效应晶体管(FinFET)等)来实现。例如，开关单元SW Cell可以是基于PMOS晶体管的开关单元。然而，在另一示例实施例中，开关单元SW Cell可以是基于形成在基底P-sub中的NMOS晶体管的开关单元。
开关单元SW Cell可以是形成在多个N阱中的多高度单元。在示例实施例中，开关单元SW Cell在图2中被示出为具有4H的高度和“W”的宽度，但示例实施例不限于此。此外，开关单元SW Cell被示出为形成在第二行Row2处。如图1中所示，在第一方向D1上与开关单元SW Cell相邻的另一开关单元可以形成在第一行Row1处。换句话说，形成在第一行Row1处的开关单元SW Cell不与相邻的开关单元SW Cell共享N阱。
虚设电压线132和接地线134可以沿第二方向D2交替地形成。虚设电压线132和接地线134可以在第一方向D1上延伸。虚设电压线132和接地线134中的每个可以形成在N阱和基底P-sub的边界上。例如，虚设电压线132和接地线134可以形成在开关单元SW Cell上。虚设电压线132和接地线134可以形成在距基底P-sub的相同的水平(或层)处，但是示例实施例不限于此。
虚设电压线132可以向相邻的标准单元提供从开关单元SW Cell供应的虚设电压VVDD。接地线134可以向相邻的标准单元提供从外部供应的接地电压VSS。
第一过孔V11可以形成在开关单元SW Cell上。第一过孔V11可以使第一金属线ML11和开关单元SW Cell电连接。详细地，第一过孔V11可以是从第一金属线ML11供应的电源电压VDD传输到开关单元SW Cell所经的路径。作为示例，在图2中示出为形成有一个第一过孔V11，但是示例实施例不限于此。
第二过孔V12可以形成在开关单元SW Cell上。第二过孔V12可以使第二金属线ML12和开关单元SW Cell电连接。详细地，第二过孔V12可以是由开关单元SW Cell生成的虚设电压VVDD传输到第二金属线ML12所经的路径。示例在图2中示出为形成有两个第二过孔V12，但过孔的数量不限于此。例如，如果开关单元SW Cell是具有6H的开关单元，则可以提供三个第二过孔V12。
第三过孔V13可以形成在形成在第三行Row3处的虚设电压线132上。第三过孔V13可以使第二金属线ML12与形成在第三行Row3处的虚设电压线132电连接。详细地，第三过孔V13可以是由开关单元SW Cell生成的虚设电压VVDD通过第二过孔V12和第二金属线ML12传输到第三行Row3的虚设电压线132所经的路径。
第一堆叠过孔V21可以形成在第一金属线ML11上。例如，第一堆叠过孔V21可以用穿过一个层的一个过孔来实现。可选地，第一堆叠过孔V21可以用穿过两个或更多个层的两个或更多个过孔来实现。第一堆叠过孔V21可以使第一金属线ML11与第一全局金属线GML1电连接(参照图1)。详细地，第一堆叠过孔V21可以是从外部通过第一全局金属线GML1供应的电源电压VDD传输到第一金属线ML11所经的路径。
第一全局金属线GML1可以形成在第一堆叠过孔V21上。例如，如图1中所示，第一全局金属线GML1可以与第一行Row1和第二行Row2叠置。也就是说，第一全局金属线GML1可以在第一方向D1上延伸。电源电压VDD可以通过第一全局金属线GML1来供应。
图3是示出根据示例实施例在半导体装置的第一堆叠过孔V21附近的互连件的三维图，将参照图1和图2进行描述。
穿过第一中间层IL1的第一过孔V11和第二过孔V12可以形成在开关单元SW Cell上。另外，可以形成用于将虚设电压VVDD供应到安置在与开关单元SW Cell的行不同的行处的标准单元的第三过孔V13。第一中间层IL1可以包括一个或更多个互连层。例如，每个互连层可以包括一个或更多个金属互连件。也就是说，第一过孔V11、第二过孔V12和第三过孔V13可以穿过第一中间层IL1的一个或更多个互连层。
穿过第二中间层IL2的第一堆叠过孔V21可以形成在第一金属线ML11上。第二中间层IL2可以包括一个或更多个互连层。
开关单元SW Cell可以在俯视图中与第一全局金属线GML1叠置，而不会与第二全局金属线GML2叠置。在俯视图中，第一金属线ML11和第二金属线ML12安置为在第二方向D2上横跨开关单元SW Cell。因此，使开关单元SW Cell和第一金属线ML11连接的第一过孔V11以及使开关单元SW Cell和第二金属线ML12连接的第二过孔V12在俯视图中与开关单元SWCell叠置。另外，使第一全局金属线GML1和第一金属线ML11连接的第一堆叠过孔V21在俯视图中与开关单元SW Cell叠置。
根据上述安置，因为简化了用于供应电源电压VDD的路径和用于供应虚设电压VVDD的路径，所以可以改善布线的有效性，并且可以降低复杂性。
图4是示出图1中示出的半导体装置的部分“A”的布图。图4中示出的示例实施例与参照图2和图3描述的示例实施例相似。下面，将参照图1和图4主要描述不同之处。
半导体装置可以包括基底P-sub、N阱、开关单元SW Cell、虚设电压线132、接地线134、第一金属线ML11以及第二金属线ML12。另外，半导体装置还可以包括抽头单元以及使第一金属线ML11和抽头单元连接的第四过孔V14。
抽头单元可以形成在与开关单元SW Cell相邻的N阱上。抽头单元可以对应于掺杂有N型掺杂剂的区域。例如，抽头单元的掺杂浓度可以不同于N阱的掺杂浓度。抽头单元可以防止半导体装置中发生的闩锁现象(也被称为闭锁现象、锁定现象)。
在图4的示例实施例中，抽头单元被示出为形成在沿第二方向D2与开关单元SWCell相邻的N阱中。然而，在其它示例实施例中，可以各种改变或修改抽头单元的安置。例如，一个或更多个抽头单元可以形成在沿第一方向D1与开关单元SW Cell相邻的一个或更多个N阱中。
图5是示出图1中示出的半导体装置的部分“B”的布图，将参照图1和图5进行描述。
除了参照图2描述的组件(例如，基底、N阱、开关单元、虚设电压线、接地线、第一金属线以及第二金属线)之外，半导体装置100还可以包括第三金属线ML13。
接地线134可以形成在基底P-sub上。然而，接地线134可以不与基底P-sub接触，并且可以形成在形成在基底P-sub上的标准单元上。例如，接地线134可以在第一方向D1上延伸，并且可以形成在基底P-sub的与N阱接触的部分处。
第五过孔V15和第六过孔V16可以形成在第三金属线ML13上。第五过孔V15和第六过孔V16可以穿过形成在接地线134上的一个或更多个互连层。如图5中所示，第五过孔V15可以在俯视图中与第二堆叠过孔V22叠置，第六过孔V16可以在俯视图中不与第二堆叠过孔V22叠置。
第三金属线ML13可以沿第二方向D2形成在接地线134上。例如，第三金属线ML13可以形成在与图2中示出的第一金属线ML11和第二金属线ML12相同的水平处。也就是说，从基底P-sub到第三金属线ML13的高度可以与从基底P-sub到第一金属线ML11和第二金属线ML12的高度相同。然而，示例实施例不限于此。
第二堆叠过孔V22可以形成在第三金属线ML13上。第二堆叠过孔V22可以穿过形成在第三金属线ML13上的一个或更多个互连层。
第二全局金属线GML2可以形成在第二堆叠过孔V22上。例如，如图1中所示，第二全局金属线GML2可以在第一方向D1上延伸，并且可以不与安置有开关单元SW Cell的行Row1和行Row2叠置。
图6是示出根据示例实施例在半导体装置的第二堆叠过孔V22附近的互连件的三维视图，将参照图1和图6一起进行描述。
穿过第一中间层IL1的第五过孔V15和第六过孔V16可以形成在接地线134上。第一中间层IL1可以包括一个或更多个互连层，每个互连层可以包括一个或更多个金属互连件。也就是说，第五过孔V15和第六过孔V16可以穿过第一中间层IL1的一个或更多个互连层。
穿过第二中间层IL2的第二堆叠过孔V22可以形成在第三金属线ML13上。第二中间层IL2可以包括一个或更多个互连层。也就是说，第二堆叠过孔V22可以穿过第二中间层IL2的一个或更多个互连层。
第二堆叠过孔V22可以在俯视图中与第二全局金属线GML2叠置，而可以不与第一全局金属线GML1叠置。根据上述安置，由于用于供应接地电压VSS的路径被简化，所以可以改善布线的有效性，并且可以降低复杂度。
图7是示出根据示例实施例的包括开关单元的半导体装置200的布图的视图。与参照图1至图6描述的示例实施例相比，在俯视图中，开关单元中的至少一部分开关单元可以与第二全局金属线GML2以及第一全局金属线GML1叠置。下面，将主要描述不同之处。
参照由“C”标记的虚线框，开关单元在俯视图中大体上与第一全局金属线GML1叠置。另外，该开关单元的一部分在俯视图中与第二全局金属线GML2叠置。
此外，第一堆叠过孔V21与第一全局金属线GML1叠置而不与第二全局金属线GML2叠置。这是为了简化电源电压VDD通过第一全局金属线GML1、第一堆叠过孔V21、第一金属线(例如，图3的ML11)和第一过孔(例如，图3的V11)传输到开关单元所经的路径。
如在俯视图中第一堆叠过孔V21与第一全局金属线GML1叠置的情况那样，在俯视图中第二堆叠过孔V22与第二全局金属线GML2叠置。这是为了简化接地电压VSS通过第二全局金属线GML2、第二堆叠过孔V22和第五过孔(例如，图6的V15)传输到标准单元所经的路径。
图8是示出根据示例实施例的包括开关单元的半导体装置300的布图的视图。图8的示例实施例与图1的示例实施例相似。然而，在第二方向D2上与开关单元连接的第一金属线ML11没有设置在列Col1、Col2和Col3中的每列处。在示例实施例中，在第二方向D2上与开关单元连接的第一金属线ML11可以设置在第一列Col1和第三列Col3处。相反，设置在第二列Col2的开关单元处的第一金属线彼此不电连接，这将参照图9进行描述。
另外，根据示例实施例，抽头单元(参照图4)可以被设置为与第一列Col1的开关单元和第三列Col3的开关单元相邻。然而，抽头单元可以不设置在第二列Col2的开关单元处。
图9是示出图8中示出的半导体装置的部分“D”的互连件的三维视图，将参照图8和图9进行描述。
第一金属线ML11也设置在图8的框“D”中包括的开关单元上。然而，与图3的示例实施例相比，抽头单元没有设置在第二列Col2的开关单元处。因此，不需要设置向抽头单元提供电源电压VDD且在第二方向D2上连接开关单元的第一金属线(例如，图3的ML11)。相反，在相应的开关单元上设置被分开使得第二列Col2的开关单元彼此不连接的第一金属线ML11。例如，第一金属线ML11可以在俯视图中与第一堆叠过孔V21叠置。
图10是示出根据示例实施例的包括开关单元的半导体装置400的布图的视图。因为图10的示例实施例与图8的示例实施例相似，所以将主要描述不同之处。
如在参照图7描述的示例实施例中那样，在俯视图中，第二列Col2的开关单元中的至少一部分开关单元可以至少部分地与第二全局金属线GML2叠置并且与第一全局金属线GML1叠置。然而，第一堆叠过孔V21与第一全局金属线GML1叠置而不与第二全局金属线GML2叠置。
图11是示出图10中示出的半导体装置的部分“D”的互连件的三维视图。图11中示出的示例实施例与参照图9描述的示例实施例相似。然而，在俯视图中，开关单元与第二全局金属线GML2以及第一全局金属线GML1叠置。开关单元与第一全局金属线GML1叠置的部分和开关单元与第二全局金属线GML2叠置的部分具有不同的阴影。另外，与图9的示例实施例相比，在开关单元上形成一个第二过孔V12，但示例实施例不限于此。
图12是示出根据示例实施例的包括开关单元的半导体装置500的布图的视图。图12的示例实施例与图1的示例实施例相似。下面，将主要描述不同之处。
在参照图1描述的示例实施例中，所有开关单元具有相同的尺寸(例如，4H)。然而，在图12的示例实施例中，开关单元的尺寸可以随开关单元安置的位置而变化。例如，如在参照图1描述的示例实施例中那样，安置在第一列Col1和第三列Col3处的开关单元可以具有4H的尺寸。然而，在参照图12描述的示例实施例中，安置在第二列Col2处的开关单元的尺寸可以与安置在第一列Col1和第三列Col3处的开关单元的尺寸不同。这可以与每个开关单元可覆盖的区域(即，由开关单元顺利地提供虚设电压VVDD的范围)相关联。
参照图12，虚线圆表示每个开关单元所覆盖的范围。也就是说，被具有4H的尺寸且安置在第一列Col1和第三列Col3处的开关单元覆盖的区域的半径是R1。然而，如果安置在第二列Col2处的开关单元的尺寸被设定为与安置在第一列Col1或第三列Col3处的开关单元的尺寸相同，则会存在不必供应虚设电压VVDD的区域。因此，开关单元的尺寸可以减小到开关单元对驱动标准单元没有影响的程度。
为了概念性地示出这一点，安置在第二列Col2处的开关单元被示出为小于安置在其它列的开关单元处的尺寸。因此，被安置在第二列Col2处的开关单元所覆盖的区域的半径“R2”被示出为小于半径“R1”。
示出了安置在第二列Col2处的开关单元的尺寸小的示例。也就是说，可以考虑各种因素(诸如构成开关单元SW Cell的晶体管的数量和两个相邻的开关单元之间的距离)来确定开关单元的尺寸。
图13是示出根据示例实施例的包括开关单元的半导体装置600的布图的视图。图13的示例实施例与上述示例实施例相似。下面，将主要描述不同之处。
参照图13，与上述示例实施例相反，第一全局金属线GML1可以被划分为三行，并且开关单元可以顺序地安置在不同的行处。表示将第一全局金属线GML1划分为三行的虚线是虚设的虚线。
首先，将要安置在第一列Col1处的每个开关单元SW Cell可以在基底上形成为与第一全局金属线GML1的第一行Row1叠置。将要安置在第二列Col2处的每个开关单元SWCell可以在基底上形成为与第一全局金属线GML1的第三行Row3叠置。将要安置在第三列Col3处的每个开关单元SW Cell可以在基底上形成为与第一全局金属线GML1的第二行Row2叠置。结果，可以沿第一方向D1以Z字形安置开关单元。
然而，上述的安置是示例，示例实施例不限于此。例如，在另一示例实施例中，将要安置在第一列Col1处的每个开关单元可以在基底上形成为与第一全局金属线GML1的第一行Row1叠置。将要安置在第二列Col2处的每个开关单元SW Cell可以在基底上形成为与第一全局金属线GML1的第二行Row2叠置。将要安置在第三列Col3处的每个开关单元SW Cell可以在基底上形成为与第一全局金属线GML1的第三行Row3叠置。
虽然在图13中第一全局金属线GML1被示出为被划分为三个虚设区域，但是虚设区域的数量不限于此。例如，第一全局金属线GML1可以沿第二方向D2被划分为三个或更多个虚设区域。
图14是示出用于设计根据示例实施例的半导体装置的布图设计系统的框图。参照图14，布图设计系统1000可以包括至少一个处理器1100、工作存储器1200、输入/输出装置1300和存储器1400。这里，布图设计系统1000可以设置为用于设计根据示例实施例的半导体装置的布图的专用装置。布图设计系统1000可以被配置为驱动各种设计和验证模拟程序。
处理器1100可以执行将要在布图设计系统1000中执行的软件(例如，应用程序、操作系统、装置驱动器)。处理器1100可以执行加载到工作存储器1200的操作系统(OS)。处理器1100可以执行基于OS驱动的各种应用程序。例如，处理器1100可以执行加载到工作存储器1200的布图设计工具1210。
OS或应用程序可以加载到工作存储器1200。一旦启动布图设计系统1000，存储在存储器1400中的OS图像可以按照启动顺序加载到工作存储器1200。布图设计系统1000的全部的输入/输出操作可以得到OS支持。同样的，由用户选择的或用来提供基础服务的应用程序可以加载到工作存储器1200。具体地，用于设计根据示例实施例的布图的布图设计工具1210可以从存储器1400加载到工作存储器1200。
布图设计工具1210可以包括使具体布图图案的形状和位置改变为与由设计规则定义的形状和位置不同的偏置功能。布图设计工具1210可以在改变的偏置数据条件下执行设计规则检查(DRC)。工作存储器1200可以包括易失性存储器，诸如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。然而，示例实施例不限于此。
对设计的布图数据执行光学邻近校正(OPC)的模拟工具1220还可以加载到工作存储器1200。
输入/输出装置1300可以包括可提供有来自设计者的信息或者可向设计者提供信息的各种装置，诸如键盘、鼠标和监视器。例如，可以通过输入/输出装置1300显示模拟工具1220的处理过程和处理结果。
存储器1400被设置为布图设计系统1000的存储介质。存储器1400可以存储应用程序、OS图像和各种类型的数据。例如，存储器1400可以实现为固态驱动器(SSD)、嵌入式多媒体卡(eMMC)或硬盘驱动器(HDD)。存储器1400可以包括但不限于NAND闪存。例如，存储器1400可以包括非易失性存储器，诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(ReRAM)或铁电RAM(FRAM)。
图15是示出根据示例实施例的设计和制造半导体装置的流程图。
在操作S110中，可以利用图14的布图设计系统1000执行半导体集成电路的高级设计。高级设计可以指用计算机语言的高级语言描述设计目标的集成电路。例如，可以使用C语言。与寄存器传输级(RTL)编码或模拟相比，通过高级设计设计的电路可以被更详细地表达。另外，可以将由RTL编码生成的代码转换为网表，网表可以组成半导体装置。组成的示意性电路可以由模拟工具1220验证，并且可以根据验证的结果伴有调整工艺。
在操作S120中，可以设计用于在硅基底上实现逻辑上完成的半导体集成电路的布图。例如，可以参考在高级设计中组成的示意电路或对应于示意电路的网表来执行布图设计。布图设计可以包括两个步骤(安置和布线)。第一步骤(安置)涉及根据规定的设计规则确定在哪里安置单元库中提供的各种标准单元。第二步骤(布线)涉及使标准单元连接。在根据示例实施例的布图设计中，可以安置开关单元以具有蜂窝图案。
可以在布图设计工具中定义利用布图表示具体门级的电路的单元库。该布图可以是定义将要实际形成在硅基底上的晶体管和导电线的图案的尺寸或形状的过程。例如，为了在硅基底上实际形成反相器电路，可以适当地安置将要安置在硅基底上的诸如PMOS晶体管、NMOS晶体管、N阱、栅电极和导电线的布图图案。为此，可以通过搜索来选择单元库中定义的反相器。然后，可以对所选择和安置的标准单元执行布线。上述一系列过程可以由布图设计工具自动执行或手动执行。
在布线之后，可以执行验证来确定设计中是否出现违反设计规则的部分。例如，验证操作可以包括用于验证布图是否被设计为对应于设计规则的设计规则检查(DRC)、用于验证布图中是否出现电断开的电学规则检查(ERC)、用于确定布图是否匹配门级网表的布图与示意图对比(LVS，layout vs schematic)。
在操作S130中，可以执行光学邻近校正(OPC)。可以通过利用光刻工艺在硅基底上实现通过布图设计获得的布图图案。这里，OPC可以指用于校正光刻工艺中出现的失真的技术。也就是说，可以通过OPC来校正失真或工艺影响，其中，失真是例如在利用设计的布图图案的曝光工艺中由于光的特性引起的折射。在执行OPC时，可以精细地改变设计的布图图案的形状和位置。
在操作S140中，可以基于通过OPC改变的布图来制造光掩模。通常，可以以描绘布图图案的方式通过利用涂覆在玻璃基底上的铬薄层来制造光掩模。
在操作S150中，可以通过利用制造的光掩模来制造半导体装置。在通过利用光掩模来制造半导体装置的工艺中，可以重复各种方式的曝光和蚀刻工艺。通过这样的工艺，可以在硅基底上顺序地形成在设计布图时所确定的图案。
下面，将描述根据示例实施例制造半导体装置的方法。详细地，将描述制造半导体装置的开关单元的方法。图16是沿图2的线I-I'截取的剖视图。图17是沿图2的线II-II'截取的剖视图。图18是沿图2的线III-III'截取的剖视图。
参照图2和图16至图18，可以设置基底P-sub。例如，基底P-sub可以是硅基底、锗基底或绝缘体上硅(SOI)基底。可以在基底P-sub上形成有源图案FN。可以形成填充有源图案FN之间的空间的第一隔离层STI1。可以在基底P-sub上形成用于限定PMOSFET区PR的第二隔离层STI2。可以通过浅沟槽隔离(STI)工艺形成第一隔离层STI1和第二隔离层STI2。例如，第一隔离层STI1和第二隔离层STI2可以包括氧化硅层。
第一隔离层STI1和第二隔离层STI2可以在与第三方向D3相反的方向上具有深度。例如，第三方向D3可以是垂直于基底P-sub的上表面的方向。例如，第一隔离层STI1的深度可以比第二隔离层STI2的深度浅。在这种情况下，可以通过不同的工艺形成第一隔离层STI1和第二隔离层STI2。在另一示例实施例中，可以同时形成第一隔离层STI1和第二隔离层STI2，第一隔离层STI1的深度可以与第二隔离层STI2的深度基本相同。
可以在有源图案FN上形成与有源图案FN交叉并在第二方向D2上延伸的栅电极GP。栅电极GP可以形成为在第二方向D2上彼此间隔开。可以在每个栅电极GP下方形成栅极绝缘图案GI，可以在每个栅电极GP的相对侧上形成栅极间隔件GS。另外，可以形成覆盖栅电极GP的上表面的覆盖图案CP。可以形成覆盖栅电极GP的第一层间绝缘层110。
栅电极GP可以包括掺杂的半导体、金属和导电金属氮化物中的至少一种。栅极绝缘图案GI可以包括氧化硅层和氮氧化硅层，或者可以包括介电常数大于氧化硅层的介电常数的高k介电层。覆盖图案CP和栅极间隔件GS中的每个可以包括氧化硅层、氮化硅层和氮氧化硅层中的至少一种。第一层间绝缘层110可以包括氧化硅层或氮氧化硅层。
可以在有源图案FN中形成源区/漏区SD以安置在每个栅电极GP的相对的侧处。源区/漏区SD可以是p型杂质区域或n型杂质区域。
源区/漏区SD可以是通过外延生长工艺形成的外延图案。源区/漏区SD可以包括不同于基底P-sub的半导体元素的半导体元素。例如，源区/漏区SD可以包括晶格常数大于或小于基底P-sub的半导体元素的晶格常数的半导体元素。因为源区/漏区SD包括与基底P-sub中包括的半导体元素不同的半导体元素，所以可以将压应力或张应力施加到源区/漏区SD之间的沟道区AF。例如，当基底P-sub是硅基底时，PMOSFET区PR的源区/漏区SD可以包括嵌入的硅锗(SiGe)或锗。这里，源区/漏区SD可以向沟道区AF提供压应力。
可选地或附加地，半导体装置还可以包括作为NMOS晶体管的开关单元。在这种情况下，NMOSFET的源区/漏区SD可以包括碳化硅(SiC)，因此，张应力可以施加到沟道区。结果，可以改善沟道区AF中产生的载流子的迁移率。
可以在栅电极GP之间形成源极/漏极接触件CA1和CA2。源极/漏极接触件CA1和CA2可以直接连接到源区/漏区SD以用于电连接。源极/漏极接触件CA1和CA2可以设置在第一层间绝缘层110中。源极/漏极接触件CA1和CA2中的至少一个可以使在第一方向D1上平行地安置的源区/漏区SD连接。
可以在第一层间绝缘层110上形成栅极接触件CB。每个栅极接触CB可以穿过覆盖图案CP直接连接到栅电极GP。栅极接触件CB的下表面可以高于源极/漏极接触件CA的下表面。另外，栅极接触件CB的下表面可以高于源极/漏极区域SD的上表面。可以经栅极接触件CB向栅极图案GP施加偏置电压来驱动开关单元。
可以在第一层间绝缘层110上形成第二层间绝缘层120。可以形成穿过第二层间绝缘层120的第一内过孔V1和第二内过孔V2。第一内过孔V1可以与源极/漏极接触件CA1电连接，第二内过孔V2可以与源极/漏极接触件CA2电连接。可以在第二层间绝缘层120上形成第三层间绝缘层130。
可以在第三层间绝缘层130中形成第一内金属线ML1和第二内金属线ML2。第一内金属线ML1使第一过孔V11(参照图1)和第一内过孔V1电连接。可选地，可以不形成第一内金属线ML1，第一过孔V11和第一内过孔V1可以彼此直接连接。第二内金属线ML2使虚设电压线132和第二内过孔V2电连接。可选地，可以不形成第二内金属线ML2，虚设电压线132和第二内过孔V2可以彼此直接连接。
图19是示出根据示例实施例的包括开关单元的布图的电子装置的框图。例如，电子装置2000可以实现为智能手机、平板计算机、台式计算机、膝上型计算机或可穿戴装置。
电子装置2000可以包括图像处理装置2100、主处理器2200、工作存储器2300、存储器2400、显示器2500、通信块2600和用户界面2700。
图像处理装置2100可以包括用于拍摄图像的图像传感器2110和用于处理拍摄的图像的图像处理器2120。
主处理器2200可以控制电子装置2000的全部操作。主处理器2200可以驱动基于文件系统的OS。主处理器2200可以包括用于实现执行各种功能的逻辑块的标准单元。另外，主处理器2200可以包括用于向标准单元提供虚设电压VVDD的开关单元。例如，可以根据上述示例实施例来安置/形成主处理器2200的开关单元。例如，开关单元可以形成如图19中示出的蜂窝图案。
工作存储器2300可以临时存储用于电子装置2000的操作的数据。例如，例如，定义存储在存储器2400中的数据的逻辑地址和物理地址之间的映射关系的闪存转换层(FTL)可以加载到工作存储器2300。例如，工作存储器2300可以包括易失性存储器(诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)等)和/或非易失性存储器(诸如相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)等)。
存储器2400可以存储数据。例如，存储器2400可以包括非易失性存储器装置，诸如闪存、PRAM、MRAM、ReRAM或FRAM。
显示器2500可以包括显示面板和显示器串行接口(DSI)外围电路。例如，显示面板可以实现为诸如液晶显示(LCD)装置、发光二极管(LED)显示装置、有机LED(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置等的各种装置。嵌入在主处理器2200中的DSI主机可以通过DSI与显示面板执行串行通信。DSI外围电路可以包括驱动显示面板所需的时序控制器、源极驱动器等。
通信块2600可以通过天线与外部装置/系统交换信号。通信块2600的收发器2610和调制器/解调器(MODEM)2620可以按以下无线通信协议处理与外部装置/系统交换的信号，所述无线通信协议为诸如长期演进(LTE)、全球微波接入的互操作性(WiMax)、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、无线保真(Wi-Fi)或射频识别(RFID)。
用户接口2700可以包括至少一个输入接口，例如，键盘、鼠标、小键盘、按钮、触摸面板、触摸屏幕、触摸板、触摸球、陀螺仪传感器、振动传感器以及加速度传感器。
电子装置2000的组件可以基于各种接口协议中的一种或更多种来交换数据，各种接口协议为例如通用串行总线(USB)、小型计算机系统接口(SCSI)、外围组件互连规范(PCIe)、移动PCIe(M-PCIe)、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)、集成驱动电子设备(IDE)、增强型IDE(EIDE)、非易失性存储器规范(NVMe)和通用闪存(UFS)。
根据示例实施例，可以通过有效地设置开关单元来将虚设电压有效地供应到标准单元。
另外，根据示例实施例，可以简化用于供应虚设电压和接地电压的互连件。
虽然上面已经示出并描述了示例实施例，但对于本领域技术人员来说将明显的是，在不脱离本公开的范围的情况下，可以作出各种改变和修改。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
第一开关单元和第二开关单元，设置在基底上并且沿第一方向和与第一方向垂直的第二方向彼此分隔开；
第一金属线，电连接到第一开关单元并且在第二方向上延伸；
第二金属线，电连接到第二开关单元并且在第二方向上延伸；
第三金属线，置于第一金属线和第二金属线之间并且在第二方向上延伸；
第一全局金属线，在第一方向上延伸，在平面图中与第一开关单元和第二开关单元至少部分地叠置，并且使第一金属线和第二金属线电连接，第一全局金属线被配置为接收电源电压；以及
第二全局金属线，在第一方向上延伸，在平面图中在第二方向上与第一全局金属线相邻，并且电连接到第三金属线，第二全局金属线被配置为接收接地电压。
2.根据权利要求1所述的半导体装置，所述半导体装置还包括：
第一堆叠过孔，电连接到第一金属线和第一全局金属线；
第二堆叠过孔，电连接到第二金属线和第一全局金属线；以及
第三堆叠过孔，电连接到第三金属线和第二全局金属线。
3.根据权利要求2所述的半导体装置，所述半导体装置还包括：
第一过孔，电连接到第一金属线和第一开关单元；以及
第二过孔，电连接到第二金属线和第二开关单元。
4.根据权利要求1所述的半导体装置，所述半导体装置还包括：
接地线，在第三金属线下方沿第一方向延伸；以及
第三过孔，电连接到第三金属线和接地线。
5.根据权利要求1所述的半导体装置，所述半导体装置还包括在第二方向上延伸的第四金属线和第五金属线，
其中，第一开关单元被配置为通过第四金属线输出虚设电压，以及
其中，第二开关单元被配置为通过第五金属线输出虚设电压。
6.根据权利要求5所述的半导体装置，所述半导体装置还包括：
第四过孔，电连接到第一开关单元和第四金属线；以及
第五过孔，电连接到第二开关单元和第五金属线。
7.根据权利要求1所述的半导体装置，其中，在平面图中，第二全局金属线不与第一开关单元和第二开关单元叠置。
8.根据权利要求1所述的半导体装置，其中，第一开关单元包括形成在多个第一N阱上的一个或更多个第一晶体管，所述多个第一N阱在第一方向上延伸并且在第二方向上相邻，并且
其中，第二开关单元包括形成在一个或更多个第二N阱上的一个或更多个第二晶体管，所述一个或更多个第二N阱在第一方向上延伸并且在第二方向上相邻。
9.根据权利要求1所述的半导体装置，其中，第一金属线、第二金属线和第三金属线形成在距基底的第一水平处，并且
其中，第一全局金属线和第二全局金属线形成在距基底的第二水平处。
10.根据权利要求1所述的半导体装置，其中，第一开关单元和第二开关单元是基于P沟道金属氧化物半导体晶体管的。
11.根据权利要求10所述的半导体装置，所述半导体装置还包括：
抽头单元，形成在沿第二方向与第一开关单元或第二开关单元相邻的N阱中；
第六过孔，电连接到抽头单元和第一金属线。
12.一种半导体装置，所述半导体装置包括：
第一开关单元和第二开关单元，设置在基底上并彼此间隔开；
第一全局金属线，在第一方向上延伸并且在平面图中与第一开关单元和第二开关单元至少部分地叠置，第一全局金属线被配置为经由在垂直于第一方向的第二方向上延伸的第一金属线向第一开关单元供应电源电压和经由在第二方向上延伸的第二金属线向第二开关单元供应电源电压；以及
第二全局金属线，在第一方向上延伸并且在垂直于第一方向的第二方向上与第一全局金属线相邻，第二全局金属线被配置为向形成在基底上的标准单元供应接地电压；
其中，第二开关单元和第一开关单元形成在基底中形成的不同的阱之上。
13.根据权利要求12所述的半导体装置，其中，
第一金属线在平面图中与第一开关单元相交，
第二金属线在平面图中与第二开关单元相交，
其中，所述半导体装置还包括：第三金属线，置于第一金属线和第二金属线之间，在第二方向上延伸，并且电连接到第二全局金属线。
14.根据权利要求13所述的半导体装置，所述半导体装置还包括：
第一堆叠过孔，电连接到第一金属线和第一全局金属线；
第二堆叠过孔，电连接到第二金属线和第一全局金属线；以及
第三堆叠过孔，电连接到第三金属线和第二全局金属线。
15.根据权利要求13所述的半导体装置，所述半导体装置还包括：
第一过孔，电连接到第一金属线和第一开关单元；以及
第二过孔，电连接到第二金属线和第二开关单元。
16.根据权利要求13所述的半导体装置，所述半导体装置还包括在第二方向上延伸的第四金属线和第五金属线，
其中，第一开关单元被配置为通过第四金属线输出虚设电压，并且
其中，第二开关单元被配置为通过第五金属线输出虚设电压。
17.根据权利要求12所述的半导体装置，其中，在平面图中，第二全局金属线不与第一开关单元和第二开关单元叠置。
18.一种半导体装置，所述半导体装置包括：
第一开关单元，包括形成在多个第一N阱上的多个第一晶体管，所述多个第一N阱在基底上在第一方向上延伸并且沿与第一方向垂直的第二方向布置；
第二开关单元，包括形成在多个第二N阱上的多个第二晶体管，所述多个第二N阱在基底上在第一方向上延伸并且沿第二方向布置；
第一全局金属线，在第一方向上延伸并且在平面图中与第一开关单元和第二开关单元至少部分地叠置，第一全局金属线被配置为经由在第二方向上延伸的第一金属线向第一开关单元供应电源电压和经由在第二方向上延伸的第二金属线向第二开关单元供应电源电压；以及
第二全局金属线，在第一方向上延伸并且在第二方向上与第一全局金属线相邻，第二全局金属线被配置为向形成在基底上的标准单元供应接地电压。
19.根据权利要求18所述的半导体装置，其中，
第一金属线与第一开关单元相交，
第二金属线与第二开关单元相交，
其中，所述半导体装置还包括：第三金属线，置于第一金属线和第二金属线之间，在第二方向上延伸，并且电连接到第二全局金属线。
20.根据权利要求19所述的半导体装置，所述半导体装置还包括：
第一堆叠过孔，电连接到第一金属线和第一全局金属线；
第二堆叠过孔，电连接到第二金属线和第一全局金属线；以及
第三堆叠过孔，电连接到第三金属线和第二全局金属线。
CN201811503526.6A 2018-01-17 2018-12-10 包括开关单元的半导体装置 Active CN110047809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180006167A KR102541506B1 (ko) 2018-01-17 2018-01-17 스위치 셀들을 포함하는 반도체 장치
KR10-2018-0006167 2018-01-17

Publications (2)

Publication Number Publication Date
CN110047809A CN110047809A (zh) 2019-07-23
CN110047809B true CN110047809B (zh) 2023-09-29

Family

ID=67213336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811503526.6A Active CN110047809B (zh) 2018-01-17 2018-12-10 包括开关单元的半导体装置

Country Status (4)

Country Link
US (1) US10622307B2 (zh)
KR (1) KR102541506B1 (zh)
CN (1) CN110047809B (zh)
TW (1) TWI736810B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7160105B2 (ja) * 2018-09-28 2022-10-25 株式会社ソシオネクスト 半導体装置
US11710733B2 (en) * 2020-03-03 2023-07-25 Qualcomm Incorporated Vertical power grid standard cell architecture
KR20220101226A (ko) 2021-01-11 2022-07-19 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 디자인 방법 및 반도체 장치의 제조 방법
US20230145187A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Integrated circuit device and electronic device including the same
CN118036537A (zh) * 2022-11-04 2024-05-14 长鑫存储技术有限公司 开关标准单元、开关以及版图设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752337A (zh) * 2013-12-30 2015-07-01 国际商业机器公司 半导体结构及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590962B2 (en) 2003-12-17 2009-09-15 Sequence Design, Inc. Design method and architecture for power gate switch placement
JP4200926B2 (ja) 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
TWI393189B (zh) * 2004-11-26 2013-04-11 Sequence Design Inc 用於電源閘開關配置之設計方法與架構
TWI259939B (en) * 2004-12-02 2006-08-11 Univ Nat Chiao Tung A power gating structure with concurrent data retention and intermediate modes
JP2007095787A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp 半導体集積回路
US7509613B2 (en) * 2006-01-13 2009-03-24 Sequence Design, Inc. Design method and architecture for power gate switch placement and interconnection using tapless libraries
KR100780750B1 (ko) * 2006-05-11 2007-11-30 한국과학기술원 표준 셀과 파워 게이팅 셀을 이용한 파워 네트워크 및 이를가지는 반도체 장치
KR100835425B1 (ko) 2006-09-14 2008-06-04 동부일렉트로닉스 주식회사 Ｍｔｃｍｏｓ반도체 집적회로
JP5078338B2 (ja) * 2006-12-12 2012-11-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100857826B1 (ko) 2007-04-18 2008-09-10 한국과학기술원 지그재그 파워 게이팅을 적용한 파워 네트워크 회로 및 이를 포함하는 반도체 장치
JP4535136B2 (ja) * 2008-01-17 2010-09-01 ソニー株式会社 半導体集積回路、および、スイッチの配置配線方法
KR20110050923A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 이를 구비하는 반도체 메모리 시스템
US8495547B2 (en) * 2009-11-11 2013-07-23 International Business Machines Corporation Providing secondary power pins in integrated circuit design
WO2012086138A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 半導体記憶装置
KR20120093507A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 효율적인 전력 공급을 위한 반도체 장치
TWI457935B (zh) * 2011-12-22 2014-10-21 Nat Univ Chung Cheng Suitable for low operating voltage of the memory circuit
WO2013145733A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
US9094011B2 (en) 2013-11-27 2015-07-28 Samsung Electronics Co., Ltd. Power gate switch architecture
US9786685B2 (en) 2015-08-26 2017-10-10 Samsung Electronics Co., Ltd. Power gate switching system
US10163879B2 (en) * 2015-10-05 2018-12-25 Samsung Electronics Co., Ltd. Semiconductor device having jumper pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752337A (zh) * 2013-12-30 2015-07-01 国际商业机器公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US10622307B2 (en) 2020-04-14
CN110047809A (zh) 2019-07-23
TW201933550A (zh) 2019-08-16
TWI736810B (zh) 2021-08-21
US20190221514A1 (en) 2019-07-18
KR20190087844A (ko) 2019-07-25
KR102541506B1 (ko) 2023-06-08

Similar Documents

Publication Publication Date Title
US11043428B2 (en) Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US11404443B2 (en) Semiconductor device
CN110047809B (zh) 包括开关单元的半导体装置
US9690896B2 (en) Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
USRE49545E1 (en) Semiconductor device including polygon-shaped standard cell
US10037401B2 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
US10332798B2 (en) Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
CN108987396B (zh) 半导体器件
USRE49780E1 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
US11362032B2 (en) Semiconductor device
US11557585B2 (en) Semiconductor device including a field effect transistor
CN112635457A (zh) 半导体装置及其制造方法
KR102357957B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment