CN110033945A - 层叠陶瓷电子部件及其安装基板、封装体和制造方法 - Google Patents
层叠陶瓷电子部件及其安装基板、封装体和制造方法 Download PDFInfo
- Publication number
- CN110033945A CN110033945A CN201811571384.7A CN201811571384A CN110033945A CN 110033945 A CN110033945 A CN 110033945A CN 201811571384 A CN201811571384 A CN 201811571384A CN 110033945 A CN110033945 A CN 110033945A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- electronic component
- main body
- laminated
- middle section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 179
- 238000009434 installation Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000005611 electricity Effects 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 10
- 239000003985 ceramic capacitor Substances 0.000 description 81
- 230000000052 comparative effect Effects 0.000 description 17
- 238000005520 cutting process Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 238000010304 firing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 229910052573 porcelain Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910017676 MgTiO3 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical class O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical class [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical class [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Materials Engineering (AREA)
Abstract
本发明提供一种层叠陶瓷电子部件及其安装基板、封装体和制造方法,上述层叠陶瓷电子部件不增大在电路板内所占的安装面积就能够提高电特性。本发明的一个方式的层叠陶瓷电子部件包括陶瓷主体和一对外部电极。上述陶瓷主体具有在第一方向上层叠的多个内部电极和朝向上述第一方向的包括中央区域的一对主面。上述一对外部电极与上述多个内部电极连接,且在与上述第一方向正交的第二方向上彼此相对。上述陶瓷主体的上述第一方向的尺寸为与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下。上述中央区域形成于上述一对主面的至少一者的上述第二方向中央部。
Description
技术领域
本发明涉及层叠陶瓷电容器等的层叠陶瓷电子部件、安装有该层叠陶瓷电子部件的层叠陶瓷电子部件安装基板、和层叠陶瓷电子部件封装体、以及层叠陶瓷电子部件的制造方法。
背景技术
目前,已知有在陶瓷主体内层叠有多个内部电极的层叠陶瓷电容器等的层叠陶瓷电子部件。层叠陶瓷电子部件安装于移动信息终端、其它的电子设备的电路板,被广泛使用。
专利文献1中记载有被收纳于封装体的层叠陶瓷电容器的向电路板的安装方法。具体而言,使层叠陶瓷电容器以其内部电极朝向一定方向的方式整齐排列地收纳于封装体的多个收纳部中,从该封装体剥离覆盖带,利用吸嘴将该电容器逐一吸附保持,并将该电容器搭载于电路板的表面的规定位置。
现有技术文献
专利文献
专利文献1:日本特开2014-99589号公报(段落[0031],图6等)
发明内容
发明所要解决的课题
近年来,移动信息终端等的电子设备的小型化不断发展,在电路板上的陶瓷电子部件的安装面积受到限制。另一方面,要求层叠陶瓷电容器的高电容(容量)化等、层叠陶瓷电子部件的电特性的提高。
鉴于以上的情况,本发明的目的在于,提供不增大在电路板内所占的安装面积就能够提高电特性的层叠陶瓷电子部件、层叠陶瓷电子部件安装基板和层叠陶瓷电子部件封装体、以及层叠陶瓷电子部件的制造方法。
用于解决课题的方案
为了达成上述目的,本发明的一个方式提供一种层叠陶瓷电子部件,其包括陶瓷主体和一对外部电极。
上述陶瓷主体包括在第一方向上层叠的多个内部电极和朝向上述第一方向的包括中央区域的一对主面。
上述一对外部电极与上述多个内部电极连接,在与上述第一方向正交的第二方向上彼此相对。
上述陶瓷主体的上述第一方向的尺寸为与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下。
上述中央区域形成于上述一对主面的至少一者的上述第二方向中央部。
通过该结构,能够将上述陶瓷主体在维持主面的面积不变的状态下增大高度地构成,能够增加内部电极的层叠数。因此,能够实现不增大在电路板内所占的安装面积,就能够提高电特性的层叠陶瓷电子部件。
另外,上述陶瓷主体在一对主面的至少一者的第二方向中央部形成中央区域。由此,在安装时用于移动层叠陶瓷电子部件的吸嘴能够与中央区域紧贴,能够稳定地保持中央区域。因此,能够防止层叠陶瓷电子部件的安装时的不良情况。
上述中央区域的上述第三方向的尺寸为上述陶瓷主体的上述第三方向的尺寸的80%以上且小于100%。
上述中央区域也可以为平坦区域。
由此,能够进一步提高层叠陶瓷电子部件的安装时的吸附稳定性,更可靠地防止不良情况。
本发明的另一方式提供一种层叠陶瓷电子部件安装基板,包括电路板和层叠陶瓷电子部件。
上述层叠陶瓷电子部件具有陶瓷主体和一对外部电极,经由上述一对外部电极安装于上述电路板。
上述陶瓷主体具有在第一方向上层叠的多个内部电极和朝向上述第一方向的包括中央区域的一对主面。
上述一对外部电极与上述多个内部电极连接,在与上述第一方向正交的第二方向上彼此相对。
上述陶瓷主体的上述第一方向的尺寸为与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下。
上述中央区域形成于上述一对主面的至少一者的上述第二方向中央部。
上述层叠陶瓷电子部件以上述中央区域朝向上述第一方向外方的方式安装于上述电路板。
上述层叠陶瓷电子部件以由吸嘴在第一方向上吸附着中央区域的状态被载置于电路板上。因此,上述层叠陶瓷电子部件安装基板中,层叠陶瓷电子部件以中央区域朝向上述第一方向外方的方式安装于上述电路板。
本发明的另一其它方式提供一种层叠陶瓷电子部件封装体,包括层叠陶瓷电子部件、收纳部和密封部。
上述层叠陶瓷电子部件具有陶瓷主体和一对外部电极,且经由上述一对外部电极安装于电路板。
上述陶瓷主体具有在第一方向上层叠的多个内部电极、和朝向上述第一方向的包含中央区域的一对主面。
上述一对外部电极与上述多个内部电极连接,在与上述第一方向正交的第二方向上彼此相对。
上述陶瓷主体的上述第一方向的尺寸为与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下。
上述中央区域形成于上述一对主面的至少一者的上述第二方向中央部。
上述收纳部收纳上述层叠陶瓷电子部件,且具有形成有取出口的凹部。
上述密封部覆盖上述凹部的上述取出口。
上述层叠陶瓷电子部件以使上述中央区域朝向上述取出口一侧的方式被收纳于上述凹部中。
通过该结构,当密封部被剥离时,中央区域从取出口露出。因此,不改变层叠陶瓷电子部件的姿态,就能够使上述吸嘴紧贴于中央区域,能够流畅地进行安装。
本发明的另一方式提供一种层叠陶瓷电子部件的制造方法,包括在未烧制的陶瓷片上形成规定厚度的内部电极图案的步骤。
在上述陶瓷片中的上述内部电极图案的周围的非电极形成区域上形成电介质图案的步骤,上述电介质图案在面对上述非电极形成区域的上述规定厚度的空间部占75%以上且小于100%。
通过将形成有上述内部电极图案和上述电介质图案的上述陶瓷片在第一方向上层叠,来形成具有在上述第一方向上层叠的多个内部电极的陶瓷主体的步骤,其中,上述陶瓷主体的上述第一方向的尺寸为与上述第一方向正交的第二方向的尺寸的1.1倍以上且1.6倍以下。
形成与上述多个内部电极连接的、在与上述第一方向和上述第二方向正交的第三方向上彼此相对的一对外部电极的步骤。
由此,在各陶瓷片上不仅形成内部电极图案,还形成电介质图案。通过将电介质图案以占据上述空间部的75%以上的方式形成,能够防止层叠的陶瓷片沉入内部电极图案与电介质图案之间的间隙。由此,即使在层叠有多个陶瓷片的陶瓷主体中,也能够抑制每个区域的高度尺寸的差异,并在主面的至少一者形成中央区域。另外,通过将电介质图案形成为小于上述空间部的100%,在电介质图案相对于内部电极图案稍微偏离的情况下,能够防止电介质图案重叠于内部电极图案上。据此,也能够抑制陶瓷主体中的高度尺寸的差异,形成上述中央区域。
发明效果
如上所述,根据本发明,能够提供不增大在电路板内所占的安装面积就能够提高电特性的层叠陶瓷电子部件、层叠陶瓷电子部件安装基板和层叠陶瓷电子部件封装体、以及层叠陶瓷电子部件的制造方法。
附图说明
图1是本发明的一个实施方式的层叠陶瓷电容器的立体图。
图2是上述层叠陶瓷电容器的沿着图1的A-A’线的截面图。
图3是上述层叠陶瓷电容器的沿着图1的B-B’线的截面图。
图4是表示上述层叠陶瓷电容器的截面的微细组织的图。
图5是图3的部分放大图。
图6是表示上述层叠陶瓷电容器的制造方法的流程图。
图7A和图7B是表示上述层叠陶瓷电容器的制造过程的平面图。
图8是沿着图7A的C-C’线的局部截面图。
图9是与图8同样的局部截面图,是说明图6的步骤S02的图。
图10是表示上述层叠陶瓷电容器的制造过程的立体图。
图11是表示上述层叠陶瓷电容器的制造过程的立体图。
图12是本发明的一个实施方式的层叠陶瓷电容器封装体的平面图。
图13是上述封装体的沿着图12的D-D’线的截面图。
图14是表示上述层叠陶瓷电容器的安装工序的示意性的截面图。
图15是表示本发明的一个实施方式的层叠陶瓷电容器安装基板的截面图。
符号说明
10…层叠陶瓷电容器(陶瓷电子部件)
11…陶瓷主体
11e、11f…主面
12、13…内部电极
14、15…外部电极
F…中央区域
100…封装体(层叠陶瓷电子部件封装体)
200…安装基板(层叠陶瓷电子部件安装基板)
210…电路板。
具体实施方式
以下,参照附图说明本发明的实施方式。
附图中适当表示了彼此正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在全部图中是共通的。
1.层叠陶瓷电容器10的基本结构
图1~3是表示本发明的一个实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿着图1的A-A’线的截面图。图3是层叠陶瓷电容器10的沿着图1的B-B’线的截面图。
层叠陶瓷电容器10包括陶瓷主体11、第一外部电极14和第二外部电极15。
典型的是,陶瓷主体11具有:朝向X轴方向的两个端面11a、11b;朝向Y轴方向的两个侧面11c、11d;和朝向Z轴方向的两个主面11e、11f。连接陶瓷主体11的各面的稜部被进行了倒角。
此外,陶瓷主体11的形状不限定于上述的形状。即,陶瓷主体11也可以不是图1~3所示那样的长方体形状。
外部电极14、15以在X轴方向上彼此相对、且覆盖陶瓷主体11的两端面11a、11b的方式构成。外部电极14、15延伸到与两端面11a、11b连接的4个面(两个主面11e、11f和两个侧面11c、11d)。由此,在外部电极14、15的任一者,与X-Z平面平行的截面和与X-Y平面平行的截面的形状均成为U字状。
陶瓷主体11具有层叠部16和覆盖部17。层叠部16具有内部电极12、13隔着陶瓷层18在Z轴方向上交替层叠的结构。覆盖部17分别覆盖层叠部16的Z轴方向上下表面。
内部电极12、13隔着陶瓷层18在Z轴方向上交替层叠。第一内部电极12通过引出到端面11a而与第一外部电极14连接,且与第二外部电极15隔开间隔。第二内部电极13通过引出到端面11b而与第二外部电极15连接,且与第一外部电极14隔开间隔。
另外,内部电极12、13不引出到侧面11c、11d。因此,在层叠部16的侧面11c、11d侧形成有由电介质陶瓷构成的侧边缘。
典型的是,内部电极12、13以镍(Ni)为主成分而构成,并作为层叠陶瓷电容器10的内部电极发挥作用。此外,内部电极12、13除了镍以外,也可以以铜(Cu)、银(Ag)、钯(Pd)的至少一种为主成分。
陶瓷层18配置于内部电极12、13之间,由电介质陶瓷形成。陶瓷层18为了增大层叠部16的电容,能够用高介电常数的电介质陶瓷形成。
作为上述高介电常数的电介质陶瓷,能够使用钛酸钡(BaTiO3)类材料的多晶体、即含有钡(Ba)和钛(Ti)的钙钛矿结构的多晶体。由此,能够得到大电容(电容)的层叠陶瓷电容器10。
此外,陶瓷层18也可以利用钛酸锶(SrTiO3)类、钛酸钙(CaTiO3)类、钛酸镁(MgTiO3)类、锆酸钙(CaZrO3)类、钛酸锆酸钙(Ca(Zr、Ti)O3)类、锆酸钡(BaZrO3)类、氧化钛(TiO2)类等形成。
覆盖部17也利用电介质陶瓷形成。形成覆盖部17的材料只要为绝缘性陶瓷即可,但通过使用与陶瓷层18同样的电介质陶瓷,能够抑制在陶瓷主体11中的内部应力。
通过上述的结构,层叠陶瓷电容器10中,当对第一外部电极14与第二外部电极15之间施加电压时,对第一内部电极12与第二内部电极13之间的多个陶瓷层18施加电压。由此,在层叠陶瓷电容器10中,能够积蓄与第一外部电极14和第二外部电极15之间的电压相应的电荷。
此外,本实施方式的层叠陶瓷电容器10的基本结构不限定于图1~3所示的结构,能够适宜变更。
2.陶瓷主体的详细的结构
如图3所示,陶瓷主体11的特征在于,Z轴方向的高度尺寸T为Y轴方向的宽度尺寸W的1.1倍以上且1.6倍以下。由此,不增加陶瓷主体11的X-Y平面的截面面积,就能够增加内部电极12、13的层叠数来增加层叠陶瓷电容器10的电容。
在此,陶瓷主体11的高度尺寸T是指,在层叠陶瓷电容器10的X轴方向中央部切断的Y-Z截面(参照图3)中,陶瓷主体11的Y轴方向中央部的沿着Z轴方向的尺寸。本实施方式中,高度尺寸T能够通过与宽度尺寸W和后述的长度尺寸L的关系限定。
陶瓷主体11的宽度尺寸W是指,在层叠陶瓷电容器10的X轴方向中央部切断的Y-Z截面(参照图3)中,陶瓷主体11的Z轴方向中央部的沿着Y轴方向的尺寸。宽度尺寸W没有特别限定,例如能够设为0.10mm以上1.50mm以下。
陶瓷主体11的长度尺寸L也可以大于高度尺寸T的1.0倍且为1.5倍以下。由此,不增大层叠陶瓷电容器10的安装面积,就能够扩大高度尺寸T而增加电容,并且能够流畅地进行后述的制造时和安装时的处理。
陶瓷主体11的长度尺寸L是指,在层叠陶瓷电容器10的Y轴方向中央部切断的Z-X截面(参照图2)中,陶瓷主体11的Z轴方向中央部的沿着X轴方向的尺寸。长度尺寸L没有特别限定,例如能够设为0.20mm以上2.00mm以下。
为了进一步增加内部电极12、13的层数且使层叠陶瓷电容器10的电容更大,也可以减薄覆盖部17的厚度。作为一例,覆盖部17的Z轴方向的尺寸(厚度)也可以为15μm以下。
为了进一步增大层叠陶瓷电容器10的电容,也可以减薄内部电极12、13间的陶瓷层18的厚度。例如,陶瓷层18的Z轴方向的平均尺寸(平均厚度)为例如1.0μm以下,也可以进一步为0.5μm以下。
此外,陶瓷层18的平均厚度能够作为在陶瓷层18的多个部位测定的厚度的平均值而求得。测定陶瓷层18的厚度的位置和数量可任意决定。以下,参照图4对陶瓷层18的平均厚度T的测定方法的一例进行说明。
图4是表示利用扫描电子显微镜以12.6μm×8.35μm的视野观察的陶瓷主体11的截面的微细组织的图。对该视野内的6层陶瓷层18,测定以2μm的等间隔的箭头所表示的5个部位的厚度。然后,能够将所得到的30个部位的厚度的平均值作为平均厚度。
这样,本实施方式的层叠陶瓷电容器10不增大安装面积就能够扩大高度尺寸T,较多地层叠内部电极12、13,因此,能够实现大电容。
另一方面,现有技术中,安装时的操作处理比较困难,因此,难以实现高度尺寸T比宽度尺寸W大的层叠陶瓷电容器。
因此,本实施方式的层叠陶瓷电容器10中,主面11e、11f的至少一者具有朝向Z轴方向的中央区域F。通过该结构,如后所述,即使高度尺寸T比宽度尺寸W大,也能够提高安装时的可操作性。
中央区域F是形成于主面11e、11f的至少一者的Y轴方向中央部,且实质上作为与X-Y平面平行的平面而构成的平坦区域。本实施方式中,中央区域F形成于主面11e、11f两者,但也可以形成于主面11e、11f的任意一者。主面11e、11f的Y轴方向周缘部由位于上述中央部的Y轴方向外方、且从中央区域F延伸的曲面构成。
图5是图3的局部放大图。使用该图对中央区域F进行详细地说明。
中央区域F是指,在陶瓷主体11的Y-Z截面中,当规定通过主面11e、11f的Y轴方向中心点C且与Z轴方向正交的(与Y轴方向平行的)第一假想线L1、和与第一假想线L1平行且具有陶瓷主体11的高度尺寸T的1%(T×0.01)的间隔的第二假想线L2时,第二假想线L2与主面11e、11f的交叉的两点之间的区域。在此所说的“主面11e、11f的Y轴方向中心点C”是指,主面11e、11f各自的沿着Y轴方向的宽度尺寸的中心。图5中,将主面11e的Y轴方向中心点以箭头表示,将假想线L1、L2以较粗的单点划线表示。
通过如上所述规定中央区域F,中央区域F的沿着Y轴方向的宽度尺寸Wf成为第二假想线L2与主面11e、11f交叉的两点之间的沿着Y轴方向的距离。中央区域F的宽度尺寸Wf能够形成为陶瓷主体11的宽度尺寸W的80%以上且小于100%。由此,能够充分确保平坦的中央区域F的宽度尺寸Wf,能够进一步提高安装时的可操作性。
具有中央区域F的层叠陶瓷电容器10能够通过以下的制造方法进行制造。
3.层叠陶瓷电容器10的制造方法
图6是表示层叠陶瓷电容器10的制造方法的流程图。图7~11是表示层叠陶瓷电容器10的制造过程的图。以下,按照图6并适当参照图7~图11说明层叠陶瓷电容器10的制造方法。
3.1步骤S01:内部电极图案形成
步骤S01中,在用于形成层叠部16的第一陶瓷片101和第二陶瓷片102上形成内部电极图案112、113。
陶瓷片101、102作为以电介质陶瓷为主成分的未烧制的电介质生片而构成。作为电介质陶瓷,能够使用例如粒径为20nm~200nm的粉体。陶瓷片101、102使用例如辊涂机或刮刀等成形为片状。陶瓷片101、102的厚度没有限定,但例如以成为1.5μm以下的方式调节。
图7是陶瓷片101、102的平面图。在该阶段,陶瓷片101、102作为未个片化的大张的片而构成。图7中,表示了按每一层叠陶瓷电容器10进行单片化时的切断线Lx、Ly。切断线Lx与X轴平行,切断线Ly与Y轴平行。
如图7所示,在第一陶瓷片101形成有与第一内部电极12对应的未烧制的第一内部电极图案112,在第二陶瓷片102形成有与第二内部电极13对应的未烧制的第二内部电极图案113。
内部电极图案112、113能够通过将任意的导电性膏涂敷于陶瓷片101、102而形成。导电性膏的涂敷方法能够从公知的技术任意选择。例如,导电性膏的涂敷中能够使用丝网印刷法或凹版印刷法。
第一陶瓷片101上的各内部电极图案112构成为跨一条切断线Ly1或Ly2并沿着X轴方向延伸的大致矩形。各内部电极图案112通过用切断线Ly1、Ly2和Lx切断,而形成各层叠陶瓷电容器10的第一内部电极12。切断线Ly1或Ly2上的内部电极图案112对应露出于端面11a的引出部。
第一陶瓷片101中,跨切断线Ly1延伸的内部电极图案112沿着X轴方向配置的第一列、与跨切断线Ly2延伸的内部电极图案112沿着X轴方向配置的第二列在Y轴方向上交替地排列。第一列中,在X轴方向上相邻的内部电极图案112彼此隔着切断线Ly2彼此相对。第二列中,在X轴方向上相邻的内部电极图案112彼此隔着切断线Ly1彼此相对。即,关于在Y轴方向上相邻的第一列与第二列,内部电极图案112在X轴方向上错开一个芯片量地配置。
第二陶瓷片102上的内部电极图案113也与内部电极图案112同样地构成。但是,第二陶瓷片102中,与第一陶瓷片101的第一列对应的列的内部电极图案113跨切断线Ly2延伸,与第一陶瓷片101的第二列对应的列的内部电极图案113跨切断线Ly1延伸。即,内部电极图案113与内部电极图案112在X轴方向或Y轴方向上错开一个芯片量地形成。
非电极形成区域N是陶瓷片101、102中的没有形成内部电极图案112、113的区域。第一陶瓷片101中,非电极形成区域N由沿着在X轴方向上相邻的内部电极图案112之间的切断线Ly1、Ly2延伸的多个带区域、和沿着在Y轴方向上相邻的内部电极图案112之间的切断线Lx延伸的多个带区域构成。非电极形成区域N作为整体,这些带区域形成为彼此交叉的格子状。非电极形成区域N与层叠陶瓷电容器10的侧边缘和端边缘对应。
第二陶瓷片102中的非电极形成区域N也同样地构成。
图8是将沿着图7A的C-C’线的截面中、相邻的内部电极图案112(113)间的非电极形成区域N扩大表示的局部截面图。此外,图7B所示的内部电极图案113间的非电极形成区域N也为与内部电极图案112间的非电极形成区域N同样的结构,因此,图8和图9中,对陶瓷片101、102两者的非电极形成区域N进行说明。
图8中,在陶瓷片101、102上以规定的厚度d1形成有内部电极图案112、113。内部电极图案112、113的厚度d1为内部电极图案112、113的平均的厚度,例如能够与陶瓷层18的平均厚度相同,作为在多个部位测定的厚度的平均值来求得。
在非电极形成区域N中形成有被相邻的内部电极图案112、113夹着的空间部S。空间部S设为面向非电极形成区域N的厚度为d1的空间区域。即空间部S具有非电极形成区域N的面积乘以厚度d1的体积。图8和图9中,将空间部S用较粗的虚线包围来表示。
3.2步骤S02:电介质图案形成
步骤S02中,在第一陶瓷片101和第二陶瓷片102的内部电极图案112、113的周围的非电极形成区域N上形成电介质图案P。
图9是与图8相同的位置的截面图,表示在空间部S中形成有电介质图案P的状态。
电介质图案P能够通过将陶瓷膏涂敷于陶瓷片101、102的非电极形成区域N而形成。陶瓷膏只要是以电介质陶瓷为主成分的膏即可,但通过使用与陶瓷片101、102同样的电介质陶瓷,能够抑制烧制时的内部应力。对于陶瓷膏的涂敷能够使用例如丝网印刷法和凹版印刷法。
本实施方式中,电介质图案P以占据空间部S的75%以上且小于100%的方式形成。即,电介质图案P具有内部电极图案112、113的厚度d1乘以非电极形成区域N的面积得到的空间部S的体积的、75%以上且小于100%的体积。
电介质图案P的平均厚度只要为空间部S的厚度d1以下即可,例如将d1设为100%时,上述平均厚度可以为80%以上100%以下。电介质图案的平均厚度能够形成为在与内部电极图案112、113的厚度同样地测定的情况下的平均值。
陶瓷片101、102也可以在内部电极图案112、113的周围具有未形成电介质图案P的间隙Q。通过在内部电极图案112、113与电介质图案P之间设置间隙Q,能够防止电介质图案P形成于内部电极图案112、113上的情况。
3.3步骤S03:层叠
步骤S03中,通过将步骤S01、S02中所准备的陶瓷片101、102和第三陶瓷片103如图10所示那样层叠,来制作层叠片104。第三陶瓷片103是没有形成内部电极图案112、113和电介质图案P的陶瓷片。此外,图10中,省略了间隙Q的记载。
层叠片104具有:第一陶瓷片101和第二陶瓷片102在Z轴方向上交替地层叠而成的电极层叠片105、仅层叠第三陶瓷片103而成的两个覆盖层叠片106。两个覆盖层叠片106分别设置于电极层叠片105的Z轴方向上下表面。电极层叠片105与烧制后的层叠部16对应。覆盖层叠片106与烧制后的覆盖部17对应。
电极层叠片105中的陶瓷片101、102的层叠数以在烧制后能够得到期望的电容和高度尺寸T的方式进行调节。
覆盖层叠片106中的第三陶瓷片103的层叠数也不限定于图示的例子,能够进行适当的调节。
层叠片104通过压接陶瓷片101、102、103而一体化。对于陶瓷片101、102、103的压接,优选使用例如静水压加压或单轴加压等。由此,可将层叠片104高密度化。
3.4步骤S04:切断
步骤S04中,将步骤S03中所得到的层叠片104沿着切断线Lx、Ly切断,由此,制作未烧制的陶瓷主体111。
图11是步骤S04中所得到的陶瓷主体111的立体图。
如该图所示,未烧制的陶瓷主体111具有:朝向X轴方向的两个端面111a、111b;朝向Y轴方向的两个侧面111c、111d;朝向Z轴方向的两个主面111e、111f。电极层叠片105被切断的部分作为未烧制的层叠部116而构成。覆盖层叠片106被切断的部分作为未烧制的覆盖部117而构成。
未烧制的陶瓷主体111在烧制后,具有Z轴方向的高度尺寸T为Y轴方向的宽度尺寸的1.1倍以上且1.6倍以下那样的外形。另外,在主面111e、111f形成有与中央区域F同样地规定的中央区域F’。中央区域F’的在Y轴方向上的宽度尺寸能够与中央区域F同样地,形成为未烧制的陶瓷主体111的宽度尺寸的80%以上且小于100%。此外,未烧制的陶瓷主体111也可以在切断后,通过滚筒研磨等进行倒角(形成圆弧)。在该情况下,以中央区域F’的宽度尺寸成为上述范围内的方式进行。
3.5步骤S05:烧制
步骤S05中,通过使步骤S04中所得到的未烧制的陶瓷主体111进行烧结,来制作图1~图3所示的陶瓷主体11。即,通过步骤S05,层叠部116成为层叠部16,覆盖部117成为覆盖部17。烧制能够在例如还原氛围下或低氧分压氛围下进行。
3.6步骤S06:外部电极形成
步骤S06中,通过在步骤S05中所得到的陶瓷主体11上形成外部电极14、15,来制作图1~3所示的层叠陶瓷电容器10。
步骤S06中,首先,以覆盖陶瓷主体11的一个X轴方向端面的方式涂敷未烧制的电极材料,并以覆盖陶瓷主体11的另一个X轴方向端面的方式涂敷未烧制的电极材料。对涂敷于陶瓷主体11的未烧制的电极材料,在例如还原氛围下或低氧分压氛围下进行烤印处理,在陶瓷主体11上形成基底膜。然后,在烤印于陶瓷主体11的基底膜上,通过电镀等的镀敷处理形成中间膜和表面膜,外部电极14、15完成。
此外,也可以将上述的步骤S06中的处理的一部分在步骤S05之前进行。例如,也可以在步骤S05之前向未烧制的陶瓷主体111的X轴方向两端面涂敷未烧制的电极材料,步骤S05中,对未烧制的陶瓷主体111进行烧制,同时,烤印未烧制的电极材料来形成外部电极14、15的基底层。另外,也可以向脱粘合剂处理后的陶瓷主体111涂敷未烧制的电极材料,将它们同时烧制。
这样制造的陶瓷主体11如图1~3所示,Z轴方向的高度尺寸T为Y轴方向的宽度尺寸W的1.1倍以上且1.6倍以下,并且具有平坦的中央区域F。中央区域F通过在步骤S02中形成占据空间部S的75%以上且小于100%的电介质图案P而形成。
在假定没有形成电介质图案的情况下,由于内部电极图案的厚度,在层叠了内部电极图案的电容形成部分与层叠了非电极形成区域的侧边缘部分的Z轴方向的高度尺寸上产生差。另外,陶瓷片的层叠数越多,即层叠陶瓷电容器的高度尺寸越大,上述部分间的Z轴方向的高度的差越大。因此,所层叠的陶瓷片被压接和切断了的陶瓷主体中,高度尺寸从Y轴方向周缘部向Y轴方向中央部去逐渐增加,且主面构成为向Z轴方向凸的曲面状。
另外,在假定将电介质图案形成于非电极形成区域整体(即占据空间部的100%的状态)的情况下,电介质图案稍微偏差就与内部电极图案重叠。由此,重叠的部分的厚度变厚,陶瓷主体中的Z轴方向的高度变得不均匀。
另一方面,在电介质图案的占据空间部的比例小于75%的情况下,内部电极图案与电介质图案之间的间隙变大。因此,所层叠的陶瓷片在压接时沉入间隙内,陶瓷主体的Z轴方向的高度仍然不均匀。
本实施方式中,通过电介质图案P以占据空间部S的75%以上的方式形成,能够将间隙Q缩小至在步骤S03中所层叠的陶瓷片不沉入间隙Q内的程度。由此,能够均匀地形成电极层叠片105的Z轴方向的高度,而能够在未烧制的陶瓷主体111形成中央区域F’。因此,在烧制后的陶瓷主体11也能够形成中央区域F。
另外,通过电介质图案P以占据空间部S的比例小于100%的方式形成,能够在非电极形成区域N上设置较窄的间隙Q。由此,即使在电介质图案P相对于内部电极图案112、113稍微偏离的情况下,也利用间隙Q缓冲该偏离。因此,能够降低电介质图案P重叠于内部电极图案112、113上的风险。
另外,制造后的层叠陶瓷电容器10以将中央区域F朝向Z轴方向上方的状态作为封装体100进行封装。由此,能够流畅地进行层叠陶瓷电容器10从封装体100取出并安装于电子设备的安装工序。
以下,对于封装体100的结构和层叠陶瓷电容器10的安装方法说明详情。
4.层叠陶瓷电容器10的封装体100的结构
图12是层叠陶瓷电容器10的封装体100的平面图,图13是沿着图12的D-D’线的截面图。此外,本实施方式的封装体100的结构不限定于图12和13所示的结构。
封装体100在例如Y轴方向上具有长边,在Z轴方向上具有规定的深度,收纳多个层叠陶瓷电容器10。
封装体100包括收纳部110、密封部120、多个层叠陶瓷电容器10。
收纳部110具有沿着Y轴方向以规定的间隔形成的多个凹部110a。
典型而言,收纳部110为载带,但也可以是收纳层叠陶瓷电容器10的凹部110a排列成格子状的芯片托盘等。另外,构成收纳部110的材料也没有特别限定,例如可以是合成树脂或纸等。
凹部110a从收纳部110的Z轴方向上表面110c向下方去而形成,具有能够收纳各层叠陶瓷电容器10的尺寸。在凹部110a的上表面110c侧形成取出口110b。取出口110b用于层叠陶瓷电容器10的向凹部110a的收纳和从凹部110a的取出。
密封部120以能够剥离的方式配置在收纳部110上,且构成为从Z轴方向覆盖凹部110a的取出口110b。典型而言,密封部120只要是覆盖带,能够从收纳部110剥离,且具有密封凹部110a的功能的部件,就没有特别限定。另外,密封部120可以由与收纳部110同种的材料形成,也可以用不同的材料形成。
层叠陶瓷电容器10以平坦的中央区域F朝向取出口110b侧(Z轴方向上方)的状态被收纳于凹部110a中。取出口110b侧的中央区域F优选以宽度尺寸Wf成为陶瓷主体11的宽度尺寸W的80%以上且小于100%的方式形成。
在主面11e、11f两者形成有中央区域F的情况下,以主面11e、11f的任意一者朝向Z轴方向上方的方式来收纳。在主面11e、11f的一者形成有中央区域F的情况下,以形成有中央区域F的那一个主面11e、11f朝向Z轴方向上方的方式来收纳。
5.层叠陶瓷电容器10的安装方法
图14是表示层叠陶瓷电容器10的安装工序的示意性的截面图,表示与图13对应的截面。图15是从安装有层叠陶瓷电容器10的层叠陶瓷电容器安装基板(安装基板)200的Y轴方向观察的截面图。
层叠陶瓷电容器10从封装体100逐一被取出,并安装于电子设备的电路板210。以下,参照图14和15进行说明。
首先,密封部120从收纳部110剥离。接着,如图14所示,利用贴片机(Chipmounter:芯片安装机)的吸嘴M,从封装体100的取出口110b取出层叠陶瓷电容器10。吸嘴M从Z轴方向上方吸附保持朝向取出口110b侧的平坦的中央区域F。
吸嘴M在吸附着中央区域F的状态下,使层叠陶瓷电容器10向电路板210上移动。吸嘴M在将层叠陶瓷电容器10配置在电路板210上的规定的位置后,解除吸附。此时,中央区域F也朝向Z轴方向上方。
然后,层叠陶瓷电容器10的外部电极14、15与电路板210通过焊料H等在Z轴方向上接合,由此,形成图15所示那样的安装有层叠陶瓷电子部件10的安装基板200。
安装基板200中,也以中央区域F朝向Z轴方向上方的状态安装着层叠陶瓷电容器10。
在此,在电介质图案没有以空间部的体积的75%以上且小于100%的体积形成的情况下,如上所述,陶瓷主体的主面的中央部成为曲面。在该情况下,在吸嘴M的前端与陶瓷主体的主面之间产生间隙,吸嘴M的吸附变得不充分。因此,安装工序中可能产生不能吸附层叠陶瓷电容器的主面、或在移动的中途脱落的不良情况。
本实施方式中,在陶瓷主体11的主面11e、11f的至少一者形成平坦的中央区域F,并以该中央区域F朝向Z轴方向上方的状态封装层叠陶瓷电容器10。由此,吸嘴M的前端与陶瓷主体11的中央区域F紧贴,吸嘴M能够稳定地吸附中央区域F。因此,能够防止吸嘴M的吸附时的不良情况,并流畅地进行层叠陶瓷电容器10的安装。
另外,层叠陶瓷电容器10中,通过将陶瓷主体11的高度尺寸T设为宽度尺寸W的1.1倍以上且1.6倍以下,即使高度尺寸T比宽度尺寸W大,也能够使重心稳定。因此,能够在封装体100的凹部110a内和安装工序中,能够防止层叠陶瓷电容器10的倾倒,并且能够以层叠陶瓷电容器10的高度方向与Z轴方向一致的姿态操作层叠陶瓷电容器10。因此,由此也能够流畅地进行层叠陶瓷电容器10的安装。
另外,通过将陶瓷主体11的长度尺寸L设为大于高度尺寸T的1.0倍且为1.5倍以下,也能够使陶瓷主体11的重心稳定。因此,能够进一步提高层叠陶瓷电容器10的安装时的可操作性。
这样,根据层叠陶瓷电容器10,即使增加内部电极12、13的层叠数,也能够防止安装时的不良情况,因此,不改变安装面积就能够提高电容。因此,能够实现能够有助于大电容且电子设备的小型化的层叠陶瓷电容器10。
6.实施例和比较例
作为本实施方式的实施例和比较例,基于上述的制造方法制作层叠陶瓷电容器10的试样,并调查相对于形状和吸嘴M的吸附率。
首先,制作层叠陶瓷电容器的各试样(实施例1~3,比较例1和2)。各试样的尺寸为长度尺寸(L)0.69mm、宽度尺寸(W)0.39mm、高度尺寸(T)0.55mm的第一尺寸;长度尺寸(L)1.15mm、宽度尺寸(W)0.65mm、高度尺寸(T)1.00mm的第二尺寸;和长度尺寸(L)1.20mm、宽度尺寸(W)0.75mm、高度尺寸(T)0.85mm的第三尺寸这3种。即,长度尺寸相对于高度尺寸之比(L/T)为1.15~1.41,高度尺寸相对于宽度尺寸之比(T/W)为1.13~1.54。另外,以下的各评价中,对各实施例和各比较例分别使用3种尺寸的试样各100个、合计1500个的试样。
实施例1~3、比较例1的各试样中,分别形成有电介质图案。将电介质图案的体积相对于在内部电极图案的厚度乘以非电极形成区域的面积得到的空间部的体积的体积率(空间占有率)在表1中表示。此外,该表所示的空间占有率的值为对于各实施例和各比较例的各自300个试样的平均值。
实施例1中,上述空间占有率为95%,实施例2中为90%,实施例3中为75%,均为75%以上且小于100%。另一方面,比较例1中,上述空间占有率为50%。比较例2中没有形成电介质图案,因此,空间占有率为0%。
表1
空间占有率 | Wf/W | 吸附率 | |
实施例1 | 95% | 85% | 99% |
实施例2 | 90% | 83% | 99% |
实施例3 | 75% | 82% | 99% |
比较例1 | 50% | 65% | 92% |
比较例2 | 0% | 35% | 85% |
另外,测定平坦的中央区域的宽度尺寸(Wf)相对于层叠陶瓷电容器的宽度尺寸(W)的比例(Wf/W)。将结果在表1中表示。此外,该表所示的宽度尺寸的比例的值为对于各实施例和各比较例的各自300个试样的平均值。另外,作为各试样的宽度尺寸的比例的值,采用各试样的两个主面中、中央区域的该宽度尺寸的比例较大一者的值。
就上述宽度尺寸的比例而言,实施例1中为85%,实施例2中为83%,实施例3中为82%,实施例1~3中均为80%以上。另一方面,比较例1中,上述宽度尺寸的比例为65%,比较例2中为35%,均小于80%。
能够看到上述宽度尺寸的比例(Wf/W)与电介质图案的空间占有率成正的相关关系。具体而言,空间占有率为75%以上且小于100%的实施例1~3中,Wf/W均为80%以上,但空间占有率为50%以下的比较例1、2中,Wf/W均成为65%以下。据此确认到,通过将电介质图案的空间占有率设为75%以上且小于100%,能够以上述宽度尺寸的比例成为80%以上的方式形成中央区域。
接着,准备封装体的具有凹部的收纳部,在将具有上述宽度尺寸的比例较大一者的中央区域的主面朝向取出口一侧的状态下,将各试样收纳于凹部。然后,尝试着利用贴片机的吸嘴吸附各试样的取出口侧的主面。各实施例和各比较例的每300个试样中,将能够吸附该主面的试样的比例作为“吸附率”来求得。将结果在表1中表示。
如该表所示,确认到实施例1~3的吸附率均为99%,大致全部的试样能够吸附,且安装时的可操作性良好。另一方面,比较例1的吸附率为92%,比较例2的吸附率为85%,10%~20%程度的试样的吸附失败。因此,比较例1、2中确认到,安装时的可操作性比实施例1~3差。
7.其它实施方式
以上,对本发明的各实施方式进行了说明,但本发明不仅限定于上述的实施方式,当然能够在不脱离本发明宗旨的范围内施加各种变更。例如本发明的实施方式能够形成为组合了各实施方式的实施方式。
例如,层叠陶瓷电容器10中,层叠部16也可以在Z轴方向上分割为多个地设置。在该情况下,只要在各层叠部16中内部电极12、13沿着Z轴方向交替地配置即可,层叠部16切换的部分中,第一内部电极12或第二内部电极13也可以连续地配置。
另外,上述实施方式中,作为陶瓷电子部件的一例说明了层叠陶瓷电容器,但本发明可适用于成对的内部电极交替地配置的全部层叠陶瓷电子部件。作为这种层叠陶瓷电子部件,例如可举出压电元件等。
Claims (6)
1.一种层叠陶瓷电子部件,其特征在于,包括:
陶瓷主体,其包括在第一方向上层叠的多个内部电极和朝向所述第一方向的包括中央区域的一对主面;和
与所述多个内部电极连接的、在与所述第一方向正交的第二方向上彼此相对的一对外部电极,
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向和所述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下,
所述中央区域形成于所述一对主面的至少一者的所述第二方向中央部。
2.根据权利要求1所述的层叠陶瓷电子部件,其特征在于:
所述中央区域的所述第三方向的尺寸为所述陶瓷主体的所述第三方向的尺寸的80%以上且小于100%。
3.根据权利要求1或2所述的层叠陶瓷电子部件,其特征在于:
所述中央区域为平坦区域。
4.一种层叠陶瓷电子部件安装基板,其特征在于,包括:
电路板;和
经由所述一对外部电极安装于所述电路板的层叠陶瓷电子部件,其中,所述层叠陶瓷电子部件包括:具有在第一方向上层叠的多个内部电极的陶瓷主体;和与所述多个内部电极连接的、在与所述第一方向正交的第二方向上彼此相对的一对外部电极,
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向和所述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下,
所述陶瓷主体具有朝向所述第一方向的包括中央区域的一对主面,
所述中央区域形成于所述一对主面的至少一者的所述第二方向中央部,
所述层叠陶瓷电子部件以所述中央区域朝向所述第一方向外方的方式安装于所述电路板。
5.一种层叠陶瓷电子部件封装体,其特征在于,包括:
层叠陶瓷电子部件,其包括:具有在第一方向上层叠的多个内部电极的陶瓷主体;和与所述多个内部电极连接的、在与所述第一方向正交的第二方向上彼此相对的一对外部电极,所述层叠陶瓷电子部件经由所述一对外部电极安装于电路板,
收纳所述层叠陶瓷电子部件的收纳部,所述收纳部具有形成有取出口的凹部;和
覆盖所述凹部的所述取出口的密封部,
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向和所述第二方向正交的第三方向的尺寸的1.1倍以上且1.6倍以下,
所述陶瓷主体具有朝向所述第一方向的包括中央区域的一对主面,
所述中央区域形成于所述一对主面的至少一者的所述第二方向中央部,
所述层叠陶瓷电子部件以所述中央区域朝向所述取出口一侧的方式收纳于所述凹部中。
6.一种层叠陶瓷电子部件的制造方法,其特征在于,包括:
在未烧制的陶瓷片上形成规定厚度的内部电极图案的步骤;
在所述陶瓷片中的所述内部电极图案的周围的非电极形成区域上形成电介质图案的步骤,所述电介质图案在面对所述非电极形成区域的所述规定厚度的空间部占75%以上且小于100%,
通过将形成有所述内部电极图案和所述电介质图案的所述陶瓷片在第一方向上层叠,来形成具有在所述第一方向上层叠的多个内部电极的陶瓷主体的步骤,其中,所述陶瓷主体的所述第一方向的尺寸为与所述第一方向正交的第二方向的尺寸的1.1倍以上且1.6倍以下,
形成与所述多个内部电极连接的、在与所述第一方向和所述第二方向正交的第三方向上彼此相对的一对外部电极的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310661859.6A CN116487185A (zh) | 2017-12-22 | 2018-12-21 | 层叠陶瓷电子部件的制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017246104A JP7356207B2 (ja) | 2017-12-22 | 2017-12-22 | 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体 |
JP2017-246104 | 2017-12-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310661859.6A Division CN116487185A (zh) | 2017-12-22 | 2018-12-21 | 层叠陶瓷电子部件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110033945A true CN110033945A (zh) | 2019-07-19 |
Family
ID=66951429
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811571384.7A Pending CN110033945A (zh) | 2017-12-22 | 2018-12-21 | 层叠陶瓷电子部件及其安装基板、封装体和制造方法 |
CN202310661859.6A Pending CN116487185A (zh) | 2017-12-22 | 2018-12-21 | 层叠陶瓷电子部件的制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310661859.6A Pending CN116487185A (zh) | 2017-12-22 | 2018-12-21 | 层叠陶瓷电子部件的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20190198249A1 (zh) |
JP (1) | JP7356207B2 (zh) |
KR (1) | KR20190076861A (zh) |
CN (2) | CN110033945A (zh) |
TW (1) | TWI803548B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7510741B2 (ja) * | 2018-08-23 | 2024-07-04 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP7328749B2 (ja) * | 2018-10-24 | 2023-08-17 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
KR102671970B1 (ko) * | 2019-08-16 | 2024-06-05 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
WO2024135775A1 (ja) * | 2022-12-23 | 2024-06-27 | 太陽誘電株式会社 | 回路基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1423288A (zh) * | 2001-05-25 | 2003-06-11 | 京陶瓷株式会社 | 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法 |
CN101150012A (zh) * | 2006-09-19 | 2008-03-26 | Tdk株式会社 | 电极高度差吸收电介质糊料和叠层陶瓷电子部件的制备方法 |
CN103021657A (zh) * | 2012-12-31 | 2013-04-03 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
CN104112591A (zh) * | 2013-04-16 | 2014-10-22 | 三星电机株式会社 | 多层陶瓷电子元件及其安装板 |
CN105308697A (zh) * | 2013-06-19 | 2016-02-03 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
US20160049245A1 (en) * | 2014-08-13 | 2016-02-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
JP3180720B2 (ja) * | 1997-06-16 | 2001-06-25 | 松下電器産業株式会社 | 積層セラミック電子部品の製造方法 |
JP3758442B2 (ja) | 1999-02-23 | 2006-03-22 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JP3726035B2 (ja) | 2001-05-25 | 2005-12-14 | 京セラ株式会社 | セラミック積層体の製法 |
JP4432450B2 (ja) * | 2003-10-22 | 2010-03-17 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
JP5423977B2 (ja) * | 2010-03-30 | 2014-02-19 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
KR101188032B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP2013026392A (ja) * | 2011-07-20 | 2013-02-04 | Tdk Corp | 電子部品及び電子部品の製造方法 |
KR102000686B1 (ko) * | 2011-10-21 | 2019-07-17 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20140003001A (ko) * | 2012-06-28 | 2014-01-09 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
JP2014099589A (ja) | 2012-10-19 | 2014-05-29 | Murata Mfg Co Ltd | 積層セラミックコンデンサが実装された実装基板の製造方法及び実装構造体 |
JP5811152B2 (ja) * | 2012-11-05 | 2015-11-11 | 株式会社村田製作所 | 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法 |
KR20140125111A (ko) * | 2013-04-18 | 2014-10-28 | 삼성전기주식회사 | 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판 |
JP5790817B2 (ja) * | 2013-11-05 | 2015-10-07 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
KR20150135909A (ko) * | 2014-05-26 | 2015-12-04 | 삼성전기주식회사 | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 |
JP2016040816A (ja) * | 2014-08-13 | 2016-03-24 | 株式会社村田製作所 | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
JP2017022232A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社村田製作所 | 電子部品およびその製造方法 |
-
2017
- 2017-12-22 JP JP2017246104A patent/JP7356207B2/ja active Active
-
2018
- 2018-12-11 TW TW107144443A patent/TWI803548B/zh active
- 2018-12-12 KR KR1020180160040A patent/KR20190076861A/ko not_active Application Discontinuation
- 2018-12-19 US US16/225,585 patent/US20190198249A1/en not_active Abandoned
- 2018-12-21 CN CN201811571384.7A patent/CN110033945A/zh active Pending
- 2018-12-21 CN CN202310661859.6A patent/CN116487185A/zh active Pending
-
2023
- 2023-01-24 US US18/158,736 patent/US20230162925A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1423288A (zh) * | 2001-05-25 | 2003-06-11 | 京陶瓷株式会社 | 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法 |
CN101150012A (zh) * | 2006-09-19 | 2008-03-26 | Tdk株式会社 | 电极高度差吸收电介质糊料和叠层陶瓷电子部件的制备方法 |
CN103021657A (zh) * | 2012-12-31 | 2013-04-03 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
CN104112591A (zh) * | 2013-04-16 | 2014-10-22 | 三星电机株式会社 | 多层陶瓷电子元件及其安装板 |
CN105308697A (zh) * | 2013-06-19 | 2016-02-03 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
US20160049245A1 (en) * | 2014-08-13 | 2016-02-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
US20230162925A1 (en) | 2023-05-25 |
JP7356207B2 (ja) | 2023-10-04 |
CN116487185A (zh) | 2023-07-25 |
US20190198249A1 (en) | 2019-06-27 |
JP2019114631A (ja) | 2019-07-11 |
TW201929015A (zh) | 2019-07-16 |
TWI803548B (zh) | 2023-06-01 |
KR20190076861A (ko) | 2019-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110033945A (zh) | 层叠陶瓷电子部件及其安装基板、封装体和制造方法 | |
CN108573811B (zh) | 层叠陶瓷电容器及其制造方法 | |
US11830679B2 (en) | Multi-layer ceramic electronic component | |
CN104576056B (zh) | 多层陶瓷电容器和具有该多层陶瓷电容器的板 | |
CN110189917B (zh) | 层叠陶瓷电子部件 | |
CN108573812A (zh) | 层叠陶瓷电容器及其制造方法 | |
US11348730B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2022116342A (ja) | 積層型キャパシタ及びその製造方法 | |
JP7338961B2 (ja) | セラミック電子部品およびその製造方法 | |
CN109712812B (zh) | 层叠陶瓷电容器和层叠陶瓷电容器的制造方法 | |
US11437194B2 (en) | Multi-layer ceramic electronic component and method of producing a multi-layer ceramic electronic component | |
CN109300691A (zh) | 陶瓷电子部件和陶瓷电子部件的制造方法 | |
US12002626B2 (en) | Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component | |
US20230187132A1 (en) | Multilayer ceramic electronic component, manufacturing method thereof, circuit board, and package | |
JP7307827B2 (ja) | 積層セラミック電子部品 | |
JP2021086893A (ja) | 積層セラミック電子部品 | |
KR20140031739A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20200025973A (ko) | 적층형 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |