KR20140031739A - 적층 세라믹 전자부품 및 이의 제조방법 - Google Patents
적층 세라믹 전자부품 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20140031739A KR20140031739A KR1020120098443A KR20120098443A KR20140031739A KR 20140031739 A KR20140031739 A KR 20140031739A KR 1020120098443 A KR1020120098443 A KR 1020120098443A KR 20120098443 A KR20120098443 A KR 20120098443A KR 20140031739 A KR20140031739 A KR 20140031739A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- electronic component
- cover layer
- ceramic electronic
- layer
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 7
- 239000000843 powder Substances 0.000 claims description 16
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 8
- 229910002113 barium titanate Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 abstract description 19
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 abstract 1
- 239000011777 magnesium Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 239000003985 ceramic capacitor Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000000280 densification Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011133 lead Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 세라믹 본체 커버층에 마그네슘(Mg)을 첨가하여, 세라믹 본체 커버층에 형성되는 기공의 수를 줄이고 보다 치밀화된 미세구조를 형성함으로써 실장공정 등에서 발생하는 기계적 강도저하를 억제하고 신뢰성이 높은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다. 본 발명에 따르면 기계적 강도저하를 억제시킬 뿐만 아니라 신뢰성이 우수한 대용량 적층 세라믹 전자부품을 구현할 수 있다.
Description
본 발명은 신뢰성이 높은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
적층 세라믹 캐패시터의 일반적인 제조방법은 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 도전성 페이스트를 인쇄하여 내부전극을 형성하고 세라믹 시트를 필름에서 분리하여 그린 세라믹 적층체를 만든다. 이 그린 세라믹 적층체를 고온, 고압으로 압착하여 딱딱한 그린 적층체(Bar)로 만들고, 절단 공정을 걸쳐 그린칩을 제조한다. 이 후 가소, 소성, 연마, 외부전극 도포, 도금 공정을 걸쳐 세라믹 적층 캐패시터가 완성된다.
이때 세라믹 본체의 커버(cover)층은 두껍고 입성장이 자유로워 상대적으로 많은 기공의 형성으로 치밀화된 미세구조를 형성하지 못하고, 그로 인해 기계적 강도나 도금액의 침투에 취약한 구조를 형성하게 된다는 문제점이 있다.
따라서, 세라믹 본체 커버층에 Mg을 첨가하여, 세라믹 본체 보호층에 형성되는 기공의 수를 줄이고 보다 치밀화된 미세구조를 형성함으로써 신뢰성을 개선할 필요가 있다.
본 발명의 목적은 세라믹 본체 커버층에 Mg을 첨가하여, 세라믹 본체 커버층에 형성되는 기공의 수를 줄이고 보다 치밀화된 미세구조를 형성함으로써, 기계적 강도저하를 억제시킬 뿐만 아니라 신뢰성이 우수한 대용량 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시형태는 복수의 유전체층; 상기 복수의 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극; 상기 유전체층과 상기 내부전극으로 이루어지는 액티브(active)층, 및 상기 액티브층의 상부 및 하부에 형성되며 0.5-1.5 mol%의 Mg을 함유하는 커버(cover)층을 포함하는 세라믹 본체; 및 상기 세라믹 본체의 외측에 형성되며, 상기 내부 전극과 전기적으로 연결된 외부전극;을 포함하는 적층 세라믹 전자부품을 제공한다.
상기 커버층은 Si를 함유하는 글래스를 포함할 수 있다.
상기 유전체층의 적층수는 100 내지 1000일 수 있다.
또한, 상기 세라믹 본체는 티탄산바륨(BaTiO3)을 포함할 수 있다.
본 발명의 다른 실시형태는 세라믹 그린시트를 마련하는 단계; 도전성 금속 분말 및 세라믹 분말을 포함하는 내부전극용 도전성 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및 상기 내부전극 패턴이 형성된 그린시트를 적층하고 소결하여, 내부에 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 본체는 상기 유전체층과 상기 내부전극으로 이루어지는 액티브층, 및 상기 액티브층의 상부 및 하부에 형성되며 0.5-1.5 mol%의 Mg을 함유하는 커버층을 포함하는 적층 세라믹 전자부품의 제조 방법을 제공한다.
상기 커버층은 Si를 함유하는 글래스를 포함할 수 있다.
상기 유전체층의 적층수는 100 내지 1000일 수 있다.
상기 도전성 금속 분말은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상일 수 있다.
또한, 상기 세라믹 본체는 티탄산바륨(BaTiO3)을 포함할 수 있다.
본 발명에 따르면 세라믹 본체 커버층에 형성되는 기공의 수를 줄이고 보다 치밀화된 미세구조를 형성하여, 기계적 강도저하를 억제시킬 뿐만 아니라 신뢰성이 우수한 대용량 적층 세라믹 전자부품을 구현할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 1153℃에서 소성된 벌크의 표면사진을 Mg 첨가량에 따라 나타낸 것이다.
도 4는 본 발명의 일 실시형태에 따른 Mg가 첨가된 벌크 샘플의 소성온도에 따른 밀도변화 나타낸 것이다.
도 5는 본 발명의 일 실시형태에 따른 Mg 첨가량에 따른 프로토-타입(Proto-type) 칩 커버층의 미세구조 결과를 나타낸 것이다.
도 6은 본 발명의 일 실시형태에 따른 파단한 프로토-타입 칩의 미세구조 결과와 파단한 상용 칩의 미세구조 결과를 나타낸 것이다.
도 7은 본 발명의 일 실시형태에 따른 고온 Step-IR을 평가한 결과를 나타낸 것이다.
도 8은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조 공정도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 1153℃에서 소성된 벌크의 표면사진을 Mg 첨가량에 따라 나타낸 것이다.
도 4는 본 발명의 일 실시형태에 따른 Mg가 첨가된 벌크 샘플의 소성온도에 따른 밀도변화 나타낸 것이다.
도 5는 본 발명의 일 실시형태에 따른 Mg 첨가량에 따른 프로토-타입(Proto-type) 칩 커버층의 미세구조 결과를 나타낸 것이다.
도 6은 본 발명의 일 실시형태에 따른 파단한 프로토-타입 칩의 미세구조 결과와 파단한 상용 칩의 미세구조 결과를 나타낸 것이다.
도 7은 본 발명의 일 실시형태에 따른 고온 Step-IR을 평가한 결과를 나타낸 것이다.
도 8은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조 공정도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 1 내지 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극(21, 22); 상기 유전체층과 상기 내부전극으로 이루어지는 액티브층(42)의 상면 및 하면 중 적어도 일면에 형성되는 커버층(41); 및 상기 복수의 내부전극(21, 22)과 전기적으로 연결된 외부전극(31, 32);을 포함한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 최종 만들어진 MLCC는 다음과 같이 기능성에 따라 크게 3개로 분류될 수 있다. 첫째, 고용량 MLCC를 구현하기 위한 복수의 내부전극(21, 22)과 유전체층(1)이 교대로 적층되어 있는 액티브층(42)과, 둘째, MLCC의 안정된 용량구현을 위하여 외부로부터 액티브층(42)을 물리적/화학적으로 보호하는 커버층(41)으로써 액티브층(42)의 상부와 하부에 각각 적층되어 있다. 셋째, 복수의 내부전극(21, 22)을 물리적으로 연결해주는 외부전극(31, 32)으로 구성되어 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(1)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(1)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 유전체층(1) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.
상기 복수의 내부전극(21, 22)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
또한, 상기 복수의 내부전극(21, 22)은 세라믹을 포함할 수 있으며, 상기 세라믹은 특별히 제한되지 않으나, 예를 들어 티탄산바륨(BaTiO3)일 수 있다.
상기 유전체층과 상기 내부전극으로 이루어지는 액티브층(42)의 상면 및 하면 중 적어도 일면에 형성되는 커버층(41)은 0.5-1.5 mol%의 Mg을 포함하여, 커버층(41)에 형성되는 기공의 수를 줄이고 보다 치밀화된 미세구조를 형성함으로써, 기계적 강도저하를 억제시킬 뿐만 아니라 도금액의 침투를 방지할 수 있다.
정전 용량 형성을 위해 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 복수의 내부전극(21, 22)과 전기적으로 연결될 수 있다.
상기 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도 8은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조 공정도이다.
도 8을 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 세라믹 그린시트를 마련하는 단계; 도전성 금속 분말 및 세라믹 분말을 포함하는 내부전극용 도전성 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및 상기 내부전극 패턴이 형성된 그린시트를 적층하고 소결하여, 내부에 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 본체는 상기 유전체층과 상기 내부전극으로 이루어지는 액티브층, 및 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되며 0.5-1.5 mol%의 Mg을 함유하는 커버층을 포함하는 적층 세라믹 전자부품의 제조 방법을 제공한다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선 유전체를 포함하는 세라믹 그린시트를 마련할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 um의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
상기 도전성 금속 분말은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상일 수 있다.
또한, 상기 세라믹 본체는 티탄산바륨(BaTiO3)을 포함할 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
[실시예]
하기 표 1에 명시된 조성으로 에탄올과 톨루엔으로 이루어진 혼합용매와 분산제를 함께 혼합한 후, 바인더를 혼합하여 세라믹 시트를 제작하였다. 액티브층의 고용량을 유지하면서, 커버층의 유전체 세라믹층에 기공 생성을 억제하고 치밀화도를 높이기 위한 방법으로 커버층의 상/하층에 사용되는 유전체 세라믹 조성에만 Mg을 추가로 첨가하여 세라믹 슬러리를 제조하여 시트를 제작하였다. Mg이 추가된 세라믹 시트를 사용하여 커버층을 만든 후 이를 액티브층의 상/하에 적층, 압착, 절단, 소성, 외부전극 등의 공정을 거쳐 적층세라믹 콘덴서를 제작하였다. 또한 Mg만 추가된 시트를 이용하여 벌크(Bulk)를 제작하여 적층세라믹 콘덴서와 동일한 조건에서 소성하였다.
| 샘플 번호 | 모재 (mol%) | 부성분 mol%(모재 100 mol당) | ||
| BaTiO3 | MgO | Y2O3:ZrO2:CaO | SiO2:BaCO3:V2O5 | |
| 1 | 100 | 0.0 | 1.0:1.5:2.0 | 1.0:2.5:1.2 |
| 2 | 100 | 0.5 | 1.0:1.5:2.0 | 1.0:2.5:1.2 |
| 3 | 100 | 1.0 | 1.0:1.5:2.0 | 1.0:2.5:1.2 |
| 4 | 100 | 1.5 | 1.0:1.5:2.0 | 1.0:2.5:1.2 |
| 5 | 100 | 2.0 | 1.0:1.5:2.0 | 1.0:2.5:1.2 |
| 참조: X5R | 100 | Y2O3:0.4, MgCO3:1.0, BaCO3:0.4, MnO2:0.1, V2O5:0.05, SiO2:1.35, Al2O3:0.0625 | ||
(1) 벌크 결과
1153℃에서 소성된 벌크의 표면사진을 Mg 첨가량에 따라 도 3에 나타내었다. 도 3에서 알 수 있듯이, 소성된 벌크의 소체 색깔은 Mg 첨가량에 따라 치밀화를 나타내는 진한 갈색을 나타내었으며, 과량 첨가시 미소결 상태인 옅은 갈색을 나타내었다.
또한 이들 시편의 미세구조의 SEM(Scanning Electron Microscope) 사진을 관찰한 결과, Mg가 첨가되지 않은 시편은 입성장이 크게 일어난 반면 Mg가 첨가된 시편은 입성장이 억제된 작은 입자들로 이루어져 있는 것을 알 수 있다. 즉, 적정량의 Mg 첨가는 시편의 입성장을 억제하는 것과 동시에 소결성을 향상시키는 것을 알 수 있다.
또한, Mg가 첨가된 벌크 샘플의 소성온도에 따른 밀도변화를 도 4에 나타내었다. 도 4에서 알 수 있듯이, 동일한 온도에서 Mg의 첨가량이 1.0 mol%에서 가장 높은 벌크-밀도를 나타내었으며, Mg 첨가량이 1.0 mol% 이상에서는 오히려 밀도가 감소하는 것을 알 수 있다. 이러한 결과로부터 커버층에서의 적정 Mg 첨가량은 1.0 mol%인 것을 확인하였다.
(2) 프로토-타입(Proto-type) 칩 결과
Mg 첨가량에 따른 프로토-타입 칩 커버층의 미세구조 결과를 도 5에 나타내었다. Mg가 첨가되지 않은 경우 커버의 세라믹층에 많은 기공과 더불어 기공의 성장으로 큰 기공이 형성되었다. 여기에 1.0 mol% Mg 첨가시 액티브층과 동일하게 균일하고 치밀한 미세구조를 형성하였으며 기공이 완전히 사라진 것을 알 수 있었다. 하지만, Mg첨가량이 1.0 mol% 이상에서는 일부 큰 기공이 형성된 것을 확인할 수 있었다. 이는 벌크와 동일한 결과로써, Mg가 적정량인 1.0 mol%로 첨가되면서 커버층을 치밀화시킨 것을 알 수 있다.
또한, 치밀화 정도 및 기공의 분포를 확인하기 위하여 파단한 프로토-타입 칩의 미세구조 결과와 파단한 상용 칩의 미세구조 결과를 도 6에 나타내었다. 도 6에서 알 수 있듯이, 프로토-타입 칩은 상용 칩에 비하여 현저히 미세구조가 치밀화된 것을 알 수 있다.
특히 기공의 수가 상용 칩은 4.7개/cm2이고, 1.0 mol% Mg 첨가 칩은 0.7개/cm2로서, 상용 칩 대비 85%이상 감소된 것을 확인하였다.
(3) 고온 Step-IR 평가
커버층에 Mg가 첨가된 프로토-타입 칩의 신뢰성 확인을 위하여 고온 Step-IR을 평가하였으며, 그 결과를 아래의 도 7에 나타내었다. 즉, 커버층에만 Mg가 추가된 이종 커버층 사용시 액티브층의 신뢰성에 어떤 영향을 주는지를 확인하였고, 그 결과 액티브층의 고온 Step-IR특성은 이종 커버층 사용시에도 아무런 영향을 미치지 않는 것을 확인할 수 있었다.
상기 실시예에서 Mg 함량이 0.5 mol% 미만으로 첨가되면, 미세구조가 충분한 치밀화가 진행되지 않거나 잔류기공이 존재하였고, Mg 함량이 1.5 mol% 이상으로 첨가되면 오히려 기공이 성장하여 큰 기공을 형성하여 치밀화가 저하되는 결과를 초래하였다.
이러한 기공의 수와 미세구조의 치밀화 및 밀도 등을 고려했을 때 커버층의 유전체 세라믹 조성에 추가되는 적절한 Mg 첨가량은 0.5 mol% < Mg <1.5 mol% 수준이 바람직하다는 것을 알 수 있다.
결과적으로, 본 발명은 고용량 적층 세라믹 콘덴서에서 커버층의 많은 기공률로 인한 낮은 치밀화도를 개선하고자 커버층의 유전체 세라믹 조성에 추가로 Mg를 첨가하였고, 1.0 mol% Mg 첨가시 밀도 향상과 동시에 매우 치밀한 세라믹 미세구조를 형성하였으며, 또한 기공수가 상용 칩 대비 85%이상 제거되었다. 따라서 커버층의 치밀한 미세구조 제어로 기계적 강도향상 및 도금에 의한 화학적 안정성이 개선된다고 볼 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 유전체층 10: 세라믹 본체
21, 22: 내부전극 31, 32: 외부 전극
41: 커버층 42: 액티브층
21, 22: 내부전극 31, 32: 외부 전극
41: 커버층 42: 액티브층
Claims (9)
- 복수의 유전체층;
상기 복수의 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극;
상기 유전체층과 상기 내부전극으로 이루어지는 액티브(active)층, 및 상기 액티브층의 상부 및 하부에 형성되며 0.5-1.5 mol%의 Mg을 함유하는 커버(cover)층을 포함하는 세라믹 본체; 및
상기 세라믹 본체의 외측에 형성되며, 상기 내부 전극과 전기적으로 연결된 외부전극;
을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 커버층은 Si를 함유하는 글래스를 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 유전체층의 적층수는 100 내지 1000인 것을 특징으로 하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 세라믹 본체는 티탄산바륨(BaTiO3)을 포함하는 적층 세라믹 전자부품.
- 세라믹 그린시트를 마련하는 단계;
도전성 금속 분말 및 세라믹 분말을 포함하는 내부전극용 도전성 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및
상기 내부전극 패턴이 형성된 그린시트를 적층하고 소결하여, 내부에 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며,
상기 세라믹 본체는 상기 유전체층과 상기 내부전극으로 이루어지는 액티브층, 및 상기 액티브층의 상부 및 하부에 형성되며 0.5-1.5 mol%의 Mg을 함유하는 커버층을 포함하는 적층 세라믹 전자부품의 제조 방법.
- 제5항에 있어서,
상기 커버층은 Si를 함유하는 글래스를 포함하는 적층 세라믹 전자부품의 제조 방법.
- 제5항에 있어서,
상기 유전체층의 적층수는 100 내지 1000인 것을 특징으로 하는 적층 세라믹 전자부품의 제조 방법.
- 제5항에 있어서,
상기 도전성 금속 분말은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상인 적층 세라믹 전자부품의 제조 방법.
- 제5항에 있어서,
상기 세라믹 본체는 티탄산바륨(BaTiO3)을 포함하는 적층 세라믹 전자부품의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120098443A KR101771734B1 (ko) | 2012-09-05 | 2012-09-05 | 적층 세라믹 전자부품 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120098443A KR101771734B1 (ko) | 2012-09-05 | 2012-09-05 | 적층 세라믹 전자부품 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140031739A true KR20140031739A (ko) | 2014-03-13 |
| KR101771734B1 KR101771734B1 (ko) | 2017-08-25 |
Family
ID=50643700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120098443A KR101771734B1 (ko) | 2012-09-05 | 2012-09-05 | 적층 세라믹 전자부품 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101771734B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147545B2 (en) | 2016-03-31 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Ceramic composition and multilayer capacitor having the same |
-
2012
- 2012-09-05 KR KR1020120098443A patent/KR101771734B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147545B2 (en) | 2016-03-31 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Ceramic composition and multilayer capacitor having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101771734B1 (ko) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6812477B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 | |
| JP6370744B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR101771728B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101843190B1 (ko) | 세라믹 전자부품 및 이의 제조방법 | |
| KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101141434B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| KR102029468B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2022116273A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20130007301A (ko) | 적층 세라믹 전자부품 및 그의 제조방법 | |
| JP2022116342A (ja) | 積層型キャパシタ及びその製造方法 | |
| KR20140047419A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2012169620A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR20130058430A (ko) | 적층 세라믹 전자부품 | |
| KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2021163834A (ja) | セラミック電子部品およびその製造方法 | |
| JP7283357B2 (ja) | 積層セラミックコンデンサ | |
| JP6596547B2 (ja) | 積層セラミックコンデンサ | |
| JP2021136375A (ja) | セラミック電子部品およびその製造方法 | |
| KR101434103B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| KR101792275B1 (ko) | 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법 | |
| KR101813284B1 (ko) | 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 | |
| JP6980873B2 (ja) | 積層セラミックコンデンサ | |
| JP6766225B2 (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |