CN110010662A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN110010662A
CN110010662A CN201910005203.2A CN201910005203A CN110010662A CN 110010662 A CN110010662 A CN 110010662A CN 201910005203 A CN201910005203 A CN 201910005203A CN 110010662 A CN110010662 A CN 110010662A
Authority
CN
China
Prior art keywords
layer
display panel
pattern
crd
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910005203.2A
Other languages
English (en)
Inventor
金南珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110010662A publication Critical patent/CN110010662A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示面板。所述显示面板可以包括：绝缘基底，具有显示区域和与显示区域相邻的外围区域；多个绝缘层，位于绝缘基底上；像素，位于显示区域上，像素包括薄膜晶体管和连接到薄膜晶体管的有机发光器件；以及裂缝坝，位于外围区域上，并且与像素间隔开。裂缝坝可以设置为与绝缘基底的侧表面中的在第一方向上延伸的一个侧表面相邻。裂缝坝可以包括：多个绝缘图案，在第一方向上延伸，并且在与第一方向交叉的第二方向上彼此间隔开；以及多个导电图案，设置为填充绝缘图案之间的间隙区域。

Description

显示面板
本申请要求于2018年1月5日在韩国知识产权局提交的第10-2018-0001884号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示面板和一种制造该显示面板的方法，更具体地，涉及一种高可靠性显示面板和一种制造该高可靠性显示面板的方法。
背景技术
显示面板包括设置有像素并用于显示图像的显示区域。如果将电信号施加到像素，则像素响应于所施加的电信号发射构成图像的光。在制造或利用显示面板的工艺期间，显示面板会暴露于各种外部冲击。例如，要施加在显示面板的外部上的冲击会传递到显示区域。结果，显示区域中的一些像素会被损坏，从而导致显示面板的故障。
发明内容
根据发明构思的实施例的方面涉及一种显示面板和制造该显示面板的方法，该显示面板的使用可靠性和工艺可靠性得到改善。另外，根据发明构思的实施例的方面涉及一种具有减小的边框区域的显示面板和制造该显示面板的方法。
根据发明构思的实施例，显示面板可以包括：绝缘基底，具有显示区域和与显示区域相邻的外围区域；多个绝缘层，位于绝缘基底上；像素，位于显示区域上，像素包括薄膜晶体管和连接到薄膜晶体管的有机发光器件；以及裂缝坝，位于外围区域上，并且与像素间隔开，裂缝坝与绝缘基底的侧表面中的在第一方向上延伸的一个侧表面相邻。裂缝坝可以包括：多个绝缘图案，在第一方向上延伸，并且在与第一方向交叉的第二方向上彼此间隔开；以及多个导电图案，填充绝缘图案之间的间隙区域。
在实施例中，导电图案可以在第一方向上延伸，并且可以在第二方向上彼此间隔开。
在实施例中，导电图案中的每个可以被构造为使相邻的绝缘图案彼此连接。
在实施例中，薄膜晶体管可以包括：半导体图案；控制电极，当在平面图中观看时与半导体图案间隔开，并且与半导体图案叠置；输入电极，与控制电极间隔开，并且结合到半导体图案的一部分；以及输出电极，与控制电极间隔开，并且结合到半导体图案的相对部分。导电图案可以包括与控制电极、输入电极和输出电极中的至少一个的材料相同的材料。
在实施例中，绝缘层可以包括：第一绝缘层，位于半导体图案与控制电极之间；以及第二绝缘层，位于控制电极与输入电极之间。绝缘图案可以与第一绝缘层和第二绝缘层中的至少一个位于同一层上。
在实施例中，绝缘图案中的每个可以具有双层结构。
在实施例中，显示面板还可以包括位于薄膜晶体管与绝缘基底之间的基体层。基体层可以包括阻挡层和缓冲层中的至少一个，并且绝缘图案可以与基体层位于同一层上。
在实施例中，绝缘图案可以在第二方向上与基体层间隔开。
在实施例中，导电图案中的一个导电图案可以设置为使绝缘图案中的一个绝缘图案连接到基体层。
在实施例中，绝缘图案可以连接到基体层的至少一部分。
在实施例中，绝缘图案可以包括：多个第一绝缘图案，在第二方向上彼此间隔开；以及多个第二绝缘图案，在第二方向上彼此间隔开，并且与第一绝缘图案位于不同的层上。
在实施例中，显示面板还可以包括位于显示区域上并被构造为覆盖像素的封装层。封装层可以延伸以覆盖裂缝坝，并且与绝缘图案和导电图案接触。
在实施例中，绝缘图案和导电图案中的每个可以包括无机材料。
根据发明构思的实施例，制造显示面板的方法可以包括：在母基底上形成像素，母基底具有多个显示区域和外围区域，像素位于显示区域中的每个上并且包括薄膜晶体管和连接到薄膜晶体管的有机发光器件，薄膜晶体管包括半导体图案、控制电极、输入电极和输出电极；在外围区域上相应地形成多个裂缝坝，以与显示区域相邻；以及沿着限定在显示区域之间的切割线切割母基底以形成多个显示面板。形成裂缝坝的步骤可以包括：形成在第一方向上布置的多个绝缘图案；以及用导电材料填充绝缘图案之间的间隙区域以形成多个导电图案。
在实施例中，可以与控制电极并发形成导电图案。
在实施例中，可以与输入电极和输出电极并发形成导电图案。
在实施例中，可以利用激光束来执行切割母基底的步骤。
根据发明构思的实施例，显示面板可以包括：绝缘基底，具有显示区域、与显示区域相邻的外围区域以及在第一方向上延伸的侧表面；像素，位于显示区域上，像素包括薄膜晶体管和连接到薄膜晶体管的有机发光器件；封装层，被构造为覆盖像素，并且包括无机层和有机层；以及裂缝坝，位于外围区域上，与所述侧表面相邻，并且在第一方向上延伸。裂缝坝可以包括：多个无机绝缘图案，在第一方向上延伸，并且在与第一方向交叉的第二方向上彼此间隔开；以及多个导电图案，位于无机绝缘图案之间，被构造为使无机绝缘图案中的相邻的无机绝缘图案彼此连接，并且在第二方向上彼此间隔开。
在实施例中，封装层的无机层可以被构造为覆盖裂缝坝。当在平面图中观看时，封装层的有机层可以与裂缝坝间隔开。
在实施例中，无机绝缘图案可以包括位于不同层上的多个绝缘图案，并且封装层的无机层可以在裂缝坝上具有台阶形状。
附图说明
通过下面结合附图进行的简要描述，示例实施例将被更清楚地理解。附图表示如这里描述的非限制性示例实施例。
图1是示意性地示出根据发明构思的实施例的显示面板的透视图。
图2A是示出图1中示出的显示面板的一部分的等效电路图。
图2B是沿着图1的线I-I'截取的剖视图。
图2C是示出图2B的一部分的放大剖视图。
图3A和图3B是示出根据发明构思的实施例的显示面板的一部分的剖视图。
图4A和图4B是示出根据发明构思的实施例的显示面板的区域的剖视图。
图5A至图5C是示出根据发明构思的实施例的显示面板的区域的剖视图。
图6A至图6C是示出根据发明构思的实施例的制造显示面板的方法的示意性透视图。
图7A是示出根据对比实施例的显示面板的区域的剖视图，以及图7B是示出根据发明构思的实施例的显示面板的区域的剖视图。
图8A至图8F是示出根据发明构思的实施例的制造显示面板的方法的剖视图。
图9A至图9F是示出根据发明构思的实施例的制造显示面板的方法的剖视图。
应该注意的是，这些附图意在示出在特定示例实施例中使用的方法、结构和/或材料的一般特性，并且补充下面提供的书面描述。然而，这些附图可能未按照比例绘制，并且可能不会精确地反映任何给定实施例的精确结构或性能特性，并且不应被解释为限定或限制由示例实施例所涵盖的值或性质的范围。例如，为了清楚，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各个附图中相似或相同的附图标记的使用意在表示存在相似或相同的元件或特征。
具体实施方式
现在将参照附图更充分地描述发明构思的示例实施例，附图中示出了示例实施例。然而，发明构思的示例实施例可以以许多不同的形式体现，并且不应该被解释为局限于这里阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域普通技术人员充分地传达示例实施例的构思。在附图中，为了清楚，夸大了层和区域的厚度。在附图中，同样的附图标记表示同样的元件，因此，将不重复它们的描述。
将理解的是，当元件被称作“连接到”或者“结合到”另一元件时，该元件可以直接连接到或者直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或者“直接结合”到另一元件时，不存在中间元件。同样的附图标记始终表示同样的元件。
为了易于描述，在这里可以使用诸如“在……下面”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如附图中示出的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意在包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。装置可以被另外定位(例如，旋转90度或者在其它方位)，并且可以相应地解释这里使用的空间相对描述语。
这里使用的术语仅是出于描述特定实施例的目的，而不意图成为示例实施例的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”和“所述(该)”也意图包括复数形式。还将理解的是，如果这里使用术语“包含”、“包括”及其变型，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
图1是示意性地示出根据发明构思的实施例的显示面板的透视图。图2A是示出图1中示出的显示面板的一部分的等效电路图。图2B是沿着图1的线I-I'截取的剖视图。图2C是示出图2B的一部分的放大剖视图。为了便于说明，准备图2C以示出具有裂缝坝CRD的区域的放大形状。将参照图1至图2C描述发明构思的实施例。
显示面板100可以包括绝缘基底BS、基体层BL、电路层DP-CL、显示器件层DP-OLED、封装层TFE和裂缝坝CRD。绝缘基底BS可以由绝缘材料形成，或者包括绝缘材料。绝缘基底BS可以形成为具有柔性性质。例如，绝缘基底BS可以包括聚酰亚胺(PI)。然而，发明构思不限于这个示例，在特定实施例中，绝缘基底BS可以由玻璃材料和塑料材料中的至少一种形成，或者包括玻璃材料和塑料材料中的至少一种。
绝缘基底BS可以包括显示区域DA和外围区域NDA。显示区域DA可以是显示面板100的用于显示图像的区域。多个像素PX可以设置在显示区域DA上。
外围区域NDA可以定位为与显示区域DA相邻。外围区域NDA被示出为具有围绕显示区域DA的框架形状。然而，发明构思不限于这个示例，在特定实施例中，外围区域NDA可以局部地设置在显示区域DA的边缘区域中的一个处。为了便于说明，构成显示面板100的一些元件(例如，一些像素PX和裂缝坝CRD)示例性地示出在图1中。
像素PX可以布置为在第一方向DR1和第二方向DR2上彼此间隔开。为了便于说明，图2A示出了像素PX中的一个像素PX的等效电路图作为示例。然而，发明构思不限于这个示例，在特定实施例中，像素PX的结构可以各种改变。
如图2A中所示，像素PX可以包括第一薄膜晶体管TR1、电容器CAP、第二薄膜晶体管TR2和有机发光器件OLED。第一薄膜晶体管TR1可以用作控制像素PX的开关(即，导通/截止)操作的开关器件。例如，第一薄膜晶体管TR1可以用于响应于通过第一信号线GL传输的扫描信号将数据信号从第二信号线DL传输到电容器CAP或第二薄膜晶体管TR2，或者防止(例如，切断)数据信号的这种传输。
电容器CAP可以连接到第一薄膜晶体管TR1和第一电源线VDD。电容器CAP可以被充以具有与从第一薄膜晶体管TR1传输的数据信号和施加到第一电源线VDD的第一电源电压之间的电压电平差对应的电荷量。
第二薄膜晶体管TR2可以连接到第一薄膜晶体管TR1、电容器CAP和有机发光器件OLED。第二薄膜晶体管TR2可以用于根据存储在电容器CAP中的电荷量控制流过有机发光器件OLED的驱动电流。第二薄膜晶体管TR2的导通时段的时间长度可以取决于存储在电容器CAP中的电荷量。在导通时段期间，第二薄膜晶体管TR2可以用于将通过第一电源线VDD传输的第一电源电压供应到有机发光器件OLED。
有机发光器件OLED可以连接到第二薄膜晶体管TR2和电源端子VSS。有机发光器件OLED可以被构造为发射光，该光的强度由通过第二薄膜晶体管TR2传输的信号与通过电源端子VSS接收的第二电源电压之间的电压电平差确定。有机发光器件OLED的发光操作可以在第二薄膜晶体管TR2的导通时段期间执行。
有机发光器件OLED可以由发光材料形成，或者包括发光材料。有机发光器件OLED可以被构造为产生光，该光的颜色由发光材料确定。由有机发光器件OLED产生的光的颜色可以是红色、绿色、蓝色和白色中的一种。
在图2B中，构成像素PX的一些元件(例如，薄膜晶体管TR-P(在下文中，称作像素晶体管TR-P)和有机发光器件ED)作为示例示出。如图2B中所示，像素晶体管TR-P可以设置在绝缘基底BS上。
像素晶体管TR-P可以构成电路层DP-CL(例如，可以是电路层DP-CL的构件)。在本实施例中，显示面板100还可以包括设置在电路层DP-CL与绝缘基底BS之间的基体层BL。基体层BL可以包括单个绝缘层或多个绝缘层。例如，基体层BL可以包括缓冲层和阻挡层中的至少一个。因此，可能够在基体层BL上稳定地形成电路层DP-CL，并且防止或基本上防止会通过绝缘基底BS进入的氧或湿气渗透到电路层DP-CL中。
像素晶体管TR-P可以包括半导体图案SP、控制电极CE、输入电极IE和输出电极OE。像素晶体管TR-P的控制电极CE可以与半导体图案SP间隔开，并且第一绝缘层10置于控制电极CE与半导体图案SP之间。控制电极CE可以连接到图2A的第一薄膜晶体管TR1。第一绝缘层10可以用作栅极绝缘层。
像素晶体管TR-P的输入电极IE和输出电极OE可以与像素晶体管TR-P的控制电极CE间隔开，并且第二绝缘层20置于输入电极IE和输出电极OE与控制电极CE之间。像素晶体管TR-P的输入电极IE和输出电极OE可以设置为穿透第一绝缘层10和第二绝缘层20，并且可以分别结合到半导体图案SP的两个分离区域。像素晶体管TR-P的输入电极IE可以连接到图2A的电容器CAP，像素晶体管TR-P的输出电极OE可以连接到有机发光器件ED。
同时，在像素晶体管TR-P中，控制电极CE可以设置在半导体图案SP上方，或者输入电极IE和输出电极OE可以设置在半导体图案SP上方。可选择地，输入电极IE和输出电极OE可以与半导体图案SP设置在同一层上，并且可以直接结合到半导体图案SP。根据发明构思的实施例，像素晶体管TR-P的结构可以各种改变，而发明构思不限于此。
有机发光器件ED可以设置在第三绝缘层30上。有机发光器件ED和第四绝缘层40可以构成显示器件层DP-OLED。有机发光器件ED可以包括在第三方向DR3上顺序堆叠的第一电极E1、发光层EL和第二电极E2。
第一电极E1可以穿过第三绝缘层30结合到像素晶体管TR-P。尽管未示出，但是附加的连接电极可以进一步设置在第一电极E1与像素晶体管TR-P之间，在这种情况下，第一电极E1可以通过连接电极电结合到像素晶体管TR-P。
第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以设置为具有开口。开口可以设置为使第一电极E1的至少一部分暴露。第四绝缘层40可以用作像素限定层。
发光层EL可以设置在第一电极E1上。发光层EL可以由发光材料形成，或者包括发光材料。例如，发光层EL可以由荧光材料和磷光材料中的至少一种形成，或者包括荧光材料和磷光材料中的至少一种。发光层EL可以被构造为响应于第一电极E1与第二电极E2之间的电位差而发射红光、绿光或蓝光。
第二电极E2可以设置在发光层EL上。第二电极E2可以设置为面对第一电极E1。第二电极E2可以连接到图2A的电源端子VSS。有机发光器件ED可以通过第二电极E2接收第二电源电压。
第二电极E2可以由透明导电材料或透反射导电材料形成，或者包括透明导电材料或透反射导电材料。因此，由发光层EL产生的光可以容易地穿过第二电极E2，并且可以在第三方向DR3上行进。然而，发明构思不限于这个示例，在特定实施例中，有机发光器件ED可以被构造为具有第一电极E1包括透明材料或透反射材料的后侧发射结构，或者被构造为使光通过有机发光器件ED的顶表面和底表面发射的双侧发射结构。
尽管未示出，但是有机发光器件ED还可以包括设置在发光层EL与第一电极E1之间或发光层EL与第二电极E2之间的至少一个有机层。有机层可以用于控制从第一电极E1和第二电极E2供应到发光层EL的电荷的流动，这可能够提高有机发光器件ED的光学特性和寿命。
封装层TFE可以设置在有机发光器件ED上以封装有机发光器件ED。尽管未示出，但是覆盖第二电极E2的盖层可以进一步设置在第二电极E2与封装层TFE之间。
封装层TFE可以包括在第三方向DR3上顺序堆叠的第一无机层IOL1、有机层OL和第二无机层IOL2。然而，发明构思不限于此，在特定实施例中，封装层TFE也可以包括多个无机层和多个有机层。
第一无机层IOL1可以设置为覆盖第二电极E2。第一无机层IOL1可以防止或基本上防止外部湿气或氧渗透到有机发光器件ED中。例如，第一无机层IOL1可以由氮化硅和氧化硅中的至少一种形成，或者包括氮化硅和氧化硅中的至少一种。第一无机层IOL1可以通过沉积工艺来形成。
有机层OL可以设置在第一无机层IOL1上以与第一无机层IOL1接触。有机层OL可以被构造为改善由第一无机层IOL1引起的不均匀的表面轮廓。例如，有机层OL可以设置为覆盖具有不平坦顶表面的第一无机层IOL1或位于第一无机层IOL1上的颗粒，这可能够防止或基本上防止第一无机层IOL1的不均匀表面轮廓或颗粒影响位于有机层OL上的元件。另外，有机层OL可以被构造为减轻彼此接触的层之间的应力。有机层OL可以由有机材料形成，或包括有机材料，并且可以通过基于溶液的成膜工艺(例如，旋涂工艺、狭缝涂覆工艺或喷墨工艺)来形成。
第二无机层IOL2可以设置在有机层OL上以覆盖有机层OL。由于有机层OL具有相对平坦的顶表面，因此与在第一无机层IOL1上形成第二无机层IOL2的情况相比，可能够更稳定地形成第二无机层IOL2。第二无机层IOL2可以被构造为封装有机层OL。第二无机层IOL2可以由氮化硅和氧化硅中的至少一种形成，或者包括氮化硅和氧化硅中的至少一种。第二无机层IOL2可以通过沉积工艺来形成。
尽管未示出，但是包括多个传感器图案的输入感测单元可以进一步设置在封装层TFE上。输入感测单元可以直接形成在封装层TFE上，并且可以用于感测诸如触摸事件或压力事件的外部输入。然而，发明构思不限于这个示例，在特定实施例中，显示面板100的结构可以各种改变。
显示面板100还可以包括设置在外围区域NDA上的薄膜晶体管TR-D(在下文中，称作驱动晶体管TR-D)、导电图案E-VSS、E-CNT、VIN和CL以及坝部DM1和DM2。
驱动晶体管TR-D可以构成电路层DP-CL。在本实施例中，驱动晶体管TR-D可以具有与像素晶体管TR-P的结构对应的结构。例如，驱动晶体管TR-D可以包括设置在基体层BL上的半导体图案SP、设置在第一绝缘层10上的控制电极CE以及设置在第二绝缘层20上的输入电极IE和输出电极OE。因此，像素晶体管TR-P和驱动晶体管TR-D可以通过同一工艺并发(例如，同时)形成，因此，可能够简化制造工艺并且降低工艺成本。然而，发明构思不限于这个示例，在特定实施例中，驱动晶体管TR-D可以具有与像素晶体管TR-P的结构不同的结构。
导电图案E-VSS、E-CNT、VIN和CL可以包括供电线E-VSS、连接电极E-CNT、初始化电压线VIN和信号线CL。供电线E-VSS可以与像素PX的电源端子VSS对应。因此，供电线E-VSS可以用于将第二电源电压供应到有机发光器件ED。在本实施例中，可以将第二电源电压公共地供应到多个像素PX。
作为电路层DP-CL的一部分的供电线E-VSS可以设置在第二绝缘层20上。供电线E-VSS和驱动晶体管TR-D的输入电极IE或输出电极OE可以通过同一工艺同时或并发形成。然而，发明构思不限于这个示例，在特定实施例中，供电线E-VSS可以通过与形成输入电极IE或输出电极OE的工艺不同的工艺来形成，并且可以设置在与位于输入电极IE或输出电极OE下方的层不同的层上。
连接电极E-CNT可以设置在第三绝缘层30上以构成显示器件层DP-OLED。连接电极E-CNT可以电结合到供电线E-VSS。连接电极E-CNT可以从第三绝缘层30的顶表面延伸以覆盖供电线E-VSS的被第三绝缘层30暴露的顶表面。
有机发光器件ED的第二电极E2可以从显示区域DA延伸，并且可以结合到连接电极E-CNT。连接电极E-CNT可以从供电线E-VSS接收第二电源电压。因此，第二电源电压可以通过连接电极E-CNT传输到第二电极E2，并且可以提供(例如，传输)到每个像素PX。
连接电极E-CNT可以与有机发光器件ED的第一电极E1设置在同一层上，并且可以与第一电极E1并发形成。然而，发明构思不限于这个示例，在特定实施例中，连接电极E-CNT可以设置在与位于第一电极E1下方的层不同的层上。
在实施例中，多条信号线CL可以设置在第二绝缘层20上。信号线CL可以在第一方向DR1上彼此间隔开，并且可以用于独立地传输电信号。
初始化电压线VIN可以用于将初始化电压提供到像素PX。初始化电压线VIN可以对应地结合到多个像素PX，并且可以用于将初始化电压提供到每个像素PX。在本实施例中，信号线CL和初始化电压线VIN可以形成在同一层上，并且通过同一工艺并发(例如，同时)形成。然而，发明构思不限于这个示例，在特定实施例中，信号线CL和初始化电压线VIN可以通过不同的工艺独立地形成。
当封装层TFE的有机层OL形成在显示区域DA上时，坝部DM1和DM2可以防止或基本上防止有机层OL形成在坝部DM1和DM2的外部。坝部DM1和DM2可以设置为靠近显示区域DA的边缘区域中的至少一个。当在平面图中观看时，坝部DM1和DM2可以设置为包围显示区域DA。坝部DM1和DM2可以包括多个坝部(例如，第一坝部DM1和第二坝部DM2)。
第一坝部DM1可以设置为比第二坝部DM2靠近显示区域DA。当在平面图中观看时，第一坝部DM1可以与供电线E-VSS叠置。在本实施例中，当在剖视图中观看时，连接电极E-CNT可以包括设置在第一坝部DM1与供电线E-VSS之间的部分。
在本实施例中，第一坝部DM1可以由与第四绝缘层40的材料相同的材料形成，或者包括与第四绝缘层40的材料相同的材料，并且可以利用与用于第四绝缘层40的掩模相同的掩模并发(例如，同时)形成。在这种情况下，可以省略用于形成第一坝部DM1的附加工艺，并且这可能够简化制造工艺并且降低工艺成本。
第二坝部DM2与第一坝部DM1相比可以设置在相对外部区域处。第二坝部DM2可以设置为覆盖供电线E-VSS的一部分。在实施例中，第二坝部DM2可以具有包括第一层DM2-L1和第二层DM2-L2的双层结构。例如，第一层DM2-L1与第三绝缘层30可以同时(例如，并发)形成，第二层DM2-L2与第四绝缘层40可以同时(例如，并发)形成。因此，可能够容易地形成第二坝部DM2，而无需附加的工艺。
在本实施例中，连接电极E-CNT可以设置在第二坝部DM2的第一层DM2-L1上以与第一层DM2-L1的一部分叠置。例如，连接电极E-CNT可以包括置于第一层DM2-L1与第二层DM2-L2之间的端部。然而，发明构思不限于这个示例，在特定实施例中，连接电极E-CNT可以不延伸到第二坝部DM2。
第一无机层IOL1和第二无机层IOL2可以从显示区域DA延伸到第二坝部DM2的外部区域。因此，第一无机层IOL1和第二无机层IOL2可以覆盖第一坝部DM1和第二坝部DM2。有机层OL可以位于第二坝部DM2之外的内部区域(例如，远离第二坝部DM2的内部区域)内。
裂缝坝CRD可以设置在外围区域NDA上。参照图1至图2C，裂缝坝CRD可以设置在外围区域NDA上以与绝缘基底BS的边缘EG相邻。为了便于说明，在图2B和图2C中，绝缘基底BS的侧表面中的一个侧表面作为边缘EG被示出，并且示出了与边缘EG相邻的一个裂缝坝CRD。然而，发明构思不限于这个示例，在特定实施例中，多个裂缝坝CRD可以设置为与绝缘基底BS的侧表面中的两个或更多个侧表面相邻。
裂缝坝CRD可以在与其相邻的边缘EG的延伸方向上延伸。在实施例中，边缘EG的延伸方向可以与第二方向DR2平行，因此，裂缝坝CRD可以在第二方向DR2上延伸。裂缝坝CRD可以包括多个无机绝缘图案ILP和多个导电图案MTP。
无机绝缘图案ILP可以在第一方向DR1上布置为彼此间隔开。在实施例中，间隙区域可以限定在无机绝缘图案ILP之间。无机绝缘图案ILP中的每个可以是在第二方向DR2上延伸的线形结构。无机绝缘图案ILP可以在第一方向DR1上布置为彼此平行。
无机绝缘图案ILP可以防止或基本上防止从外部通过边缘EG施加的冲击，或者随之而来的裂缝传递或扩展到构成显示面板100的元件(例如，驱动晶体管TR-D、像素晶体管TR-P或有机发光器件ED)。无机绝缘图案ILP可以在第一方向DR1上彼此间隔开，从而防止或基本上防止冲击或裂缝在第一方向DR1上传递或扩展。因此，可能够改善显示面板100的可靠性。
导电图案MTP可以分别设置在限定在无机绝缘图案ILP之间的间隙区域中。例如，导电图案MTP可以设置为填充间隙区域。因此，导电图案MTP中的每个可以具有与间隙区域中的相应的一个间隙区域对应的形状。在本实施例中，导电图案MTP中的每个可以是在第二方向DR2上延伸的线形结构。
在本实施例中，导电图案MTP可以在第一方向DR1上布置为彼此间隔开。导电图案MTP中的每个可以设置为与相邻对应的一对无机绝缘图案ILP直接接触。例如，导电图案MTP中的每个可以设置为覆盖相邻对应的一对无机绝缘图案ILP的相对侧表面和绝缘基底BS的位于相邻对应的一对无机绝缘图案ILP之间的顶表面。彼此分离的无机绝缘图案ILP可以通过导电图案MTP彼此物理连接。
在本实施例，导电图案MTP的至少一部分也可以设置为填充位于无机绝缘图案ILP与基体层BL之间的间隙区域。因此，裂缝坝CRD可以设置为与基体层BL接触。
导电图案MTP可以由导电材料形成，或者包括导电材料。例如，导电图案MTP可以由与像素晶体管TR-P的控制电极CE的材料相同的材料形成，或者包括与像素晶体管TR-P的控制电极CE的材料相同的材料。这里，导电图案MTP可以通过与用于像素晶体管TR-P的控制电极CE的工艺相同的工艺并发(例如，同时)形成。
导电图案MTP可以由与像素晶体管TR-P的输入电极IE和输出电极OE的材料相同的材料形成，或者包括与像素晶体管TR-P的输入电极IE和输出电极OE的材料相同的材料。这里，导电图案MTP可以通过与用于像素晶体管TR-P的输入电极IE和输出电极OE的工艺相同的工艺并发(例如，同时)形成。
因此，可能够形成导电图案MTP而无需附加的工艺，这可能够使得简化制造工艺并降低工艺成本。然而，发明构思不限于这个示例，在特定实施例中，导电图案MTP和像素晶体管TR-P可以通过不同的工艺独立地形成。
根据发明构思的实施例，由于位于无机绝缘图案ILP之间的间隙区域覆盖有导电图案MTP，因此，在制造工艺期间，可能够防止或基本上防止颗粒进入无机绝缘图案ILP之间的间隙区域。另外，即使当颗粒在制造工艺期间进入无机绝缘图案ILP之间的间隙区域时，由于导电图案MTP覆盖了间隙区域，因此也可能够防止或基本上防止形成有机发光器件ED的工艺受到残留在无机绝缘图案ILP之间的空隙区域中的颗粒的影响。因此，可能够改善制造工艺的工艺可靠性。这将在下面更详细地描述。
图3A和图3B是示出根据发明构思的实施例的显示面板的一部分的剖视图。为了便于说明，图3A和图3B示出了与图2C中示出的区域对应的区域。在下文中，将参照图3A和图3B描述根据发明构思的实施例的显示面板。为了简要说明，先前参照图1至图2C描述的元件可以用相同的附图标记来标识而不重复其重复描述。
如图3A中所示，裂缝坝CRD-S1可以设置为与基体层BL间隔开。裂缝坝CRD-S1可以在第一方向DR1上与基体层BL的端部间隔开，从而限定间隙区域SS。
裂缝坝CRD-S1可以包括无机绝缘图案ILP和设置为填充无机绝缘图案ILP之间的间隙区域的导电图案MTP-S。导电图案MTP-S可以不设置在位于裂缝坝CRD-S1与基体层BL之间的间隙区域SS中。裂缝坝CRD-S1的无机绝缘图案ILP可以与基体层BL物理分离。
可选择地，如图3B中所示，裂缝坝CRD-S2可以插入基体层BL-S中。基体层BL-S可以延伸到绝缘基底BS的边缘EG，并且裂缝坝CRD-S2的无机绝缘图案ILP-S可以通过去除基体层BL-S的一些部分来形成。
裂缝坝CRD-S2的导电图案MTP-S可以设置为填充无机绝缘图案ILP-S之间的间隙区域。例如，导电图案MTP-S可以形成为填充基体层BL-S的去除部分。因此，裂缝坝CRD-S2和基体层BL-S可以形成为构成单个物件。
根据发明构思的实施例，如果显示面板被构造为包括彼此间隔开的多个绝缘图案以及设置为填充绝缘图案之间的间隙区域的多个导电图案，则裂缝坝CRD-S1或CRD-S2的结构可以各种改变。
图4A和图4B是示出根据发明构思的实施例的显示面板的区域的剖视图。为了便于说明，图4A和图4B示出了与图2B中示出的区域对应的区域。在下文中，将参照图4A和图4B描述根据发明构思的实施例的显示面板。为了简要说明，先前参照图1至图3B描述的元件可以用相同的附图标记来标识而不重复其重复描述。
如图4A中所示，显示面板100-1可以包括设置在基体层BL-1上的裂缝坝CRD-1。基体层BL-1可以设置为基本上覆盖绝缘基底BS的整个顶表面，并且可以与显示区域DA和外围区域NDA全部叠置。
裂缝坝CRD-1可以设置为与第一绝缘层10和第二绝缘层20的端部相邻。裂缝坝CRD-1可以包括多个无机绝缘图案ILP-1和多个导电图案MTP。无机绝缘图案ILP-1可以在第一方向DR1上与第一绝缘层10和第二绝缘层20的端部间隔开。此外，无机绝缘图案ILP-1可以在第一方向DR1上彼此间隔开，从而限定它们之间的间隙区域。
无机绝缘图案ILP-1中的每个可以具有双层结构。例如，无机绝缘图案ILP-1可以包括在第二方向DR2上延伸并在第一方向DR1上布置的多个第一层P1以及在第二方向DR2上延伸并在第一方向DR1上布置的多个第二层P2。第二层P2中的每个可以堆叠在第一层P1中的对应的一个第一层P1上。
第一层P1可以与第一绝缘层10形成在同一层上。第一层P1可以由与第一绝缘层10的材料相同的材料形成，并且可以具有与第一绝缘层10的厚度相同的厚度。第二层P2可以与第二绝缘层20形成在同一层上。第二层P2可以由与第二绝缘层20的材料相同的材料形成，并且可以具有与第二绝缘层20的厚度相同的厚度。
导电图案MTP可以设置为填充无机绝缘图案ILP-1之间的间隙区域。导电图案MTP中的每个可以设置为使相邻对应的一对无机绝缘图案ILP-1彼此连接。
导电图案MTP可以由导电材料形成，或者包括导电材料。例如，导电图案MTP可以包括与像素晶体管TR-P的输入电极IE和输出电极OE的材料相同的材料。这里，导电图案MTP可以通过与用于像素晶体管TR-P的输入电极IE和输出电极OE的工艺相同的工艺并发(例如，同时)形成。然而，发明构思不限于这个示例，在特定实施例中，导电图案MTP可以通过与用于像素晶体管TR-P的输入电极IE和输出电极OE的工艺不同的工艺独立地形成。
在特定实施例中，如图4B中所示，显示面板100-2可以包括裂缝坝CRD-2，所述裂缝坝CRD-2包括设置在不同层上的无机绝缘图案ILP1和ILP2以及导电图案MTP。无机绝缘图案ILP1和ILP2可以包括设置在绝缘基底BS上的第一无机绝缘图案ILP1以及设置在基体层BL上的第二无机绝缘图案ILP2。
第一无机绝缘图案ILP1可以与基体层BL设置在同一层上，并且可以与基体层BL的端部间隔开。第一无机绝缘图案ILP1可以与图2B中示出的无机绝缘图案ILP的一部分基本对应。导电图案MTP可以设置为分别填充形成在第一无机绝缘图案ILP1之间以及基体层BL与第一无机绝缘图案ILP1之间的间隙区域。
第二无机绝缘图案ILP2可以具有双层结构。第二无机绝缘图案ILP2可以包括与第一绝缘层10设置在同一层上的第一层P1以及堆叠在第一层P1上并与第二绝缘层20设置在同一层上的第二层P2。第二无机绝缘图案ILP2可以与图4A中示出的无机绝缘图案ILP-1的一部分基本对应。导电图案MTP可以设置为分别填充形成在第二无机绝缘图案ILP2之间、第一绝缘层10与第二无机绝缘图案ILP2之间以及第二绝缘层20与第二无机绝缘图案ILP2之间的间隙区域。
如参照显示面板100-1的裂缝坝CRD-1或显示面板100-2的裂缝坝CRD-2描述的，裂缝坝可以设置在显示面板100-1或100-2的任何水平处，并且这可能够稳定地防止或基本上防止冲击或裂缝在各个层中横向传递或扩展。因此，可能够改善显示面板100-1或100-2的可靠性。
图5A至图5C是示出根据发明构思的实施例的显示面板的区域的剖视图。为了便于说明，图5A至图5C示出了与图2B中示出的区域对应的区域。在下文中，将参照图5A至图5C描述根据发明构思的实施例的显示面板。为了简要说明，先前参照图1至图4B描述的元件可以用相同的附图标记来标识而不重复其重复描述。
如图5A中所示，显示面板100-3可以包括延伸到裂缝坝CRD上的封装层TFE-1。裂缝坝CRD和基体层BL可以设置在同一层上。在本实施例中，裂缝坝CRD可以与图2B中示出的裂缝坝CRD对应。
当在平面图中观看时，封装层TFE-1可以与裂缝坝CRD叠置。封装层TFE-1的有机层OL1可以与图2B中示出的有机层OL对应，但是封装层TFE-1的第一无机层IOL11和第二无机层IOL21可以延伸超过第二坝部DM2以覆盖第二绝缘层20的端部、第一绝缘层10的端部以及裂缝坝CRD的顶表面。
无机绝缘图案ILP的顶表面和导电图案MTP的顶表面可以与第一无机层IOL11接触。由于无机绝缘图案ILP和导电图案MTP由无机材料形成，因此与无机绝缘图案ILP和导电图案MTP接触的第一无机层IOL11可以紧密附着到裂缝坝CRD。因此，可能够防止或基本上防止封装层TFE-1在裂缝坝CRD上发生分层，从而改善封装层TFE-1的封装性质。
在特定实施例中，如图5B中所示，显示面板100-4可以包括延伸到裂缝坝CRD-1上的封装层TFE-2。裂缝坝CRD-1可以设置在基体层BL-1上以具有堆叠结构。在本实施例中，裂缝坝CRD-1可以与图4A中示出的裂缝坝CRD-1对应。
封装层TFE-2可以包括第一无机层IOL12、第二无机层IOL22和有机层OL2。有机层OL2可以与图4A中示出的有机层OL对应，但是第一无机层IOL12和第二无机层IOL22可以延伸以覆盖裂缝坝CRD-1的由第二层P2的顶表面和导电图案MTP的顶表面限定的顶表面。无机绝缘图案ILP-1和导电图案MTP可以具有与第一无机层IOL12接触的顶表面。
如图5C中所示，显示面板100-5可以包括延伸到裂缝坝CRD-2上的封装层TFE-3。裂缝坝CRD-2可以包括设置在不同层上的无机绝缘图案ILP1和ILP2。在本实施例中，裂缝坝CRD-2可以与图4B中示出的裂缝坝CRD-2对应。
封装层TFE-3可以包括第一无机层IOL13、第二无机层IOL23和有机层OL3。有机层OL3可以与图4B中示出的有机层OL对应，但是第一无机层IOL13和第二无机层IOL23可以延伸以覆盖裂缝坝CRD-2的顶表面。第一无机层IOL13和第二无机层IOL23可以设置为覆盖第一无机绝缘图案ILP1和第二无机绝缘图案ILP2，并且在裂缝坝CRD-2上具有台阶形状。
在根据发明构思的实施例的显示面板100-3、100-4或100-5中，封装层TFE-1、TFE-2或TFE-3可以延伸到裂缝坝CRD、CRD-1或CRD-2。无机绝缘图案ILP、ILP-1、ILP1或ILP2和导电图案MTP可以由无机材料形成，或者包括无机材料。因此，第一无机层IOL11、IOL12或IOL13可以紧密地(例如，强力地)附着到裂缝坝CRD、CRD-1或CRD-2。因此，可能够防止或基本上防止封装层TFE-1、TFE-2或TFE-3在裂缝坝CRD、CRD-1或CRD-2上发生分层，从而改善封装层TFE-1、TFE-2或TFE-3的封装性质。
根据发明构思的实施例，封装层TFE-1、TFE-2或TFE-3设置为覆盖裂缝坝CRD、CRD-1或CRD-2，并且可能够在无需在封装层TFE-1、TFE-2或TFE-3外部提供用于裂缝坝CRD、CRD-1或CRD-2的附加区域的情况下形成裂缝坝CRD、CRD-1或CRD-2。因此，可以减小从绝缘基底BS的端部到封装层TFE-1、TFE-2或TFE-3的距离，因此，可能够减小外围区域NDA的面积并且减小显示面板100-3、100-4或100-5的边框区域的面积。
图6A至图6C是示出根据发明构思的实施例的制造显示面板的方法的示意性透视图。图7A是示出根据对比实施例的显示面板的区域的剖视图，图7B是示出根据发明构思的实施例的显示面板的区域的剖视图。
从母基底1000形成多个显示面板100-A、100-B、100-C和100-D的步骤可以简要地示出在图6A至图6C中。图7A示出了与图2B中示出的区域对应的区域，图7B是示出图6C的显示面板100-A、100-B、100-C和100-D中的一个的剖视图。在下文中，将参照6A至图7B描述一些显示面板。为了简要说明，先前参照图1至图5C描述的元件可以用相同的附图标记来标识而不重复其重复描述。
如图6A中所示，母基底1000可以包括与多个显示区域DA1、DA2、DA3和DA4相邻的多个裂缝坝CRD-A1、CRD-A2、CRD-B1、CRD-B2、CRD-C1、CRD-C2、CRD-D1和CRD-D2。显示区域DA1、DA2、DA3和DA4中的每个可以与上述的显示区域DA(例如，见图1)对应。可以通过同一工艺来形成显示区域DA1、DA2、DA3和DA4。
裂缝坝CRD-A1、CRD-A2、CRD-B1、CRD-B2、CRD-C1、CRD-C2、CRD-D1和CRD-D2中的每个可以设置在显示区域DA1、DA2、DA3和DA4中的对应的一个显示区域上(例如，与显示区域DA1、DA2、DA3和DA4中的对应的一个显示区域相邻)。在本实施例中，一对裂缝坝可以设置为与显示区域DA1、DA2、DA3和DA4中的对应的一个显示区域相邻。
切割线CTL可以限定在显示区域DA1、DA2、DA3和DA4之间。例如，切割线CTL可以被限定为确定绝缘基底BS(例如，见图2B)的边缘EG或侧表面。切割线CTL可以限定显示区域DA1、DA2、DA3和DA4中的每个的边缘。
裂缝坝CRD-A1、CRD-A2、CRD-B1、CRD-B2、CRD-C1、CRD-C2、CRD-D1和CRD-D2可以在与其相邻的切割线CTL的延伸方向上延伸。裂缝坝CRD-A1、CRD-A2、CRD-B1、CRD-B2、CRD-C1、CRD-C2、CRD-D1和CRD-D2可以包括在第二方向DR2上延伸的第一裂缝坝CRD-A1、CRD-B1、CRD-C1和CRD-D1以及在第一方向DR1上延伸的第二裂缝坝CRD-A2、CRD-B2、CRD-C2和CRD-D2。在第二方向DR2上延伸的切割线CTL可以位于第一裂缝坝CRD-A1、CRD-B1、CRD-C1和CRD-D1中的两个相对的第一裂缝坝之间，在第一方向DR1上延伸的切割线CTL可以位于第二裂缝坝CRD-A2、CRD-B2、CRD-C2和CRD-D2中的两个相对的第二裂缝坝之间。
随后，如图6B和图6C中所示，可以沿着切割线CTL切割母基底1000来形成多个显示面板100-A、100-B、100-C和100-D。显示区域DA1、DA2、DA3和DA4可以沿着置于其间的切割线CTL彼此间隔开。
可以利用激光模块LM来执行母基底1000的切割。激光模块LM可以被构造为沿着切割线CTL将激光束LS照射到母基底1000上，可以利用该照射工艺以将母基底1000分成分别包括显示区域DA1、DA2、DA3和DA4的显示面板100-A、100-B、100-C和100-D。
这里，当沿着切割线CTL切割母基底1000时，会在显示区域DA1、DA2、DA3和DA4中的每个上施加冲击。例如，会从切割线CTL朝向显示区域DA1、DA2、DA3和DA4传递冲击。然而，根据发明构思的实施例，可以通过沿着切割线CTL形成的裂缝坝CRD-A1、CRD-A2、CRD-B1、CRD-B2、CRD-C1、CRD-C2、CRD-D1和CRD-D2来防止或减少这种冲击的传播。因此，可能够防止或基本上防止会在切割工艺期间沿着切割线CTL发生的冲击，或者随之而来的裂缝传递或扩展到显示区域DA1、DA2、DA3和DA4，从而改善制造工艺的工艺可靠性。
根据发明构思的实施例，可能够减小显示面板100-A、100-B、100-C和100-D中的每个的外围区域或边框区域的面积。将参照图7A和图7B使根据对比实施例的对比显示面板100-CE和显示面板100-A彼此对比。如图7B中所示，显示面板100-A被构造为具有与图2B的显示面板100的特征基本相同的特征，如图7A中所示，除了与裂缝坝CRD-C的结构相关的差异之外，对比显示面板100-CE被构造为具有与显示面板100-A的特征基本相同的特征。
如图7A中所示，在根据对比实施例的对比显示面板100-CE中，裂缝坝CRD-C可以包括无机绝缘图案ILP和有机绝缘图案OLP。无机绝缘图案ILP可以被有机绝缘图案OLP覆盖。
为了减小限定在裂缝坝CRD-C与绝缘基底BS的端部之间的裕度区域MGA的宽度，如箭头所示，来自激光模块LM的激光束LS会照射到靠近裂缝坝CRD-C的区域上。在这种情况下，激光束LS会容易地损坏有机绝缘图案OLP。此外，如果激光束LS照射到有机绝缘图案OLP上，则会从有机绝缘图案OLP的一部分容易地产生诸如碳化物的污染材料。因此，在对比显示面板100-CE中，为了防止或基本上防止有机绝缘图案OLP被损坏，裕度区域MGA应设置为具有足够大的宽度。
相反，如图7B中所示，显示面板100-A的裂缝坝CRD可以包括导电图案MTP，而不是有机绝缘图案OLP。无机绝缘图案ILP可以被导电图案MTP覆盖，并且无机绝缘图案ILP之间的间隙区域可以填充有导电图案MTP。
在如箭头所示，来自激光模块LM的激光束LS照射到与裂缝坝CRD相邻的区域上以减小裕度区域MGA的宽度的情况下，显示面板100-A的导电图案MTP与有机绝缘图案OLP相比可以对激光束LS具有相对高的耐受性。因此，即使当激光束LS照射到与裂缝坝CRD相邻的区域上时，也可能够稳定地保持裂缝坝CRD。因此，可以执行切割工艺以有效地减小裕度区域MGA的宽度，并且与对比显示面板100-CE相比，这可以使显示面板100-A具有窄的边框区域。
根据发明构思的实施例，由于无机绝缘图案ILP之间的间隙区域填充有导电图案MTP，因此可能够防止或基本上防止在利用激光束LS的切割工艺中从绝缘基底BS产生的污染材料(例如，灰尘或颗粒)进入无机绝缘图案ILP之间的间隙区域。因此，可能够在制造显示面板的工艺中改善工艺可靠性。
图8A至图8F是示出根据发明构思的实施例的制造显示面板的方法的剖视图。为了便于说明，准备图8A至图8F中的每个以示出与图2B中示出的区域对应的区域。在下文中，将参照图8A至图8F描述根据发明构思的实施例的制造显示面板的方法。
如图8A中所示，可以在绝缘基底BS上形成初始基体层BL-I。初始基体层BL-I可以由绝缘材料形成，或者包括绝缘材料。初始基体层BL-I可以由无机材料形成，并且可以通过沉积工艺来形成。
如图8B中所示，可以对初始基体层BL-I进行图案化以形成基体层BL和多个无机绝缘图案ILP。无机绝缘图案ILP可以彼此间隔开以形成间隙区域OP。
如图8C中所示，可以在基体层BL上形成半导体图案SP和第一绝缘层10。可以通过对半导体材料进行图案化来形成半导体图案SP。可以在基体层BL上设置第一绝缘层10以覆盖半导体图案SP。当在平面图中观看时，第一绝缘层10可以被形成为与无机绝缘图案ILP间隔开。第一绝缘层10可以由无机材料形成，并且可以通过沉积工艺来形成。
如图8D和图8E中所示，可以在第一绝缘层10上形成导电层CLL，并且可以对导电层CLL进行图案化以形成控制电极CE和多个导电图案MTP。可以形成导电层CLL以覆盖第一绝缘层10和无机绝缘图案ILP。可以通过在第一绝缘层10上沉积或涂覆导电材料来形成导电层CLL。
可以通过同一工艺并发(例如，同时)形成控制电极CE和导电图案MTP。例如，可以利用单个公共掩模来形成控制电极CE和导电图案MTP。导电图案MTP可以由与控制电极CE的材料相同的材料形成，并且可以具有与控制电极CE的层结构相同的层结构。
导电图案MTP结合无机绝缘图案ILP可以构成裂缝坝CRD。在实施例中，由于利用与用于形成基体层BL或控制电极CE的工艺相同的工艺来形成裂缝坝CRD，因此，可能够容易地形成裂缝坝CRD而不增加掩模或工艺步骤。这可能够简化制造工艺并降低工艺成本。
随后，如图8F中所示，可以顺序地形成电路层DP-CL、显示器件层DP-OLED和封装层TFE以形成显示面板100。可以通过已知技术之一来形成电路层DP-CL、显示器件层DP-OLED和封装层TFE中的每个，并且将省略其详细描述。
如上所述，在形成电路层DP-CL、显示器件层DP-OLED和封装层TFE之前，无机绝缘图案ILP之间的间隙区域OP可以填充有导电图案MTP。因此，即使污染材料残留在无机绝缘图案ILP之间的间隙区域OP中，因为当形成电路层DP-CL、显示器件层DP-OLED和封装层TFE时，残留的污染材料覆盖有导电图案MTP，所以也可能够防止或基本上防止污染材料损坏显示面板的元件。这可能够改善制造工艺的工艺可靠性。
此外，如上所述，因为利用形成单元的现有工艺来形成单元以及裂缝坝CRD，所以不需要执行用于形成裂缝坝CRD的附加工艺。这可能够简化制造工艺并降低工艺成本。
图9A至图9F是示出根据发明构思的实施例的制造显示面板的方法的剖视图。为了便于说明，准备图9A至图9F中的每个以示出与图4A中示出的区域对应的区域。在下文中，将参照图9A至图9F描述根据发明构思的实施例的制造显示面板(即，图4A的显示面板100-1)的方法。
如图9A中所示，可以在绝缘基底BS上形成基体层BL-1。可以通过在绝缘基底BS上沉积无机材料来形成基体层BL-1。可以通过与用于形成图8A的初始基体层BL-I的方法基本相同的方法来形成基体层BL-1。
随后，如图9B中所示，可以在基体层BL-1上顺序地形成半导体图案SP、初始第一绝缘层10-I、控制电极CE和初始第二绝缘层20-I。可以通过对半导体材料进行图案化来形成半导体图案SP。
可以在基体层BL-1上形成初始第一绝缘层10-I以覆盖半导体图案SP。可以形成初始第一绝缘层10-I以基本覆盖基体层BL-1的整个顶表面。可以通过在基体层BL-1上沉积无机材料来形成初始第一绝缘层10-I。
可以在初始第一绝缘层10-I上形成控制电极CE。可以通过沉积导电材料并对导电材料进行图案化来形成控制电极CE。可以通过与形成图8D和图8E的控制电极CE的方法基本相同的方法来形成控制电极CE。
可以在初始第一绝缘层10-I上形成初始第二绝缘层20-I以覆盖控制电极CE。可以形成初始第二绝缘层20-I以基本覆盖初始第一绝缘层10-I的整个顶表面。可以通过在初始第一绝缘层10-I上沉积无机材料来形成初始第二绝缘层20-I。
接下来，如图9C中所示，可以对初始第一绝缘层10-I和初始第二绝缘层20-I进行图案化来形成无机绝缘图案ILP-1、第一绝缘层10和第二绝缘层20。可以通过在初始第一绝缘层10-I和初始第二绝缘层20-I中形成接触孔CH来形成第一绝缘层10和第二绝缘层20。
无机绝缘图案ILP-1可以形成为彼此间隔开，并且间隙区域OP置于无机绝缘图案ILP-1之间。无机绝缘图案ILP-1可以包括从初始第一绝缘层10-I形成的第一层P1以及从初始第二绝缘层20-I形成的第二层P2。
可以通过同一工艺并发(例如，同时)形成无机绝缘图案ILP-1、第一绝缘层10和第二绝缘层20。因此，可以利用单个掩模并发(例如，同时)形成间隙区域OP和接触孔CH。另外，第一层P1和第二层P2可以在第三方向DR3上彼此对齐。
随后，如图9D和图9E中所示，可以在第二绝缘层20上形成导电层CLL-1，然后可以对导电层CLL-1进行图案化来形成输入电极IE、输出电极OE和导电图案MTP。可以通过在第二绝缘层20上沉积或涂覆导电材料来形成导电层CLL-1。可以通过形成单层或堆叠多层来形成导电层CLL-1。可以形成导电层CLL-1以填充间隙区域OP和接触孔CH。
可以对导电层CLL-1进行图案化来形成输入电极IE、输出电极OE和导电图案MTP。可以利用单个公共掩模并发(例如，同时)形成输入电极IE、输出电极OE和导电图案MTP。因此，可能够容易地形成裂缝坝CRD-1，而无需用于形成导电图案MTP的附加工艺。
接下来，如图9F中所示，可以顺序地形成显示器件层DP-OLED和封装层TFE以形成显示面板100-1。可以通过已知技术之一来形成显示器件层DP-OLED和封装层TFE中的每个，并且将省略其详细描述。
如上所述，在形成显示器件层DP-OLED之前，无机绝缘图案ILP-1之间的间隙区域OP可以填充有导电图案MTP。因此，即使污染材料残留在无机绝缘图案ILP-1之间的间隙区域OP中，因为当形成显示器件层DP-OLED或封装层TFE时，残留的污染材料覆盖有导电图案MTP，所以也可能够防止或基本上防止污染材料损坏显示面板的元件。这可能够改善制造工艺的工艺可靠性。
此外，如上所述，因为利用形成单元的现有工艺来形成单元以及裂缝坝CRD-1，所以不需要执行用于形成裂缝坝CRD-1的附加工艺。这可能够简化制造工艺并降低工艺成本。
根据发明构思的实施例，裂缝坝可以形成在显示面板中以防止或基本上防止施加到显示面板的外部的冲击传递到显示区域。因此，可能够改善显示装置的可靠性。
根据发明构思的实施例，因为从裂缝坝省略了有机图案，所以可能够防止或基本上防止裂缝坝在切割工艺中破裂。因此，可能够减小用于保护裂缝坝的裕度区域的面积，从而减小显示面板的边框区域的面积。
虽然已经具体地示出并描述了发明构思的示例实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求及其等同物的精神和范围的情况下，可以在其中做出形式和细节上的改变。

Claims (10)

1.一种显示面板，所述显示面板包括：
绝缘基底，具有显示区域和与所述显示区域相邻的外围区域；
多个绝缘层，位于所述绝缘基底上；
像素，位于所述显示区域上，所述像素包括薄膜晶体管和连接到所述薄膜晶体管的有机发光器件；以及
裂缝坝，位于所述外围区域上，并且与所述像素间隔开，所述裂缝坝与所述绝缘基底的侧表面中的在第一方向上延伸的一个侧表面相邻，
其中，所述裂缝坝包括：多个绝缘图案，在所述第一方向上延伸，并且在与所述第一方向交叉的第二方向上彼此间隔开；以及多个导电图案，填充所述多个绝缘图案之间的间隙区域。
2.根据权利要求1所述的显示面板，其中，所述多个导电图案在所述第一方向上延伸，并且在所述第二方向上彼此间隔开，并且
其中，所述多个导电图案中的每个被构造为使相邻的绝缘图案彼此连接。
3.根据权利要求1所述的显示面板，其中，所述薄膜晶体管包括：
半导体图案；
控制电极，在平面图中与所述半导体图案间隔开并且与所述半导体图案叠置；
输入电极，在所述平面图中与所述控制电极间隔开，并且结合到所述半导体图案的一部分；以及
输出电极，在所述平面图中与所述控制电极间隔开，并且结合到所述半导体图案的相对部分，
其中，所述多个导电图案包括与所述控制电极、所述输入电极和所述输出电极中的至少一个的材料相同的材料。
4.根据权利要求3所述的显示面板，其中，所述多个绝缘层包括：
第一绝缘层，位于所述半导体图案与所述控制电极之间；以及
第二绝缘层，位于所述控制电极与所述输入电极之间，
其中，所述多个绝缘图案与所述第一绝缘层和所述第二绝缘层中的至少一个位于同一层上。
5.根据权利要求4所述的显示面板，其中，所述多个绝缘图案中的每个具有双层结构。
6.根据权利要求1所述的显示面板，所述显示面板还包括位于所述薄膜晶体管与所述绝缘基底之间的基体层，
其中，所述基体层包括阻挡层和缓冲层中的至少一个，并且
所述多个绝缘图案与所述基体层位于同一层上。
7.根据权利要求6所述的显示面板，其中，所述多个绝缘图案在所述第二方向上与所述基体层间隔开。
8.根据权利要求6所述的显示面板，其中，所述多个绝缘图案连接到所述基体层的至少一部分。
9.根据权利要求1所述的显示面板，其中，所述多个绝缘图案包括：
多个第一绝缘图案，在所述第二方向上彼此间隔开；以及
多个第二绝缘图案，在所述第二方向上彼此间隔开，并且与所述多个第一绝缘图案位于不同的层上。
10.根据权利要求1所述的显示面板，所述显示面板还包括位于所述显示区域上并被构造为覆盖所述像素的封装层，
其中，所述封装层延伸以覆盖所述裂缝坝，并且与所述多个绝缘图案和所述多个导电图案接触。
CN201910005203.2A 2018-01-05 2019-01-03 显示面板 Pending CN110010662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180001884A KR102461357B1 (ko) 2018-01-05 2018-01-05 표시 패널 및 이의 제조 방법
KR10-2018-0001884 2018-01-05

Publications (1)

Publication Number Publication Date
CN110010662A true CN110010662A (zh) 2019-07-12

Family

ID=67139916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910005203.2A Pending CN110010662A (zh) 2018-01-05 2019-01-03 显示面板

Country Status (3)

Country Link
US (1) US10886346B2 (zh)
KR (1) KR102461357B1 (zh)
CN (1) CN110010662A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750865A (zh) * 2019-10-31 2021-05-04 三星显示有限公司 显示面板
WO2021212313A1 (zh) * 2020-04-21 2021-10-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
US11271185B2 (en) * 2019-02-27 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display structure having a dam and gap
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
US12010885B2 (en) * 2019-08-01 2024-06-11 Chengdu Boe Optoelectronics Technology Co., Ltd Display substrate and display apparatus
EP4080576A4 (en) * 2019-12-20 2022-12-21 BOE Technology Group Co., Ltd. DISPLAY DEVICE, DISPLAY PANEL AND METHOD OF MAKING THEREOF
KR20210080811A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 유기발광 표시장치
KR102715830B1 (ko) * 2019-12-26 2024-10-10 엘지디스플레이 주식회사 전계발광 표시장치
KR20210086292A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210103614A (ko) 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
KR20210118288A (ko) 2020-03-19 2021-09-30 삼성디스플레이 주식회사 표시 장치
US20230157079A1 (en) * 2020-07-27 2023-05-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147494A (ko) * 2013-06-20 2014-12-30 엘지디스플레이 주식회사 가요성 표시장치
CN104900675A (zh) * 2014-03-07 2015-09-09 三星显示有限公司 显示装置及其制造方法
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20160315284A1 (en) * 2015-04-27 2016-10-27 Samsung Display Co., Ltd. Display device
US20170053973A1 (en) * 2015-08-19 2017-02-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102047729B1 (ko) * 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
US9356256B2 (en) 2013-07-31 2016-05-31 Samsung Display Co., Ltd. Flexible display device and manufacturing method thereof
KR102117612B1 (ko) * 2013-08-28 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102372210B1 (ko) 2015-03-23 2022-03-08 삼성디스플레이 주식회사 표시 장치
KR102378360B1 (ko) 2015-05-12 2022-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102427249B1 (ko) 2015-10-16 2022-08-01 삼성디스플레이 주식회사 디스플레이 장치
KR102422279B1 (ko) 2015-10-22 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102534273B1 (ko) * 2016-03-25 2023-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
US10504859B2 (en) * 2016-10-01 2019-12-10 Intel Corporation Electronic component guard ring
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
CN107591498B (zh) * 2017-08-31 2019-05-10 京东方科技集团股份有限公司 Oled显示面板及其制作方法、oled显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147494A (ko) * 2013-06-20 2014-12-30 엘지디스플레이 주식회사 가요성 표시장치
CN104900675A (zh) * 2014-03-07 2015-09-09 三星显示有限公司 显示装置及其制造方法
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20160315284A1 (en) * 2015-04-27 2016-10-27 Samsung Display Co., Ltd. Display device
US20170053973A1 (en) * 2015-08-19 2017-02-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750865A (zh) * 2019-10-31 2021-05-04 三星显示有限公司 显示面板
WO2021212313A1 (zh) * 2020-04-21 2021-10-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113826210A (zh) * 2020-04-21 2021-12-21 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11963382B2 (en) 2020-04-21 2024-04-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and preparation method thereof, and display device

Also Published As

Publication number Publication date
US20190214446A1 (en) 2019-07-11
KR102461357B1 (ko) 2022-11-01
US10886346B2 (en) 2021-01-05
KR20190084192A (ko) 2019-07-16

Similar Documents

Publication Publication Date Title
CN110010662A (zh) 显示面板
US11296172B2 (en) Semiconductor device
KR102173434B1 (ko) 표시 장치
JP7475998B2 (ja) 表示装置
CN110098223A (zh) 显示装置
KR102185116B1 (ko) 표시 장치
CN1668152B (zh) 电致发光显示器件
CN109802048A (zh) 显示装置
CN102956673B (zh) 有机发光二极管显示器及其制造方法
CN109696986A (zh) 显示装置
CN110047378A (zh) 显示装置
CN107887412A (zh) 显示装置
CN106469745A (zh) 有机发光二极管显示器及其制造方法
CN110289282A (zh) 有机发光显示装置
CN108258014A (zh) 有机发光显示装置以及形成发光显示装置的方法
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
CN112992981A (zh) 显示装置
CN106252377A (zh) 显示装置
CN113658975A (zh) 显示设备
CN114464648A (zh) 显示装置
CN109979968A (zh) 电致发光显示设备及其制造方法
CN111276511B (zh) 电致发光显示设备和显示设备
US20220208880A1 (en) Electroluminescent Display Apparatus
CN116806446A (zh) 显示装置和显示装置制造方法
KR102648420B1 (ko) 네 개의 서브 픽셀로 구성된 단위 화소을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination