CN116806446A - 显示装置和显示装置制造方法 - Google Patents

显示装置和显示装置制造方法 Download PDF

Info

Publication number
CN116806446A
CN116806446A CN202280008976.6A CN202280008976A CN116806446A CN 116806446 A CN116806446 A CN 116806446A CN 202280008976 A CN202280008976 A CN 202280008976A CN 116806446 A CN116806446 A CN 116806446A
Authority
CN
China
Prior art keywords
layer
region
barrier layer
disposed
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008976.6A
Other languages
English (en)
Inventor
林相亨
朴世鎭
张玟闺
许仁慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116806446A publication Critical patent/CN116806446A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

提供了一种显示装置和显示装置制造方法。所述显示装置包括：基底；像素电极，设置在基底上，并且包含银(Ag)；像素限定膜，设置在像素电极上，并且通过其暴露像素电极；阻挡层，设置在像素电极和像素限定膜上，并且包括低电阻区域和高电阻区域，低电阻区域具有电阻，高电阻区域具有比低电阻区域高的电阻；发光层，设置在阻挡层上；以及共电极，设置在发光层上，其中，阻挡层的低电阻区域不与像素限定膜叠置，并且阻挡层的高电阻区域与像素限定膜叠置。

Description

显示装置和显示装置制造方法
技术领域
本公开涉及一种显示装置和制造该显示装置的方法。
背景技术
随着多媒体技术的发展，显示装置正变得越来越重要。因此，已经使用了诸如液晶显示(LCD)装置、有机发光二极管(OLED)显示装置等的各种显示装置。
作为一种类型的显示装置的自发光显示装置包括诸如OLED的自发光元件。自发光元件中的每个可以包括彼此面对的两个电极和置于两个电极之间的发射层。在自发光元件是OLED的情况下，来自两个电极的电子和空穴可以在发射层中复合在一起以产生激子，并且可以响应于激子从激发态到基态的跃迁而发射光。
自发光显示装置不需要单独的光源，因此可以实现为具有诸如宽视角、高亮度和对比度以及快速响应速度的高质量特性的低功耗、薄、轻重量的显示装置，作为下一代显示装置引起关注。
发明内容
技术问题
本公开的实施例提供了一种能够通过抑制或防止诸如暗点或像素收缩的缺陷来改善可靠性的显示装置。
然而，本公开的实施例不限于这里阐述的实施例。通过参照下面给出的本公开的详细描述，本公开的以上和其他实施例对于本公开所属领域的普通技术人员将变得更加明显。
技术方案
一种显示装置的实施例包括：基底；像素电极，设置在基底上，并且包括银(Ag)；像素限定膜，设置在像素电极上，并且暴露像素电极；阻挡层，设置在像素电极和像素限定膜上，并且包括低电阻区域和高电阻区域，低电阻区域具有电阻，高电阻区域具有比低电阻区域高的电阻；发射层，设置在阻挡层上；以及共电极，设置在发射层上，其中，阻挡层的低电阻区域与像素电极叠置，并且阻挡层的高电阻区域与像素限定膜叠置。
阻挡层可以包括氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)中的至少一种。
阻挡层的低电阻区域和高电阻区域可以包括非晶氧化铟镓锌，并且阻挡层的低电阻区域可以包括结晶氧化铟镓锌。
阻挡层的低电阻区域可以是阻挡层的掺杂有氢(H)的区域。
阻挡层的低电阻区域可以与像素电极直接接触。
阻挡层的低电阻区域可以设置在像素电极与发射层之间。
发射层可以包括第一发射层、第二发射层和电荷产生层，第一发射层发射第一颜色的光，第二发射层发射与第一颜色不同的第二颜色的光，电荷产生层设置在第一发射层与第二发射层之间，第一发射层、第二发射层和电荷产生层可以彼此叠置。
像素限定膜可以包括硫(S)，并且阻挡层的高电阻区域可以设置在像素限定膜与发射层之间。
第一颜色可以是蓝色，并且第二颜色可以是绿色。
显示装置还可以包括发射区域和非发射区域，阻挡层的低电阻区域可以设置在发射区域中，并且阻挡层的高电阻区域可以设置在非发射区域中。
阻挡层可以是光学透明的。
像素电极可以包括顺序地堆叠的第一层叠导电层、第二层叠导电层和第三层叠导电层，第一层叠导电层和第三层叠导电层可以包括氢(H)，并且第三层叠导电层的氢浓度可以比第一层叠导电层的氢浓度大。
显示装置还可以包括：多个像素，阻挡层可以以彼此分离的多个设置，并且阻挡层可以设置在多个像素中的对应像素中。
显示装置还可以包括：多个像素，发射层可以以彼此分离的多个设置，并且发射层可以设置在多个像素中的对应像素中。
一种显示装置的实施例包括：基底；像素电极，设置在基底上；像素限定膜，设置在像素电极上，并且暴露像素电极；阻挡层，设置在像素电极和像素限定膜上，并且包括第一区域和第二区域，第二区域从第一区域延伸并具有与第一区域不同的电阻；发射层，设置在阻挡层上；以及共电极，设置在发射层上，其中，阻挡层包括氧化铟镓锌和氧化铟锡锌中的至少一种，并且阻挡层的第一区域是n+掺杂的。
阻挡层的第一区域可以与像素电极叠置，并且阻挡层的第二区域可以与像素限定膜叠置。
阻挡层的第一区域的电阻可以比阻挡层的第二区域的电阻低。
阻挡层的第一区域和第二区域可以包括非晶氧化铟镓锌，并且阻挡层的第一区域还可以包括结晶氧化铟镓锌。
阻挡层的第一区域可以与像素电极直接接触并且可以设置在像素电极与发射层之间。
发射层可以包括第一发射层、第二发射层和电荷产生层，第一发射层发射第一颜色的光，第二发射层发射与第一颜色不同的第二颜色的光，电荷产生层设置在第一发射层与第二发射层之间，第一发射层、第二发射层和电荷产生层可以彼此叠置，像素限定膜可以包括硫，并且阻挡层的第二区域可以设置在像素限定膜与发射层之间。
一种制造显示装置的方法的实施例包括：用氢掺杂发光元件的像素电极；在像素电极上形成暴露像素电极的像素限定膜；在像素电极的由像素限定膜暴露的一部分上和像素限定膜上形成阻挡层；通过热处理使像素电极掺杂的氢扩散到阻挡层中；以及在阻挡层上形成发射层，其中，阻挡层包括第一区域和第二区域，第一区域与像素电极叠置，第二区域与像素限定膜叠置并从第一区域延伸，并且阻挡层的第一区域的电阻比阻挡层的第二区域的电阻低。
阻挡层可以包括氧化铟镓锌和氧化铟锡锌中的至少一种，并且阻挡层的第一区域可以是阻挡层的用氢进行n+掺杂的区域。
阻挡层的第一区域可以与像素电极直接接触，并且可以设置在像素电极与发射层之间。
像素电极可以包括顺序地堆叠的第一层叠导电层、第二层叠导电层和第三层叠导电层，第一层叠导电层和第三层叠导电层可以包括氢，并且第三层叠导电层的氢浓度可以比第一层叠导电层的氢浓度大。
根据以下详细描述、附图和权利要求，其他特征和实施例可以明显。
有益效果
根据本公开的前述和其他实施例，可以通过抑制或防止诸如暗点或像素收缩的缺陷来改善显示装置的可靠性。
根据实施例的效果不限于以上例示的内容，并且更多不同的效果包括在本说明书中。
附图说明
图1是根据本公开的实施例的显示装置的透视图。
图2是沿着图1的线II-II'截取的剖视图。
图3是示出图1的显示装置的像素布置的布局图。
图4是图1的显示装置的剖视图。
图5是图4的区域A的放大剖视图。
图6是图1的显示装置的第一显示基底的剖视图。
图7是图6的区域B的放大剖视图。
图8至图13是示出根据本公开的实施例的制造显示装置的方法的剖视图。
图14是根据本公开的另一实施例的显示装置的剖视图。
图15是根据本公开的另一实施例的显示装置的剖视图。
具体实施方式
可以通过参照以下优选实施例的详细描述和附图更容易地理解本公开的优点和特征以及实现本公开的方法。然而，本公开可以以许多不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达发明的构思，并且本公开将仅由所附权利要求限定。
当元件或层被称为“在”另一元件或层“上”时，它可以直接在所述另一元件或层上，或者可以存在居间元件或层。相反，当元件被称为“直接在”另一元件时，不存在居间元件。在整个说明书中，相同的附图标号指示相同的组件。
尽管可以在这里使用术语第一、第二等来描述各种组件，但是这些组件不应受这些术语限制。这些术语用于将一个组件与另一组件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一组件可以被称为第二组件、第三组件和第四组件中的任何一个。
在下文中，将参照附图详细描述示例性实施例。
图1是根据本公开的实施例的显示装置的透视图。
参照图1，显示装置1可以指提供显示屏幕的几乎所有类型的电子装置。显示装置1的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机和物联网(IoT)装置。
显示装置1可以是电视(TV)。显示装置1可以具有高分辨率或超高分辨率(诸如高清晰度(HD)、超高清晰度(UHD)、4K或8K)，但是本公开不限于此。
显示装置1在平面图中可以具有矩形形状。显示装置1的平面形状没有特别限制，显示装置1可以以圆形形状或其他形状形成。
显示装置1可以包括显示图像的显示区域DA和不显示图像的非显示区域NDA。显示区域DA可以包括多个像素PX(见图3)。非显示区域NDA可以设置在显示区域DA周围。在一些实施例中，非显示区域NDA可以围绕显示区域DA。
图2是沿着图1的线II-II'截取的剖视图。
参照图2，显示装置1可以包括第一显示基底10和面对第一显示基底10的第二显示基底20。显示装置1还可以包括将第一显示基底10和第二显示基底20结合的密封构件50以及填充在第一显示基底10与第二显示基底20之间的填充层70。
第一显示基底10可以包括用于显示图像的元件和电路(诸如以像素电路(例如，开关元件)、限定稍后将描述的发射区域EMA和非发射区域NEM的像素限定膜PDL以及自发光元件为例)。在一些实施例中，自发光元件可以是有机发光二极管(OLED)、量子点发光二极管、基于无机材料的微发光二极管(微LED)和/或基于无机材料的纳米发光二极管(纳米LED)。在下文中自发光元件将被描述为例如OLED。
第二显示基底20可以设置在第一显示基底10上方，并且可以面对第一显示基底10。第二显示基底20可以包括用于转换入射光的颜色的颜色控制结构。颜色控制结构可以控制入射光的波长，并且可以改变入射光的颜色或入射光的波长。
密封构件50可以在非显示区域NDA中设置在第一显示基底10与第二显示基底20之间。密封构件50可以沿着第一显示基底10和第二显示基底20中的每个的边缘设置，并且可以在平面图中围绕显示区域DA。第一显示基底10和第二显示基底20可以经由密封构件50结合在一起。密封构件50可以包括有机材料。在一些实施例中，密封构件50可以由硅(Si)类有机材料、环氧类有机材料等形成，但是本公开不限于此。
填充层70可以设置在第一显示基底10与第二显示基底20之间的被密封构件50围绕的空间中。填充层70可以填充第一显示基底10与第二显示基底20之间的间隙。也就是说，填充层70可以填充第一显示基底10与第二显示基底20之间的间隙，并且可以将第一显示基底10和第二显示基底20结合在一起。填充层70可以由能够通过其透射光的材料形成。填充层70可以包括有机材料。在一些实施例中，填充层70可以由硅(Si)类有机材料或环氧类有机材料形成，但是本公开不限于此。可选地，可以不设置填充层70。
图3是示出图1的显示装置的像素布置的布局图或平面图。
参照图3，第一方向DR1也可以被称为水平方向，第二方向DR2可以与第一方向DR1交叉也可以被称为竖直方向，并且第三方向DR3可以与第一方向DR1和第二方向DR2两者交叉并且也可以被称为显示装置1(见图1)的厚度方向。平面图是沿着由彼此交叉的第一方向DR1和第二方向DR2限定的平面的第三方向DR3的视图。
显示区域DA可以包括多个像素PX。像素PX可以是一个接一个地重复以显示图像的最小显示单元。为了显示全色，像素PX中的每个可以包括发射不同颜色的光的多个子像素PXS。在一些实施例中，像素PX中的每个可以包括分别发射红光、绿光和蓝光的第一子像素PXS_1、第二子像素PXS_2和第三子像素PXS_3。一个第一子像素PXS_1、一个第二子像素PXS_2和一个第三子像素PXS_3可以设置在像素PX中的每个中。
子像素PXS中的每个可以包括光透射区域TA和在光透射区域TA周围的光阻挡区域BA。光透射区域TA可以将来自发射区域EMA的光发射到显示装置1的外部。换言之，来自发射区域EMA的光可以通过光透射区域TA发射到显示装置1的外部。光阻挡区域BA使来自发射区域EMA的光不释放到显示装置1的外部。换言之，光阻挡区域BA可以防止来自发射区域EMA的光释放到显示装置1的外部。
相邻的一对子像素PXS(与所述相邻的一对子像素PXS是否来自同一像素PX无关)的光阻挡区域BA可以彼此邻接，并且可以连接在一起。子像素PXS的光阻挡区域BA可以全部彼此连接，但是本公开不限于此。子像素PXS的光透射区域TA可以通过光阻挡区域BA彼此分离。稍后将详细描述光透射区域TA和光阻挡区域BA。
在概念上，子像素PXS可以全部彼此邻接。在彼此一体地连接的光阻挡区域BA之上，子像素PXS之间的边界可以是物理上不可识别的。
像素PX中的每个的子像素PXS的光透射区域TA可以不具有相同的形状。在一些实施例中，第一子像素PXS_1的光透射区域TA(即，第一光透射区域TA1)可以具有与第二子像素PXS_2的光透射区域TA(即，第二光透射区域TA2)基本上相同的形状，但是可以具有与第三子像素PXS_3的光透射区域TA(即，第三光透射区域TA3)不同的形状。第一光透射区域TA1的形状可以与第二光透射区域TA2的形状对称。
第一光透射区域TA1和第二光透射区域TA2可以在第一方向DR1上彼此相邻地设置。第三光透射区域TA3可以设置在第一光透射区域TA1和第二光透射区域TA2在第二方向DR2上的侧面，并且可以部分地位于第一光透射区域TA1与第二光透射区域TA2之间。第三光透射区域TA3可以设置在第一光透射区域TA1的左上侧和第二光透射区域TA2的右上侧。
第一光透射区域TA1可以与第二光透射区域TA2相邻地设置，以在第一方向DR2上邻接第二光透射区域TA2的一部分。第一光透射区域TA1可以与第三光透射区域TA3相邻地设置，以邻接第三光透射区域TA3的一部分。也就是说，第三光透射区域TA3可以设置在第一光透射区域TA1与第二光透射区域TA2之间的间隙的至少一部分中。第三光透射区域TA3的一部分可以设置在第一光透射区域TA1与第二光透射区域TA2之间，第三光透射区域TA3的其余部分可以在第二方向DR2上从第一光透射区域TA1和第二光透射区域TA2突出。
子像素PXS中的每个可以包括光透射区域TA和在光透射区域TA周围的光阻挡区域BA，并且还可以包括发射光的发射区域EMA和设置在发射区域EMA周围且不发射光的非发射区域NEM。子像素PXS中的每个可以包括第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3。
发射区域EMA可以设置在它们各自的光透射区域TA中。也就是说，第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3可以分别设置在第一光透射区域TA1、第二光透射区域TA2和第三光透射区域TA3中。发射区域EMA可以与它们各自的光透射区域TA叠置，但是本公开不限于此。第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个的平面形状可以分别与第一光透射区域TA1、第二光透射区域TA2和第三光透射区域TA3的平面形状一致，但是本公开不限于此。
像素PX可以以行和列交替地布置。像素PX中的每个中的子像素PXS的布置的形状和图案可以是均匀的，但是本公开不限于此。像素PX大体上可以具有正方形形状，但是本公开不限于此。可选地，像素PX可以具有菱形形状或矩形形状。
在下文中将描述显示装置1的剖面结构。
图4是沿着图3的线IV-IV'截取的剖视图。
参照图4，第一显示基底10包括第一基底110和设置在第一基底110上的多个发光元件。
在下文中将以从第一基底110到第二基底210的顺序描述第一显示基底10的剖面结构。
第一基底110可以是绝缘基底。第一基底110可以包括透明材料。第一基底110可以包括诸如玻璃或石英的透明绝缘材料。第一基底110可以是刚性基底。可选地，第一基底110可以包括塑料(诸如聚酰亚胺)，并且可以具有柔性(诸如可卷曲性、可弯曲性或可折叠性)。
多个像素电极PXSE可以设置在第一基底110的表面上。像素电极PXSE可以设置在像素PX的子像素PXS中。子像素PXS的像素电极PXSE可以彼此分离。
虽然没有具体示出，但是用于驱动像素电极PXSE的电路层可以设置在第一基底110与像素电极PXSE之间。电路层可以包括多个薄膜晶体管和电容器，并且稍后将详细描述。
像素电极PXSE可以与发光元件(或发光二极管(LED))的第一电极(例如，阳极)对应。像素电极PXSE可以具有其中堆叠有高逸出功材料层和反射材料层的结构，高逸出功材料层由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)构成，反射材料层由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物构成。高逸出功材料层可以靠近发射层EML设置在反射材料层上方。像素电极PXSE可以具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构，但是本公开不限于此。
像素限定膜PDL可以沿着像素电极PXSE中的每个的边界设置在第一基底110的表面上。非发射区域NEM和发射区域EMA可以分别由像素限定膜PDL和像素限定膜PDL的开口限定。像素限定膜PDL可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。像素限定膜PDL可以包括无机材料。
阻挡层BL设置在像素限定膜PDL上。阻挡层BL不仅可以设置在像素限定膜PDL上，而且可以设置在像素电极PXSE上。阻挡层BL可以覆盖像素电极PXSE并且甚至可以设置在像素限定膜PDL上。阻挡层BL可以遍及子像素PXS一体地连接。也就是说，阻挡层BL可以设置在第一基底110的整个区域上，但是本公开不限于此。当设置阻挡层BL时，可以防止诸如暗点或像素收缩的缺陷。稍后将详细描述阻挡层BL。
发射层EML设置在阻挡层BL上。发射层EML可以设置在整个基底SUB上。在显示装置1是有机发光显示装置的实施例中，发射层EML可以包括包含有机材料的有机层。有机层可以包括多个有机发射层EML1、EML2、EML3和EML4(见图5)，并且还可以包括空穴注入/传输层和/或电子注入/传输层作为用于辅助光的发射的辅助层。在显示装置1是微LED显示装置或纳米LED显示装置的另一实施例中，发射层EML可以包括诸如无机半导体的无机材料。
发射层EML可以具有其中有机发射层EML1、EML2、EML3和EML4设置为在厚度方向上彼此叠置且电荷产生层置于它们之间的串联结构。有机发射层EML1、EML2、EML3和EML4可以发射相同波长的光或不同波长的光。发射层EML的层中的至少一些层可以在子像素PXS之间分离。
在下文中将参照图5描述发射层EML的结构。
图5是图4的区域A的放大剖视图。
参照图5，最终由发射层EML发射的发射光LE可以是具有混合在其中的第一组分LE1、第二组分LE2和第三组分LE3的混合光。第一组分LE1和第二组分LE2可以具有440nm至480nm的峰值波长，第三组分LE3可以具有500nm至550nm的峰值波长。也就是说，发射光LE可以是蓝光和绿光的混合光。
发射层EML可以具有其中有机发射层EML1、EML2、EML3和EML4设置为彼此叠置的结构(即，串联结构)。在一些实施例中，发射层EML可以包括第一堆叠件ST1、第二堆叠件ST2、第三堆叠件ST3、第四堆叠件ST4、第一电荷产生层CGL1、第二电荷产生层CGL2和第三电荷产生层CGL3，第一堆叠件ST1包括第一发射层EML1，第二堆叠件ST2设置在第一堆叠件ST1上并且包括第二发射层EML2，第三堆叠件ST3设置在第二堆叠件ST2上并且包括第三发射层EML3，第四堆叠件ST4设置在第三堆叠件ST3上并且包括第四发射层EML4，第一电荷产生层CGL1设置在第一堆叠件ST1与第二堆叠件ST2之间，第二电荷产生层CGL2设置在第二堆叠件ST2与第三堆叠件ST3之间，第三电荷产生层CGL3设置在第三堆叠件ST3与第四堆叠件ST4之间。第一堆叠件ST1、第二堆叠件ST2、第三堆叠件ST3和第四堆叠件ST4可以设置为彼此叠置。第一发射层EML1、第二发射层EML2、第三发射层EML3和第四发射层EML4可以设置为彼此叠置。
第一发射层EML1、第二发射层EML2、第三发射层EML3和第四发射层EML4中的至少一个可以发射绿光，并且其他发射层可以发射蓝光。这里，蓝光可以具有相同的峰值波长范围或不同的峰值波长范围。在一些实施例中，发射光LE可以是具有混合在其中的第一组分LE1、第二组分LE2和第三组分LE3的混合光，并且第一组分LE1、第二组分LE2和第三组分LE3可以分别是具有第一峰值波长范围的第一蓝光、具有第二峰值波长范围的第二蓝光以及绿光。第一蓝光和第二蓝光中的一个可以是深蓝光，并且另一个蓝光可以是浅蓝光。
来自发射层EML的发射光LE是蓝光和绿光的混合光，并且包括长波长组分和短波长组分。因此，发射层EML可以发射具有宽峰值波长范围的蓝光作为发射光LE，并且因此可以能够改善侧视角下的颜色可见性。由于发射光LE的第三组分LE3是绿光，因此可以补偿将发射到显示装置1的外部的光的绿光组分，结果可以改善显示装置1的颜色再现性。
第一发射层EML1、第二发射层EML2、第三发射层EML3和第四发射层EML4中的每个可以包括主体和掺杂剂。主体的材料没有特别限制。在一些实施例中，三(8-羟基喹啉基)铝(Alq3)、4,4'-双(N-咔唑基)-1,1'-联苯(CBP)、聚(n-乙烯基咔唑)(PVK)、9,10-二(萘-2-基)蒽(ADN)、4,4',4"-三(咔唑-9-基)-三苯胺(TCTA)、1,3,5-三(N-苯基苯并咪唑-2-基)苯(TPBi)、3-叔丁基-9,10-二(萘-2-基)蒽(TBADN)、联苯乙烯亚芳基(DSA)、4,4'-双(9-咔唑基)-2,2'-二甲基-联苯(CDBP)或2-甲基-9,10-二(萘-2-基)蒽(MADN)可以用作主体。
在一些实施例中，发射蓝光的发射层可以包括选自由螺-DPVBi、螺-6P、二苯乙烯基-苯(DSB)、DSA(二苯乙烯基-亚芳基)、聚芴(PFO)类聚合物和聚(对苯撑乙烯撑)(PPV)组成的组的荧光材料。在另一示例中，发射蓝光的发射层可以包括磷光材料，所述磷光材料包括诸如(4,6-F2ppy)2Irpic的有机金属络合物。
在一些实施例中，发射绿光的发射层可以包括荧光材料或作为磷光材料，荧光材料包含Alq3，磷光材料fac-三(2-苯基吡啶)铱(Ir(ppy)3)、双(2-苯基吡啶)(乙酰丙酮)铱(III)(Ir(ppy)2(acac))或2-苯基-4-甲基-吡啶铱(Ir(mpyp)3)。
第一堆叠件ST1可以设置在像素电极PXSE上。在阻挡层BL设置在像素电极PXSE上的情况下，第一堆叠件ST1可以设置在阻挡层BL上，并且还可以包括第一空穴传输层HTL1、第一电子阻挡层BIL1和第一电子传输层ETL1。
第一空穴传输层HTL1可以设置在阻挡层BL上。第一空穴传输层HTL1可以促进空穴的传输并且可以包括空穴传输材料。
第一电子阻挡层BIL1可以在第一空穴传输层HTL1与第一发射层EML1之间设置在第一空穴传输层HTL1上。第一电子阻挡层BIL1可以由空穴传输材料和金属(或金属氧化物)形成，以防止电子溢出到第一空穴传输层HTL1。
第一电子传输层ETL1可以在第一电荷产生层CGL1与第一发射层EML1之间设置在第一发射层EML1上。第一电子传输层ETL1可以包括电子传输材料。
第一电荷产生层CGL1可以设置在第一堆叠件ST1上。第一电荷产生层CGL1可以位于第一堆叠件ST1与第二堆叠件ST2之间。第一电荷产生层CGL1可以将电荷注入到每个发射层中。第一电荷产生层CGL1可以平衡第一堆叠件ST1与第二堆叠件ST2之间的电荷。第一电荷产生层CGL1可以包括n型电荷产生层CGL11和p型电荷产生层CGL12。p型电荷产生层CGL12可以设置在n型电荷产生层CGL11上，并且可以位于n型电荷产生层CGL11与第二堆叠件ST2之间。
n型电荷产生层CGL11向靠近像素电极PXSE的第一发射层EML1提供电子，而p型电荷产生层CGL12向包括在第二堆叠件ST2中的第二发射层EML2提供空穴。由于第一电荷产生层CGL1设置在第一堆叠件ST1与第二堆叠件ST2之间并且向每个发射层提供电荷，因此可以提高发射效率，并且可以降低驱动电压。
第二堆叠件ST2可以设置在第一电荷产生层CGL1上，并且还可以包括第二空穴传输层HTL2、第二电子阻挡层BIL2和第二电子传输层ETL2。第二电荷产生层CGL2可以设置在第二堆叠件ST2上。第二电荷产生层CGL2可以包括彼此面对的n型电荷产生层CGL21和p型电荷产生层CGL22。第三堆叠件ST3可以设置在第二电荷产生层CGL2上，并且还可以包括第三空穴传输层HTL3、第三电子阻挡层BIL3和第三电子传输层ETL3。第三电荷产生层CGL3可以设置在第三堆叠件ST3上。第三电荷产生层CGL3可以包括彼此面对的n型电荷产生层CGL31和p型电荷产生层CGL32。第四堆叠件ST4可以设置在第三电荷产生层CGL3上，并且还可以包括第四空穴传输层HTL4和第四电子传输层ETL4。
第二堆叠件ST2中的第二空穴传输层HTL2、第二电子阻挡层BIL2和第二电子传输层ETL2、第三堆叠件ST3中的第三空穴传输层HTL3、第三电子阻挡层BIL3和第三电子传输层ETL3以及第四堆叠件ST4中的第四空穴传输层HTL4和第四电子传输层ETL4的布置图案可以分别与第一堆叠件ST1中的第一空穴传输层HTL1、第一电子阻挡层BIL1和第一电子传输层ETL1的布置图案基本上相同，但是本公开不限于此。此外，第二空穴传输层HTL2、第三空穴传输层HTL3和第四空穴传输层HTL4、第二电子阻挡层BIL2和第三电子阻挡层BIL3以及第二电子传输层ETL2、第三电子传输层ETL3和第四电子传输层ETL4的功能和材料可以分别与第一空穴传输层HTL1、第一电子阻挡层BIL1和第一电子传输层ETL1的功能和材料基本上相同，但是本公开不限于此。
此外，第二电荷产生层CGL2和第三电荷产生层CGL3的功能和材料可以与第一电荷产生层CGL1的功能和材料基本上相同，但是本公开不限于此。
尽管未具体示出，但是空穴注入层还可以设置在第一堆叠件ST1与阻挡层BL之间、第二堆叠件ST2与第一电荷产生层CGL1之间、第三堆叠件ST3与第二电荷产生层CGL2之间和/或第四堆叠件ST4与第三电荷产生层CGL3之间。空穴注入层可以促进空穴注入到第一发射层EML1、第二发射层EML2、第三发射层EML3和第四发射层EML4中。
尽管未具体示出，但是电子注入层还可以设置在第四电子传输层ETL4与共电极CME之间、第三电荷产生层CGL3与第三堆叠件ST3之间、第二电荷产生层CGL2与第二堆叠件ST2之间和/或第一电荷产生层CGL1与第一堆叠件ST1之间。
上面已经将发射层EML描述为包括第一发射层EML1、第二发射层EML2、第三发射层EML3和第四发射层EML4，但是本公开不限于此。可选地，发射层EML可以仅包括第一发射层EML1、第二发射层EML2和第三发射层EML3，并且第一发射层EML1、第二发射层EML2和第三发射层EML3可以全部发射蓝光。
由发射层EML发射的光的波长在多个子像素PXS中可以相同。在一些实施例中，发射层EML可以发射蓝光和绿光的混合光或者紫外(UV)光，并且颜色控制结构可以包括波长转换层WCL。在本实施例中，子像素PXS可以发射不同颜色的光。
由发射层EML发射的光的波长可以从一个子像素PXS到另一子像素PXS彼此不同。在一些实施例中，发射层EML可以在第一子像素PXS_1中发射第一颜色的光，在第二子像素PXS_2中发射第二颜色的光，并且在第三子像素PXS_3中发射第三颜色的光。
再次参照图4，共电极CME可以设置在发射层EML上。共电极CME可以与发射层EML接触。共电极CME可以遍及子像素PXS连接。共电极CME可以是设置在整个第一基底110上的全电极而与子像素PXS之间的区别无关。共电极CME可以与LED的第二电极(即，阴极)对应。
共电极CME可以包括低逸出功材料层，低逸出功材料层由诸如Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、AuNd、Ir、Cr、BaF、Ba或其化合物或混合物(例如，Ag和Mg的混合物)的低逸出功材料形成。共电极CME还可以包括设置在低逸出功材料层上的透明金属氧化物层。
像素电极PXSE、发射层EML和共电极CME可以形成发光元件(例如，OLED)。由发射层EML发射的光可以通过共电极CME向上发射。
薄膜封装结构170可以设置在共电极CME上。薄膜封装结构170可以包括至少一个薄膜封装层。在一些实施例中，薄膜封装结构170可以包括第一无机膜171、有机膜172和第二无机膜173。第一无机膜171和第二无机膜173可以包括氮化硅、氧化硅或氮氧化硅。有机膜172可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或BCB的有机绝缘材料。
第二显示基底20可以设置在薄膜封装结构170上，以面对薄膜封装结构170。第二显示基底20的第二基底210可以包括透明材料。第二基底210可以包括诸如玻璃或石英的透明绝缘材料。第二基底210可以是刚性基底。可选地，第二基底210可以包括塑料(诸如聚酰亚胺)，或者可以具有柔性(诸如可卷曲性、可弯曲性或可折叠性)。
第二基底210可以与第一基底110相同，或者可以具有与第一基底110不同的材料、厚度或透光率。在一些实施例中，第二基底210可以具有比第一基底110高的透光率。第二基底210可以比第一基底110厚或薄。
滤色器层CFL可以设置在第二基底210的表面上。滤色器层CFL可以包括能够吸收除了特定波长之外的所有波长的颜料或染料。滤色器层CFL可以针对子像素PXS中的每个阻挡除指定颜色之外的颜色的光的发射。也就是说，滤色器层CFL可以选择性地使特定颜色的光透射通过其。
滤色器层CFL可以包括第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3。第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以分别是红色滤色器层、绿色滤色器层和蓝色滤色器层。也就是说，第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以分别选择性地使红光、绿光和蓝光透射通过其。
第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以分别设置在第一子像素PXS_1、第二子像素PXS_2和第三子像素PXS_3中。在一些实施例中，第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以分别设置在第一光透射区域TA1、第二光透射区域TA2和第三光透射区域TA3中。第三滤色器层CFL_3以及第一滤色器层CFL_1和第二滤色器层CFL_2中的至少一个也可以设置在像素PX的光阻挡区域BA中。第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以设置在光阻挡区域BA中。
因此，在光阻挡区域BA中不仅可以抑制光的发射，而且可以抑制外部光的反射。第一滤色器层CFL_1、第二滤色器层CFL_2和第三滤色器层CFL_3可以阻挡除每个指定颜色之外的其他颜色的光的发射，结果，红光、绿光和蓝光可以在光阻挡区域BA中全部被阻挡。然而，本公开不限于此。另外，包括能够吸收可见光的光吸收材料的光吸收构件可以设置在光阻挡区域BA中。
低折射膜LRL可以设置在滤色器层CFL上。低折射膜LRL可以设置在光透射区域TA和光阻挡区域BA中并且横跨光透射区域TA和光阻挡区域BA设置。低折射膜LRL可以具有比颜色控制层(WCL和TPL)低的折射率。在一些实施例中，低折射膜LRL可以具有约1.1至约1.4的折射率。
低折射膜LRL可以将从颜色控制层(WCL和TPL)朝向第二基底210发射的光中的一些反射回颜色控制层(WCL和TPL)。也就是说，低折射膜LRL可以使通过颜色控制层(WCL和TPL)朝向第二基底210发射的光中的一些再循环，从而改善使用光的效率和显示装置1的光学效率。低折射膜LRL可以包括有机材料并且可以包括分散在其中的颗粒。
第一盖层CPL1可以设置在低折射膜LRL上。第一盖层CPL1可以防止滤色器层CFL和低折射膜LRL被来自外部的杂质(诸如湿气或空气)损坏或污染。此外，第一盖层CPL1可以防止滤色器层CFL的着色剂扩散到其他元件中。
第一盖层CPL1可以与低折射膜LRL的表面(即，低折射膜LRL的面对第一显示基底10的表面)直接接触。第一盖层CPL1可以由无机材料形成。在一些实施例中，第一盖层CPL1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氮氧化硅。
堤层MBM设置在第一盖层CPL1上。堤层MBM可以包括有机材料。堤层MBM可以包括能够吸收可见光的光吸收材料。在一些实施例中，堤层MBM可以包括有机光阻挡材料。堤层MBM可以是一种光阻挡构件。堤层MBM可以沿着子像素PXS中的每个的边界设置，并且子像素PXS可以通过堤层MBM彼此分离。
堤层MBM可以限定光阻挡区域BA和光透射区域TA。设置有堤层MBM的区域可以成为光阻挡区域BA。颜色控制层(WCL和TPL)的未被堤层MBM覆盖而暴露的部分可以成为光透射区域TA。堤层MBM由能够阻挡光的透射的材料形成并防止光在相邻的子像素PXS之间渗透而引起颜色混合。
堤层MBM可以限定第一开口OP1、第二开口OP2和第三开口OP3。第一开口OP1、第二开口OP2和第三开口OP3可以设置在光透射区域TA中，并且可以在厚度方向上与光透射区域TA叠置。颜色控制层(WCL和TPL)可以设置在由堤层MBM限定的第一开口OP1、第二开口OP2和第三开口OP3中。
颜色控制层(WCL和TPL)可以包括波长转换层WCL和光透射层TPL，波长转换层WCL转换入射光的波长，光透射层TPL使入射光透射通过其而不改变入射光的波长。波长转换层WCL可以设置在不同的子像素PXS中以彼此分离，并且光透射层TPL可以设置在不同的子像素PXS中以彼此分离。波长转换层WCL和光透射层TPL可以在厚度方向上与发射区域EMA和光透射区域TA叠置。波长转换层WCL和光透射层TPL可以彼此间隔开。波长转换层WCL之间的间隙和光透射层TPL之间的间隙可以大体上与光阻挡区域BA叠置。
由发射层EML发射的光可以入射到波长转换层WCL和光透射层TPL上。入射到波长转换层WCL上的光的波长可以被改变，并且入射到光透射层TPL上的光的波长可以被保持。结果，入射到波长转换层WCL和光透射层TPL的光可以呈现第一子像素PXS_1、第二子像素PXS_2和第三子像素PXS_3的颜色。波长转换层WCL可以设置在由于具有与来自发射层EML的入射光不同的颜色而需要进行波长转换的子像素PXS中。光透射层TPL可以设置在具有与来自发射层EML的入射光相同的颜色的子像素PXS中。然而，本公开不限于此。可选地，可以不设置光透射层TPL。
在一些实施例中，波长转换层WCL可以包括分别设置在第一子像素PXS_1和第二子像素PXS_2中的第一波长转换图案WCL1和第二波长转换图案WCL2。
第一波长转换图案WCL1可以包括第一基体树脂BRS1和设置在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换图案WCL2可以包括第二基体树脂BRS2和设置在第二基体树脂BRS2中的第二波长转换材料WCP2。光透射层TPL可以包括第三基体树脂BRS3和设置在第三基体树脂BRS3中的散射体SCP。
第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括光透射有机材料。在一些实施例中，第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以全部由相同的材料形成，但是本公开不限于此。
散射体SCP可以是金属氧化物颗粒或有机材料颗粒。金属氧化物可以是例如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，有机材料可以是例如丙烯酸树脂或氨基甲酸乙酯树脂。
第一波长转换材料WCP1可以是将蓝光转换为红光的材料，第二波长转换材料WCP2可以是将蓝光转换为绿光的材料。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子棒或磷光体。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体或其组合。第一波长转换图案WCL1和第二波长转换图案WCL2中的每个还可以包括散射体SCP，这增强了波长转换的效率。
设置在第三子像素PXS_3中的光透射层TPL可以使入射蓝光透射通过其而不改变入射蓝光的波长。光透射层TPL的散射体SCP可以散射光，从而可以控制将通过光透射层TPL发射的光的发射角。光透射层TPL可以不包括波长转换材料。
第二盖层CPL2设置在波长转换层WCL和光透射层TPL上。第二盖层CPL2可以由无机材料形成。第二盖层CPL2可以包括用于形成第一盖层CPL1的前述示例性材料中的一种。第二盖层CPL2可以由与第一盖层CPL1相同的材料形成，但是本公开不限于此。
第二盖层CPL2可以覆盖第一波长转换图案WCL1和第二波长转换图案WCL2、光透射层TPL以及堤层MBM。第二盖层CPL2可以覆盖第一波长转换图案WCL1和第二波长转换图案WCL2的表面以及光透射层TPL的表面。第二盖层CPL2不仅可以覆盖堤层MBM的表面，而且还可以覆盖堤层MBM的侧面。第二盖层CPL2可以与由颜色控制层(WCL和TPL)和堤层MBM形成的高度差共形。
尽管未具体示出，但是还可以在第二盖层CPL2上设置间隔件(未示出)，以保持第一显示基底10与第二显示基底20之间的盒(cell)间隙。
在下文中将描述第一显示基底10的剖面结构。
图6是图1的显示装置的第一显示基底的剖视图。图7是图6的区域B的放大剖视图。图6是第一子像素PXS_1的剖视图并且示出了第一子像素PXS_1的电路层。图7是示出图6的像素电极PXSE的周围的放大剖视图。
参照图6和图7，第一显示基底10还可以包括在第一基底10上顺序地堆叠的半导体层ACT、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123、数据导电层150、过孔层VIA和导电层160。半导体层ACT、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123、数据导电层150和过孔层VIA可以形成为单层或者多个膜的堆叠件。还可以在半导体层ACT、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123、数据导电层150和过孔层VIA之间设置层。
半导体层ACT设置在第一基底110上。半导体层ACT可以形成第一子像素PXS_1的沟道。半导体层ACT可以包括氧化物半导体。氧化物半导体可以包括例如包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、Al、铪(Hf)、锆(Zr)或Mg的二元化合物(ABx)、三元化合物(ABxCy)或四元化合物(ABxCyDz)。在一些实施例中，半导体层ACT可以包括氧化铟锌钛(ITZO)或氧化铟镓锌(IGZO)，但是本公开不限于此。在另一示例中，半导体层ACT可以包括多晶硅、单晶硅、低温多晶硅和非晶硅中的至少一种。
第一绝缘层121设置在半导体层ACT上。第一绝缘层121可以是具有栅极绝缘功能的第一栅极绝缘膜。第一绝缘层121可以包括硅化合物或金属氧化物。在一些实施例中，第一绝缘层121可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。
第一栅极导电层130设置在第一绝缘层121上。第一栅极导电层130可以包括第一子像素PXS_1的薄膜晶体管的栅电极、连接到栅电极GAT的扫描线和维持电容器的第一电极CE1。
第一栅极导电层130可以包括选自钼(Mo)、Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Ti、钽(Ta)、钨(W)和铜(Cu)之中的至少一种金属。
第二绝缘层122可以设置在第一栅极导电层130上。第二绝缘层122可以是层间绝缘膜或第二栅极绝缘膜。第二绝缘层122可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
第二栅极导电层140设置在第二绝缘层122上。第二栅极导电层140可以包括维持电容器的第二电极CE2。第二栅极导电层140可以包括选自Mo、Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Ti、Ta、W和Cu之中的至少一种金属。第二栅极导电层140可以由与第一栅极导电层130相同的材料形成，但是本公开不限于此。
第三绝缘层123设置在第二栅极导电层140上。第三绝缘层123可以是层间绝缘膜。第三绝缘层123可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
数据导电层150设置在第三绝缘层123上。数据导电层150可以包括第一子像素PXS_1的薄膜晶体管的第一电极SD1和第二电极SD2。第一电极SD1和第二电极SD2可以通过穿透第三绝缘层123、第二绝缘层122和第一绝缘层121的接触孔电连接到半导体层ACT的源区和漏区。第一子像素PXS_1的第一电源电压电极ELVDDE可以由数据导电层150形成。第一电源电压电极ELVDDE可以通过穿透第三绝缘层123的接触孔电连接到第二电极CE2。
数据导电层150可以包括选自Al、Mo、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Ti、Ta、W和Cu之中的至少一种金属。数据导电层150可以形成为单膜或多层膜。在一些实施例中，数据导电层150可以形成为诸如Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的金属的堆叠件。
过孔层VIA设置在数据导电层150上。过孔层VIA覆盖数据导电层150。在过孔层VIA形成为有机层的情况下，过孔层VIA大体上可以具有平坦的顶表面而与其下方的任何高度差无关。过孔层VIA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或BCB的有机绝缘材料。
包括像素电极PXSE的导电层160设置在过孔层VIA上。像素电极PXSE可以通过穿透过孔层VIA的接触孔CNT连接到第二电极SD2。
像素电极PXSE或导电层160可以包括多个层叠结构。在一些实施例中，像素电极PXSE或导电层160可以包括顺序地堆叠的第一层叠导电层SC1、第二层叠导电层SC2和第三层叠导电层SC3。第一层叠导电层SC1和第三层叠导电层SC3可以包括ITO，第二层叠导电层SC2可以包括Ag。
第三层叠导电层SC3的氢(H)浓度可以比第一层叠导电层SC1的H浓度大。如稍后将描述的，第三层叠导电层SC3可以掺杂有H以用n+掺杂剂掺杂阻挡层BL的一部分，并且即使H从第三层叠导电层SC3扩散到阻挡层BL中，至少一些H仍然可以保留在第三层叠导电层SC3中。
像素限定膜PDL和阻挡层BL可以设置在像素电极PXSE上。上面已经描述了像素限定膜PDL，因此将省略其详细描述。
阻挡层BL可以是光学透明的。阻挡层BL可以具有50％至99％或者80％至99％的透射率，但是本公开不限于此。结果，即使阻挡层BL设置在发射层EML与像素电极PXSE之间，从发射层EML朝向像素电极PXSE发射的光也可以穿过阻挡层BL并且可以被像素电极PXSE反射以朝向显示装置1的顶部(或前表面)行进。
阻挡层BL可以包括具有比共电极CME高的逸出功的材料。结果，即使阻挡层BL设置在发射层EML与像素电极PXSE之间，发射层EML也可以适当地操作并发射光。
阻挡层BL可以包括具有不同电阻的第一区域LRA和第二区域HRA。第一区域LRA可以具有比第二区域HRA低的电阻。为了方便起见，第一区域LRA在下文中将被称为低电阻区域LRA，第二区域HRA在下文中将被称为高电阻区域HRA。
低电阻区域LRA可以在厚度方向(或第三方向DR3)上不与像素限定膜PDL叠置，高电阻区域HRA可以在厚度方向(或第三方向DR3)上与像素限定膜PDL叠置。低电阻区域LRA可以设置在第一子像素PXS_1的发射区域EMA(见图4)中，高电阻区域HRA可以设置在第一子像素PXS_1的非发射区域NEM中。此外，低电阻区域LRA可以设置在第一子像素PXS_1的光透射区域TA(见图4)中，高电阻区域HRA可以设置在第一子像素PXS_1的光阻挡区域BA(见图4)中。
低电阻区域LRA可以设置在像素电极PXSE上。低电阻区域LRA可以覆盖像素电极PXSE的由像素限定膜PDL暴露的部分。低电阻区域LRA可以覆盖像素电极PXSE的由像素限定膜PDL暴露的整个部分，但是本公开不限于此。低电阻区域LRA可以在厚度方向(或第三方向DR3)上与像素电极PXSE叠置。低电阻区域LRA可以在厚度方向(或第三方向DR3)上与像素电极PXSE的由像素限定膜PDL暴露的部分叠置，但是本公开不限于此。可选地，低电阻区域LRA可以在厚度方向(或第三方向DR3)上与像素电极PXSE叠置，且像素限定膜PDL置于低电阻区域LRA与像素电极PXSE之间。低电阻区域LRA的至少一部分可以与像素电极PXSE直接接触，但是本公开不限于此。
高电阻区域HRA可以设置在像素限定膜PDL上。高电阻区域HRA可以设置在像素限定膜PDL的顶表面和侧面上。高电阻区域HRA可以覆盖像素限定膜PDL的顶表面和侧面。高电阻区域HRA可以覆盖像素限定膜PDL的整个顶表面和整个侧面，但是本公开不限于此。高电阻区域HRA可以在厚度方向(或第三方向DR3)上与像素电极PXSE叠置，且像素限定膜PDL置于高电阻区域HRA与像素电极PXSE之间。高电阻区域HRA可以与像素限定膜PDL的顶表面和侧面直接接触，但是本公开不限于此。
高电阻区域HRA可以围绕低电阻区域LRA。也就是说，设置在像素电极PXSE上的低电阻区域LRA可以通过高电阻区域HRA分离。
低电阻区域LRA的电阻可以比高电阻区域HRA的电阻低。在一些实施例中，低电阻区域LRA可以具有1Ω至999Ω或者10Ω至99Ω的电阻，但是本公开不限于此。在一些实施例中，高电阻区域HRA可以具有100MΩ至100000MΩ(或100GΩ)或者1000MΩ(或1GΩ)至10000MΩ(或10GΩ)的电阻，但是本公开不限于此。
因此，即使阻挡层BL的低电阻区域LRA设置在像素电极PXSE与发射层EML之间，电流也可以从像素电极PXSE适当地传输到发射层EML。因此，即使进一步设置阻挡层BL，也可以平稳地驱动每个子像素PXS(见图3)。
此外，由于高电阻区域HRA具有比低电阻区域LRA高的电阻并且设置为围绕低电阻区域LRA，因此可以抑制或防止电流从像素电极PXSE传输到其他像素电极PXSE，结果，可以改善显示装置1的可靠性。
阻挡层BL可以包括例如氧化物半导体，但是本公开不限于此。这里，氧化物半导体可以包括用于形成半导体层ACT的前述示例性材料中的至少一种。阻挡层BL在下文中将被描述为包括IGZO，但是本公开不限于此。阻挡层BL可以包括除氧化物半导体之外的材料。
在阻挡层BL包括IGZO的情况下，阻挡层BL的In、Ga、Zn和氧(O)含量可以为10at％至35at％，但是本公开不限于此。阻挡层BL可以具有1:1:1:1的In-Ga-Zn-O组成比。在这种情况下，低电阻区域LRA的电阻可以足够低以将电流从像素电极PXSE传输到发射层EML，并且高电阻区域HRA的电阻可以足够高以不将在低电阻区域LRA中流动的电流传输到相邻的子像素PXS。
低电阻区域LRA和高电阻区域HRA可以包括非晶IGZO，并且低电阻区域LRA还可以包括结晶IGZO。换言之，低电阻区域LRA的至少一部分可以结晶。低电阻区域LRA的至少一部分可以包括杂质。n+掺杂剂或p+掺杂剂可以注入到低电阻区域LRA的至少一部分中，使得低电阻区域LRA可以掺杂有n+掺杂剂或p+掺杂剂。在一些实施例中，低电阻区域LRA可以用H进行n+掺杂。
低电阻区域LRA可以通过像素电极PXSE的第三层叠导电层SC3掺杂。如稍后将描述的，可以在形成阻挡层BL之前用H掺杂第三层叠导电层SC3。在形成阻挡层BL之后，H可以由于热处理扩散到阻挡层BL中，结果，可以形成用H进行n+掺杂的低电阻区域LRA。
在低电阻区域LRA掺杂有H的情况下，低电阻区域LRA的H浓度可以是高电阻区域HRA的H浓度的两倍至三十倍或者五倍至十倍，但是本公开不限于此。
低电阻区域LRA的H浓度可以为2.0E+21原子/cm3至3.0E+21原子/cm3或者5.0E+20原子/cm3至1.0E+22原子/cm3，但是本公开不限于此。高电阻区域HRA的H浓度可以为3.0E+20原子/cm3至4.0E+20原子/cm3或者5.0E+19原子/cm3至1.0E+21原子/cm3，但是本发明不限于此。
由于阻挡层BL的低电阻区域LRA设置在像素电极PXSE上并且覆盖像素电极PXSE，所以可以抑制或防止硫(S)从外部渗透到像素电极PXSE中。因此，在像素电极PXSE包括Ag的情况下，可以抑制或防止来自外部的S渗透到第二层叠导电层SC2中以与Ag反应并因此形成Ag2S。此外，可以抑制或防止可能由于Ag2S的形成而引起的像素电极PXSE与共电极CME之间的短路。因此，可以抑制或防止诸如暗点的缺陷，结果，可以改善显示装置1的可靠性。
在像素限定膜PDL包括S的情况下，阻挡层BL的高电阻区域HRA设置在像素限定膜PDL上并覆盖像素限定膜PDL。因此，可以抑制或防止S从像素限定膜PDL释放，并且可以抑制或防止S从像素限定膜PDL扩散到发射层EML中。因此，可以抑制或防止S从像素限定膜PDL扩散到发射层EML的第一电荷产生层CGL1、第二电荷产生层CGL2和第三电荷产生层CGL3中。此外，可以抑制或防止可能由S从像素限定膜PDL扩散到第一电荷产生层CGL1、第二电荷产生层CGL2和第三电荷产生层CGL3中引起的第一电荷产生层CGL1、第二电荷产生层CGL2和第三电荷产生层CGL3的功能劣化。因此，可以抑制或防止诸如像素收缩的缺陷，并且可以改善显示装置1的可靠性。
也就是说，由于设置阻挡层BL，因此可以抑制或防止诸如暗点或像素收缩的缺陷。此外，由于阻挡层BL包括具有不同电阻的低电阻区域LRA和高电阻区域HRA，因此即使阻挡层BL设置在像素电极PXSE与发射层EML之间，每个子像素PXS也可以适当地操作，可以抑制或防止任何未指定的子像素PXS的驱动，并且可以改善显示装置1的可靠性。
发射层EML、共电极CME和薄膜封装结构170被示出为设置在阻挡层BL上。上面已经描述了设置在像素电极PXSE上的元件，因此将省略其详细描述。
在下文中将描述根据本公开的实施例的制造显示装置的方法。
图8至图13是示出根据本公开的实施例的制造显示装置的方法的剖视图。图8至图13是第一显示基底10的剖视图。图9是示出图8的像素电极PXSE和像素电极PXSE的周围的放大剖视图，图11是示出图10的像素电极PXSE和像素电极PXSE的周围的放大剖视图。图13是示出图12的像素限定膜PDL和像素限定膜PDL的周围的放大剖视图。
参照图8和图9，在第一基底110上形成电路层(即，半导体层ACT、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123和数据导电层150)，然后形成像素电极PXSE。
在形成像素电极PXSE之前，可以形成包括接触孔CNT的过孔层VIA。过孔层VIA可以包括包含光敏材料的有机材料，在这种情况下，可以通过施用用于形成过孔层VIA的过孔层材料层并使过孔层材料层经受曝光和显影来形成使薄膜晶体管的第二电极SD2暴露的接触孔CNT。
可以通过在整个第一基底110上形成用于形成像素电极PXSE的像素电极材料层并对像素电极材料层进行图案化来形成像素电极PXSE。可以通过沉积工艺形成像素电极材料层，并且可以通过掩模工艺对像素电极材料层进行图案化。此外，在像素电极材料层的沉积期间，像素电极材料层甚至可以沉积在接触孔CNT的内部，并且因此可以与第二电极SD2接触。
在像素电极PXSE的图案化之后，可以用H掺杂像素电极PXSE的第三层叠导电层SC3。可以通过离子注入执行第三层叠导电层SC3的掺杂，但是本公开不限于此。
此后，参照图10和图11，在具有掺杂有H的第三层叠导电层SC3的像素电极PXSE上形成像素限定膜PDL和阻挡层BL。
像素限定膜PDL可以由例如包括光敏材料的有机材料形成。在这种情况下，可以通过施用用于形成像素限定膜PDL的像素限定膜有机材料层并且使像素限定膜有机材料层经受曝光和显影来形成图案化的像素限定膜PDL。像素限定膜PDL可以沿着每个子像素PXS的边界形成，并且可以与像素电极PXSE部分地叠置。像素限定膜PDL可以形成为与接触孔CNT叠置。在像素电极PXSE仅部分地填充接触孔CNT的情况下，像素限定膜PDL可以完全地填充接触孔CNT。
可以在像素限定膜PDL和像素电极PXSE的由像素限定膜PDL中的开口暴露的部分上形成阻挡层BL。在阻挡层BL包括IGZO的情况下，可以通过物理气相沉积(PVD)(特别地，溅射)来形成阻挡层BL，但是本公开不限于此。可以通过在溅射期间控制O的分压来控制IGZO的In-Ga-Zn-O含量比率。可选地，可以通过化学气相沉积(CVD)来形成阻挡层BL。
在形成阻挡层BL之后，可以执行热处理。结果，像素电极PXSE的第三层叠导电层SC3的掺杂的H中的至少一些H可以扩散到阻挡层BL(具体地，阻挡层BL的与第三层叠导电层SC3直接接触的一部分(即低电阻区域LRA))中。来自第三层叠导电层SC3的H可以根本不扩散到阻挡层BL的通过像素限定膜PDL与第三层叠导电层SC3间隔开的一部分(即，高电阻区域HRA)中，或者可以扩散但是仅略微地扩散到阻挡层BL的通过像素限定膜PDL与第三层叠导电层SC3间隔开的一部分(即，高电阻区域HRA)中。
因此，可以在阻挡层BL内形成具有不同电阻的低电阻区域LRA和高电阻区域HRA。也就是说，低电阻区域LRA可以是掺杂有从像素电极PXSE的第三层叠导电层SC3扩散的H的区域，并且可以具有比高电阻区域HRA低的电阻。高电阻区域HRA可以是来自第三层叠导电层SC3的H根本不扩散或者扩散但是仅略微地扩散到其中的区域，并且可以具有比低电阻区域LRA高的电阻。
由于从像素电极PXSE的第三层叠导电层SC3扩散的H，阻挡层BL的至少一部分(即，低电阻区域LRA)可以是n+掺杂的，并且低电阻区域LRA的电阻可以减小。结果，即使发射层EML设置在阻挡层BL的低电阻区域LRA上，阻挡层BL的低电阻区域LRA也可以适当地将电流从像素电极PXSE传输到发射层EML，结果，每个子像素PXS可以适当地操作。
可选地，第三层叠导电层SC3掺杂的H中的一些H可以扩散到像素限定膜PDL中。在这种情况下，像素限定膜PDL的H浓度可以在靠近第三层叠导电层SC3处增加，并且可以在远离第三层叠导电层SC3处减小，但是本公开不限于此。
在形成发射层EML之前，可以用二氧化氮(N2O2)对阻挡层BL的至少一部分进行等离子体处理。在阻挡层BL的低电阻区域LRA被等离子体处理的情况下，可以另外地执行n+掺杂。结果，可以进一步降低低电阻区域LRA的电阻。
此后，可以使像素限定膜PDL经受曝光和显影以及热固化。结果，像素电极PXSE的第三层叠导电层SC3的至少一部分会结晶。在第三层叠导电层SC3的结晶部分中会形成针孔GP，结果，像素电极PXSE的第二层叠导电层SC2会暴露于第三层叠导电层SC3的外部。即使在像素电极PXSE的第三层叠导电层SC3中形成针孔GP，阻挡层BL也可以覆盖针孔GP并且因此可以防止来自外部的诸如S的杂质渗入到第二层叠导电层SC2中。也就是说，通过在像素电极PXSE上设置阻挡层BL，可以保护像素电极PXSE免受来自外部的诸如S的杂质的影响。阻挡层BL的至少一部分可以设置在针孔GP中，但是本公开不限于此。诸如S的杂质可以漂浮在腔室中，或者可以包括在用于保护像素电极PXSE的有机层中，但是本公开不限于此。
在第二层叠导电层SC2包括Ag的情况下，阻挡层BL可以抑制或防止来自外部的S渗透到第二层叠导电层SC2中以与Ag反应并因此形成Ag2S。此外，由于阻挡层BL的存在，可以抑制或防止可能由Ag2S的形成引起的像素电极PXSE与共电极CME之间的短路。由此，可以抑制或防止诸如暗点的缺陷，结果，可以改善显示装置1的可靠性。
此后，参照图12和图13，在阻挡层BL上形成发射层EML。可以通过真空沉积方法、旋涂方法、浇铸方法、Langmuir-Blodgett方法、喷墨印刷方法、激光印刷方法和激光诱导热成像(LITI)方法中的至少一种顺序地形成发射层EML的前述层，但是本公开不限于此。
阻挡层BL的至少一部分可以设置在发射层EML与像素限定膜PDL之间。在像素限定膜PDL包括S的情况下，阻挡层BL可以阻挡像素限定膜PDL的S扩散到发射层EML中。结果，可以抑制或防止可能由第一电荷产生层CGL1(见图5)、第二电荷产生层CGL2(见图5)和第三电荷产生层CGL3(见图5)中的S的浓度引起的任何缺陷(诸如第一电荷产生层CGL1、第二电荷产生层CGL2和第三电荷产生层CGL3的功能劣化)。因此，可以抑制或防止发射层EML的特性劣化，并且还可以抑制或防止诸如像素收缩的缺陷。
在下文中将描述本公开的其他实施例，主要关注与本公开的先前实施例的差异。将省略或简化上面已经描述的元件或特征的描述。
图14是根据本公开的另一实施例的显示装置的剖视图。图14示出了根据本公开的另一实施例的显示装置的第一显示基底10_1的剖面。
图14的实施例与图6的实施例的不同之处在于，多个阻挡层BL_1提供并设置在不同的子像素PXS(见图3)中。
参照图14，可以设置多个阻挡层BL_1并且多个阻挡层BL_1可以彼此分离。也就是说，阻挡层BL_1在平面图中可以具有岛形状。阻挡层BL_1可以设置在不同的子像素PXS(见图3)中。阻挡层BL_1中的每个可以包括低电阻区域LRA和高电阻区域HRA。阻挡层BL_1可以使像素限定膜PDL暴露于阻挡层BL_1的外部。像素限定膜PDL的被阻挡层BL_1暴露的部分可以沿着每个子像素PXS的边界设置。
因为像素限定膜PDL的暴露部分设置在非发射区域NEM中，所以即使像素限定膜PDL被部分暴露使得来自像素限定膜PDL的S扩散到发射层EML中，也不会发生诸如像素收缩的缺陷。
即使在这种情况下，也可以通过阻挡层BL_1抑制或防止诸如暗点和像素收缩的缺陷。另外，由于阻挡层BL_1彼此分离，所以可以适当地抑制或防止相邻的子像素PXS之间的任何干扰。
图15是根据本公开的另一实施例的显示装置的剖视图。图15示出了根据本公开的另一实施例的显示装置的第一显示基底10_2的剖面。
图15的实施例与图6的实施例的不同之处在于，多个发射层EML_2提供并设置在不同的子像素PXS(见图3)中。
参照图15，可以设置多个发射层EML_2并且多个发射层EML_2可以彼此分离。也就是说，发射层EML_2在平面图中可以具有岛形状。发射层EML_2可以设置在不同的子像素PXS(见图3)中。
不同的子像素PXS的发射层EML_2可以发射不同颜色的光。在一些实施例中，一个像素PX(见图3)的第一子像素PXS_1(见图3)、第二子像素PXS_2(见图3)和第三子像素PXS_3(见图3)可以分别发射红光、绿光和蓝光，但是本公开不限于此。在不同子像素PXS的发射层EML_2发射不同颜色的光的情况下，可以不需要图4的第二显示基底20。
即使在这种情况下，也可以通过阻挡层BL来抑制或防止诸如暗点和像素收缩的缺陷。此外，由于可以省略图4的第二显示基底20，因此可以提供各种结构的显示装置。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离本公开的原理的情况下，可以对优选实施例进行许多变化和修改。因此，发明的所公开的优选实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (24)

1.一种显示装置，所述显示装置包括：
基底；
像素电极，设置在所述基底上，并且包括银；
像素限定膜，设置在所述像素电极上，并且暴露所述像素电极；
阻挡层，设置在所述像素电极和所述像素限定膜上，并且包括低电阻区域和高电阻区域，所述低电阻区域具有电阻，所述高电阻区域具有比所述低电阻区域高的电阻并且从所述低电阻区域延伸；
发射层，设置在所述阻挡层上；以及
共电极，设置在所述发射层上，
其中，所述阻挡层的所述低电阻区域与所述像素电极叠置，并且
所述阻挡层的所述高电阻区域与所述像素限定膜叠置。
2.根据权利要求1所述的显示装置，其中，所述阻挡层包括氧化铟镓锌和氧化铟锡锌中的至少一种。
3.根据权利要求2所述的显示装置，其中，
所述阻挡层的所述低电阻区域和所述高电阻区域包括非晶氧化铟镓锌，并且
所述阻挡层的所述低电阻区域还包括结晶氧化铟镓锌。
4.根据权利要求3所述的显示装置，其中，所述阻挡层的所述低电阻区域是所述阻挡层的掺杂有氢的区域。
5.根据权利要求1所述的显示装置，其中，所述阻挡层的所述低电阻区域与所述像素电极直接接触。
6.根据权利要求5所述的显示装置，其中，所述阻挡层的所述低电阻区域设置在所述像素电极与所述发射层之间。
7.根据权利要求1所述的显示装置，其中，
所述发射层包括第一发射层、第二发射层和电荷产生层，所述第一发射层发射第一颜色的光，所述第二发射层发射与所述第一颜色不同的第二颜色的光，所述电荷产生层设置在所述第一发射层与所述第二发射层之间，
所述第一发射层、所述第二发射层和所述电荷产生层彼此叠置。
8.根据权利要求7所述的显示装置，其中，所述第一颜色是蓝色，并且所述第二颜色是绿色。
9.根据权利要求1所述的显示装置，其中，
所述像素限定膜包括硫，并且
所述阻挡层的所述高电阻区域设置在所述像素限定膜与所述发射层之间。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
发射区域；以及
非发射区域，
其中，所述阻挡层的所述低电阻区域设置在所述发射区域中，并且
所述阻挡层的所述高电阻区域设置在所述非发射区域中。
11.根据权利要求10所述的显示装置，其中，所述阻挡层是光学透明的。
12.根据权利要求1所述的显示装置，其中，
所述像素电极包括顺序地堆叠的第一层叠导电层、第二层叠导电层和第三层叠导电层，
所述第一层叠导电层和所述第三层叠导电层包括氢，并且
所述第三层叠导电层的氢浓度比所述第一层叠导电层的氢浓度大。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
多个像素，
其中，所述阻挡层以彼此分离的多个设置，并且
所述阻挡层设置在所述多个像素中的对应像素中。
14.根据权利要求1所述的显示装置，所述显示装置还包括：
多个像素，
其中，
所述发射层以彼此分离的多个设置，并且
所述发射层设置在所述多个像素中的对应像素中。
15.一种显示装置，所述显示装置包括：
基底；
像素电极，设置在所述基底上；
像素限定膜，设置在所述像素电极上，并且暴露所述像素电极；
阻挡层，设置在所述像素电极和所述像素限定膜上，并且包括第一区域和第二区域，所述第二区域从所述第一区域延伸并且具有与所述第一区域不同的电阻；
发射层，设置在所述阻挡层上；以及
共电极，设置在所述发射层上，
其中，所述阻挡层包括氧化铟镓锌和氧化铟锡锌中的至少一种，并且
所述阻挡层的所述第一区域是n+掺杂的。
16.根据权利要求15所述的显示装置，其中，
所述阻挡层的所述第一区域与所述像素电极叠置，并且
所述阻挡层的所述第二区域与所述像素限定膜叠置。
17.根据权利要求16所述的显示装置，其中，所述阻挡层的所述第一区域的电阻比所述阻挡层的所述第二区域的所述电阻低。
18.根据权利要求17所述的显示装置，其中，
所述阻挡层的所述第一区域和所述第二区域包括非晶氧化铟镓锌，并且
所述阻挡层的所述第一区域还包括结晶氧化铟镓锌。
19.根据权利要求15所述的显示装置，其中，所述阻挡层的所述第一区域与所述像素电极直接接触并且设置在所述像素电极与所述发射层之间。
20.根据权利要求15所述的显示装置，其中，
所述发射层包括第一发射层、第二发射层和电荷产生层，所述第一发射层发射第一颜色的光，所述第二发射层发射与所述第一颜色不同的第二颜色的光，所述电荷产生层设置在所述第一发射层与所述第二发射层之间，
所述第一发射层、所述第二发射层和所述电荷产生层彼此叠置，
所述像素限定膜包括硫，并且
所述阻挡层的所述第二区域设置在所述像素限定膜与所述发射层之间。
21.一种制造显示装置的方法，所述方法包括：
用氢掺杂发光元件的像素电极；
在所述像素电极上形成暴露所述像素电极的像素限定膜；
在所述像素电极的由所述像素限定膜暴露的一部分上和所述像素限定膜上形成阻挡层；
通过热处理使所述像素电极掺杂的所述氢扩散到所述阻挡层中；以及
在所述阻挡层上形成发射层，
其中，所述阻挡层包括第一区域和第二区域，所述第一区域与所述像素电极叠置，所述第二区域与所述像素限定膜叠置并且从所述第一区域延伸，并且
所述阻挡层的所述第一区域的电阻比所述阻挡层的所述第二区域的电阻低。
22.根据权利要求21所述的方法，其中，
所述阻挡层包括氧化铟镓锌和氧化铟锡锌中的至少一种，并且
所述阻挡层的所述第一区域是所述阻挡层的用氢进行n+掺杂的区域。
23.根据权利要求21所述的方法，其中，所述阻挡层的所述第一区域与所述像素电极直接接触并且设置在所述像素电极与所述发射层之间。
24.根据权利要求21所述的方法，其中，
所述像素电极包括顺序地堆叠的第一层叠导电层、第二层叠导电层和第三层叠导电层，
所述第一层叠导电层和所述第三层叠导电层包括氢，并且
所述第三层叠导电层的氢浓度比所述第一层叠导电层的氢浓度大。
CN202280008976.6A 2021-01-15 2022-01-10 显示装置和显示装置制造方法 Pending CN116806446A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0005853 2021-01-15
KR1020210005853A KR20220103844A (ko) 2021-01-15 2021-01-15 표시 장치 및 표시 장치의 제조 방법
PCT/KR2022/000366 WO2022154400A1 (ko) 2021-01-15 2022-01-10 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN116806446A true CN116806446A (zh) 2023-09-26

Family

ID=82406607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008976.6A Pending CN116806446A (zh) 2021-01-15 2022-01-10 显示装置和显示装置制造方法

Country Status (4)

Country Link
US (1) US11917863B2 (zh)
KR (1) KR20220103844A (zh)
CN (1) CN116806446A (zh)
WO (1) WO2022154400A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117693231A (zh) * 2022-09-02 2024-03-12 台州观宇科技有限公司 发光组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491146B1 (ko) 2002-11-04 2005-05-24 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
JP2009009708A (ja) 2007-06-26 2009-01-15 Canon Inc 有機ｅｌアレイ
KR102009854B1 (ko) 2013-03-15 2019-08-12 엘지디스플레이 주식회사 유기발광다이오드 표시소자의 제조방법
TWI545735B (zh) 2013-09-09 2016-08-11 Japan Display Inc Organic electroluminescent display device and manufacturing method thereof
JP6558880B2 (ja) 2014-07-11 2019-08-14 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
KR102518836B1 (ko) 2016-11-29 2023-04-06 엘지디스플레이 주식회사 발광 특성이 개선된 발광다이오드 및 유기발광다이오드 표시장치
KR102643070B1 (ko) * 2018-12-07 2024-02-29 엘지디스플레이 주식회사 전계 발광 표시 장치
US20220158120A1 (en) * 2019-02-15 2022-05-19 Sony Semiconductor Solutions Corporation Display device, method for manufacturing display device, and electronic apparatus

Also Published As

Publication number Publication date
WO2022154400A1 (ko) 2022-07-21
US11917863B2 (en) 2024-02-27
US20220231099A1 (en) 2022-07-21
KR20220103844A (ko) 2022-07-25

Similar Documents

Publication Publication Date Title
US10490618B2 (en) Light emitting device
KR102602164B1 (ko) 유기 발광 표시 장치
CN108122948B (zh) 有机发光显示装置
KR102642369B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20060038752A1 (en) Emission display
KR101895616B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102381647B1 (ko) 표시 장치 및 이의 제조 방법
KR20150037516A (ko) 표시 장치 및 전자 기기
US20170352709A1 (en) Architecture for very high resolution amoled display
US20240099074A1 (en) Display device and method of providing the same
US20240057432A1 (en) Organic light emitting display apparatus
CN116806446A (zh) 显示装置和显示装置制造方法
KR101476442B1 (ko) 유기전계발광표시장치
KR102477259B1 (ko) 유기 전계 발광 표시 장치
KR101475066B1 (ko) 유기전계발광표시장치와 이의 제조방법
US9293740B2 (en) Method of manufacturing EL display device
KR102113609B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
WO2015087461A1 (ja) 表示装置
US10714559B2 (en) Organic light emitting diode, method of manufacturing the same, and organic light emitting display including the same
WO2023126740A1 (ja) 光学機器および電子機器
CN115696970A (zh) 显示装置
KR20220010653A (ko) 표시장치
CN116670745A (zh) 显示装置及电子设备
CN118176846A (zh) 显示装置、显示模块、电子设备以及显示装置的制造方法
KR20090106196A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination