KR102009854B1 - 유기발광다이오드 표시소자의 제조방법 - Google Patents

Abstract

본 발명의 유기발광다이오드(Organic Light Emitting Diode; OLED) 표시소자의 제조방법은 코플라나 구조의 박막 트랜지스터(Thin Film Transistor; TFT)를 이용한 배면발광(bottom emission) 방식의 유기발광다이오드 표시소자에 있어, 액티브층 하부에 광차단막을 형성하는 동시에 이와 동일한 도전막을 커패시터의 전극으로 사용함으로써 커패시터 형성부의 면적을 최소화하면서 신뢰성을 향상시키는 것을 특징으로 한다.
이때, 전술한 본 발명의 유기발광다이오드 표시소자의 제조방법은 하프-톤 마스크를 이용하여 데이터 배선과 화소전극을 동시에 형성함으로써 광차단막을 포함하는 TFT를 4~5번의 마스크공정으로 형성할 수 있게 된다.

Description

유기발광다이오드 표시소자의 제조방법{METHOD OF FABRICATING ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}

본 발명은 유기발광다이오드 표시소자의 제조방법에 관한 것으로, 보다 상세하게는 코플라나 구조의 박막 트랜지스터를 이용한 배면발광(bottom emission) 방식의 유기발광다이오드 표시소자의 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시소자인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판표시소자(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.

이러한 평판표시소자 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시소자(Liquid Crystal Display Device; LCD)가 가장 주목받는 디스플레이 소자였지만, 상기 액정표시소자는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 단점이 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.

새로운 디스플레이 소자 중 하나인 유기발광다이오드(Organic Light Emitting Diode; OLED) 표시소자는 자체발광형이기 때문에 상기 액정표시소자에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.

이와 같은 상기 유기발광다이오드 표시소자의 제조공정에는 액정표시소자나 플라즈마 표시패널(Plasma Display Panel; PDP)과는 달리 증착 및 봉지(encapsulation) 공정이 공정의 전부라고 할 수 있기 때문에 제조공정이 매우 단순하다. 또한, 각 화소마다 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)를 가지는 능동 매트릭스(active matrix) 방식으로 유기발광다이오드 표시소자를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세 및 대형화가 가능한 장점을 가진다.

이하, 상기 유기발광다이오드 표시소자의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 상세히 설명한다.

도 1은 일반적인 유기발광다이오드 표시소자의 발광원리를 설명하는 다이어그램이다.

일반적인 유기발광다이오드 표시소자는 상기 도 1과 같이, 유기발광다이오드를 구비한다. 상기 유기발광다이오드는 화소전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 사이에 형성된 유기 화합물층(29a, 29b, 29c, 29d, 29e)을 구비한다.

이때, 상기 유기 화합물층(29a, 29b, 29c, 29d, 29e)은 정공주입층(hole injection layer)(29a), 정공수송층(hole transport layer)(29b), 발광층(emission layer)(29c), 전자수송층(electron transport layer)(29d) 및 전자주입층(electron injection layer)(29e)을 포함한다.

상기 양극(18)과 음극(28)에 구동전압이 인가되면 상기 정공수송층(29b)을 통과한 정공과 상기 전자수송층(29d)을 통과한 전자가 발광층(29c)으로 이동되어 여기자를 형성하고, 그 결과 발광층(29c)이 가시광선을 발산하게 된다.

유기발광다이오드 표시소자는 전술한 구조의 유기발광다이오드를 가지는 화소를 매트릭스 형태로 배열하고 그 화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.

상기 유기발광다이오드 표시소자는 수동 매트릭스(passive matrix) 방식 또는 스위칭소자로써 TFT를 이용하는 능동 매트릭스 방식의 표시소자로 나뉘어진다. 이 중 상기 능동 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온(turn on)시켜 화소를 선택하고 스토리지 커패시터(storage capacitor)에 유지되는 전압으로 화소의 발광을 유지한다.

도 2는 일반적인 유기발광다이오드 표시소자에 있어, 하나의 화소에 대한 등가 회로도로써, 능동 매트릭스 방식의 유기발광다이오드 표시소자에 있어, 일반적인 2T1C(2개의 트랜지스터와 1개의 커패시터를 포함)의 화소에 대한 등가 회로도를 나타내고 있다.

상기 도 2를 참조하면, 능동 매트릭스 방식의 유기발광다이오드 표시소자의 화소는 유기발광다이오드(OLED), 서로 교차하는 데이터라인(DL)과 게이트라인(GL), 스위칭 TFT(SW), 구동 TFT(DR) 및 스토리지 커패시터(Cst)를 구비한다.

이때, 상기 스위칭 TFT(SW)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으로써 자신의 소오스전극과 드레인전극 사이의 전류패스를 도통시킨다. 상기 스위칭 TFT(SW)의 온-타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위칭 TFT(SW)의 소오스전극과 드레인전극을 경유하여 구동 TFT(DR)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다.

이때, 상기 구동 TFT(DR)는 자신의 게이트전극에 인가되는 데이터전압에 따라 상기 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. 그리고, 스토리지 커패시터(Cst)는 데이터전압과 저전위 전원전압(VSS) 사이의 전압을 저장한 후, 한 프레임기간동안 일정하게 유지시킨다.

이와 같이 구성되는 유기발광다이오드 표시소자는 전류 구동을 하게 되며, 따라서 미세한 전류 값 보정을 위해 보상회로가 필요하며, 하나의 화소 내에 스위칭소자나 구동소자 외에도 보상회로로 최소 2개 이상의 TFT가 더 필요하게 된다.

기존의 에치 스타퍼(etch stopper) 구조를 유기발광다이오드 표시소자에 적용할 경우 여러 개의 TFT에 걸리는 기생 커패시턴스가 신호 지연(signal delay)을 유발하기 때문에 기생 커패시턴스가 적게 발생하는 코플라나 구조를 적용하게 된다.

도 3은 일반적인 유기발광다이오드 표시소자의 단면 일부를 개략적으로 나타내는 도면으로써, 코플라나 구조의 TFT를 이용한 배면발광 방식의 유기발광다이오드 표시소자의 TFT부 및 커패시터 형성부를 나타내고 있다.

도면에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(10) 위에 버퍼층(11)이 형성되고, 그 위에 액티브층(24)이 형성되어 있다.

그리고, 상기 액티브층(24a) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO₂) 등으로 이루어진 게이트절연막(15a)이 형성되어 있으며, 그 위에 게이트전극(21)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(26)이 형성되어 있다.

상기 게이트전극(21)을 포함하는 게이트라인 및 제 1 유지전극(26) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(inter insulation layer)(15b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시), 소오스/드레인전극(22, 23) 및 제 2 유지전극(27)이 형성되어 있다.

이때, 상기 제 2 유지전극(27)은 상기 층간절연막(15b)을 사이에 두고 그 하부의 제 1 유지전극(26)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

상기 소오스/드레인전극(22, 23)은 콘택홀을 통해 상기 액티브층(24)의 소오스/드레인영역에 전기적으로 접속하게 된다.

상기 데이터라인, 구동 전압라인, 소오스/드레인전극(22, 23) 및 제 2 유지전극(27)이 형성된 기판(10) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(15c)이 형성되어 있다.

그리고, 상기 보호막(15c) 위에는 소정의 컬러필터(CF)가 형성되어 있으며, 그 위에는 오버코트층(15d)이 기판(10) 전면에 형성되어 있다.

그리고, 상기 오버코트층(15d) 위에는 화소전극(18)이 형성되어 있다. 상기 화소전극(18)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질로 이루어질 수 있다.

이때, 양극인 상기 화소전극(18)은 콘택홀을 통해 상기 드레인전극(23)과 전기적으로 접속하게 된다.

상기 화소전극(18)이 형성된 기판(10) 위에는 격벽(partition)(15e)이 형성되어 있다. 이때, 상기 격벽(15e)은 화소전극(18) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽(15e)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(15e)은 차광부재의 역할을 하게 된다.

상기 격벽(15e)이 형성된 기판(10) 위에는 유기발광층(29)이 형성되어 있다.

이때, 상기 유기발광층(29)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.

상기 유기발광층(29) 위에는 음극인 공통전극(common electrode)(28)이 형성되어 있다. 이때, 상기 공통전극(28)은 공통 전압을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.

이와 같이 구성되는 일반적인 유기발광다이오드 표시소자는 컬러필터와 오버코트층을 제외한 코플라나 구조의 TFT를 제조하기 위해 최소한 6개의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되고 있다.

또한, 상기 코플라나 구조의 TFT를 이용한 배면발광 방식의 일반적인 유기발광다이오드 표시소자는 게이트전극이 하부 광을 차단하는 에치 스타퍼 구조와는 달리 하부로부터 유입되는 광에 액티브층이 노출되어 있기 때문에 신뢰성 개선이 필요하다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 코플라나 구조의 TFT를 이용한 배면발광 방식의 유기발광다이오드 표시소자에 있어, 액티브층 하부에 광차단막을 형성하는 동시에 이와 동일한 도전막을 커패시터의 전극으로 사용함으로써 커패시터 형성부의 면적을 최소화하면서 신뢰성을 향상시킨 유기발광다이오드 표시소자의 제조방법을 제공하는데 목적이 있다.

본 발명의 다른 목적은 상기 광차단막을 포함하는 TFT를 4번의 마스크공정으로 제작하도록 한 유기발광다이오드 표시소자의 제조방법을 제공하는데 있다.

본 발명의 또 다른 목적은 오버코트층을 화소영역 및 게이트라인과 데이터라인의 교차영역에만 형성함으로써 화소영역을 평탄화하는 한편 배선의 중첩에 의한 기생 커패시턴스의 발생을 저감시키도록 한 유기발광다이오드 표시소자의 제조방법을 제공하는데 있다.

기타, 본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 유기발광다이오드 표시소자의 제조방법은 TFT부 및 커패시터 형성부로 구분되는 기판을 제공하는 단계; 상기 기판의 TFT부에 광차단막을 형성하는 단계; 상기 광차단막이 형성된 기판 전면에 버퍼막을 형성하는 단계; 상기 버퍼막이 형성된 기판의 광차단막 상부에 액티브층을 형성하는 단계; 상기 액티브층 상부에 게이트절연막을 개재한 상태에서 게이트전극을 포함하는 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 기판 전면에 제 1 층간절연막을 형성하는 단계; 상기 제 1 층간절연막이 형성된 기판의 화소영역에 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 기판의 전면에 제 2 층간절연막을 형성하는 단계; 상기 제 2 층간절연막이 형성된 기판의 상기 화소영역에 화소전극을 형성하는 단계; 상기 제 2 층간절연막이 형성된 기판의 상기 TFT부에 소오스/드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 및 상기 제 2 층간절연막이 형성된 기판의 상기 TFT부에 상기 광차단막과 게이트전극을 서로 연결시키는 연결전극을 형성하는 단계를 포함한다.

상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시소자의 제조방법은 코플라나 구조의 TFT를 이용한 배면발광 방식의 유기발광다이오드 표시소자에 있어, 액티브층 하부에 광차단막을 형성하는 동시에 이와 동일한 도전막을 커패시터의 전극으로 사용함으로써 커패시터 형성부의 면적을 최소화하면서 신뢰성을 향상시킬 수 있게 된다. 따라서, 동일한 화소 면적에서 커패시터의 용량을 증가시킬 수 있게 되어 개구율과 해상도를 향상시킬 수 있는 효과를 제공한다.

본 발명에 따른 유기발광다이오드 표시소자의 제조방법은 상기 광차단막을 포함하는 TFT를 4번의 마스크공정으로 제작함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감시키는 효과를 제공한다

본 발명에 따른 유기발광다이오드 표시소자의 제조방법은 상기 광차단막을 게이트전극과 연결하여 더블 게이트 구조를 형성하는 한편, 오버코트층을 화소영역 및 게이트라인과 데이터라인의 교차영역에만 형성함으로써 배선의 중첩에 의한 기생 커패시턴스의 발생을 저감시킬 수 있어 소자 특성이 향상되는 효과를 제공한다.

도 1은 일반적인 유기발광다이오드 표시소자의 발광원리를 설명하는 다이어그램.
도 2는 일반적인 유기발광다이오드 표시소자에 있어, 하나의 화소에 대한 등가 회로도.
도 3은 일반적인 유기발광다이오드 표시소자의 단면 일부를 개략적으로 나타내는 도면.
도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도.
도 5는 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 A-A'선에 따른 단면을 개략적으로 나타내는 도면.
도 6은 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 B-B'선에 따른 단면을 개략적으로 나타내는 도면.
도 7a 내지 도 7f는 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도.
도 8a 내지 도 8h는 상기 도 5에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도.
도 9a 내지 도 9h는 상기 도 6에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도.
도 10a 내지 도 10f는 상기 도 9f에 도시된 본 발명의 실시예에 따른 제 5 마스크공정을 구체적으로 나타내는 단면도.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기발광다이오드 표시소자의 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도이다.

이때, 상기 도 4는 2개의 트랜지스터와 1개의 커패시터를 포함하는 2T1C의 서브-화소를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 트랜지스터와 커패시터의 개수 및 배치구조에 관계없이 적용 가능하다.

도 5는 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 A-A'선에 따른 단면을 개략적으로 나타내는 도면으로써, 배면발광 방식으로 동작하는 유기발광다이오드 표시소자의 스위칭 TFT부를 예를 들어 나타내고 있다.

도 6은 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 B-B'선에 따른 단면을 개략적으로 나타내는 도면으로써, 배면발광 방식으로 동작하는 유기발광다이오드 표시소자의 화소영역 일부와 커패시터 형성부 및 구동 TFT부를 예를 들어 나타내고 있다.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 유기발광다이오드 표시소자는 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(110) 위에 버퍼층(111)이 형성되고, 그 위에 다결정 실리콘이나 산화물 반도체로 이루어진 제 1 액티브층(124a) 및 제 2 액티브층(124b)이 형성되어 있다.

이와 같이 상기 본 발명의 실시예는 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b)이 다결정 실리콘이나 산화물 반도체로 이루어진 것을 특징으로 하며, 이 경우 외부 광에 의해 TFT의 특성이 영향을 받는 것을 차단하기 위해 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b)의 채널영역 하부에 각각 제 1 광차단막(light shielding layer)(105a) 및 제 2 광차단막(105b)을 형성하게 된다.

즉, 상기 본 발명의 실시예는 TFT부에 형성된 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b) 하부에 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b)의 채널영역을 가리도록 각각 제 1 광차단막(105a) 및 제 2 광차단막(105b)이 형성되어 있는 것을 특징으로 한다.

이때, 상기 TFT부에 형성된 상기 제 1, 제 2 광차단막(105a, 105b)을 이용하여 커패시터 형성부에 제 1 유지전극(storage electrode)(105c)을 형성하게 된다.

상기 제 1, 제 2 광차단막(105a, 105b) 및 제 1 유지전극(105c)은 알루미늄(Al)이나 알루미늄 합금(Al alloy) 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti)과 같은 저저항 불투명 도전물질로 형성할 수 있다.

그리고, 상기 제 1 액티브층(124a)과 제 2 액티브층(124b) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO₂) 등으로 이루어진 게이트절연막(115a)이 형성되어 있으며, 그 위에 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126)이 형성되어 있다.

이때, 상기 제 1 게이트전극(121a) 및 제 2 게이트전극(121b)은 각각 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b) 상부에 위치한다.

상기 게이트라인(116)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(116)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 게이트 신호를 생성하는 게이트 구동회로가 기판(110) 위에 집적되어 있는 경우 상기 게이트라인(116)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.

상기 제 2 유지전극(126)은 상기 게이트라인(116)과 분리되어 있으며, 그 하부의 상기 제 1 유지전극(105c)과 중첩된다.

상기 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 제 1 층간절연막(inter insulation layer)(115b)이 형성되어 있다.

그리고, 화소영역의 상기 제 1 층간절연막(115b) 위에는 소정의 컬러필터(CF)가 형성되어 있으며, 그 위에는 오버코트층(115c)이 상기 컬러필터(CF)를 덮도록 형성되어 있다. 이때, 상기 오버코트층(115c)은 후술할 데이터라인(117)이 지나가는 상기 게이트라인(116)의 상부에도 형성됨에 따라 배선, 즉 상기 데이터라인(117)과 게이트라인(116)의 중첩에 의한 기생 커패시턴스의 발생을 저감시킬 수 있게 된다.

상기 오버코트층(115c)이 형성된 기판(110) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 제 2 층간절연막(115d)이 형성되어 있으며, 그 위에 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 1 연결전극(165) 및 제 2 연결전극(166)이 형성되어 있다.

이때, 상기 컬러필터(CF)와 오버코트층(115c)은 상기 제 1 층간절연막(115b)과 제 2 층간절연막(115d) 사이에 위치하게 된다.

상기 데이터라인(117)은 데이터 신호를 전달하며, 세로 방향으로 뻗어 상기 게이트라인(116)과 교차하여 화소영역을 정의한다. 이때, 상기 데이터라인(117)은 제 1 게이트전극(121a)을 향하여 뻗은 제 1 소오스전극(122a)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(110) 위에 집적되어 있는 경우, 상기 데이터라인(117)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.

상기 구동 전압라인(119)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 구동 전압라인(119)은 제 2 게이트전극(121b)을 향하여 뻗은 제 2 소오스전극(122b)을 포함한다.

상기 제 2 소오스전극(122b)의 반대편에는 제 2 드레인전극(123b)이 위치하며, 상기 제 2 드레인전극(123b)의 일부는 커패시터 형성부로 연장되어 제 3 유지전극(127)을 구성한다. 상기 제 3 유지전극(127)은 상기 제 1 유지전극(105c)과 제 2 유지전극(126)과 중첩하며, 서로 연결될 수 있다. 일 예로, 상기 제 1 유지전극(105c)과 제 3 유지전극(127)이 제 6 콘택홀(140f)을 통해 서로 연결될 수 있다.

이때, 상기 제 1 소오스전극(122a)과 제 1 드레인전극(123a)은 상기 제 1 게이트전극(121a)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(122b)과 제 2 드레인전극(123b)은 상기 제 2 게이트전극(121b)을 중심으로 실질적으로 서로 마주본다.

또한, 상기 제 1 소오스/드레인전극(122a, 123a)은 제 1 콘택홀(140a)을 통해 상기 제 1 액티브층(124a)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(122b, 123b)은 제 2 콘택홀(140b)을 통해 상기 제 2 액티브층(124b)의 소오스/드레인영역에 전기적으로 접속하게 된다.

또한, 상기 제 1 드레인전극(123a)은 상기 제 1, 제 2 층간절연막(115b, 115d)에 형성된 제 3 콘택홀(140c)을 통해 상기 제 2 유지전극(126) 및 제 2 게이트전극(121a)과 전기적으로 연결되게 된다.

또한, 상기 제 1 연결전극(165)은 상기 버퍼층(111)과 제 1, 제 2 층간절연막(115b, 115d)에 형성된 제 4 콘택홀(140d) 및 제 5 콘택홀(140e)을 통해 상기 제 1 광차단막(105a) 및 제 1 게이트전극(121a)과 각각 전기적으로 접속되어 상기 제 1 광차단막(105a)을 상기 제 1 게이트전극(121a)에 연결시킴으로써 스위칭 TFT에 더블 게이트 구조를 형성하게 된다.

또한, 상기 제 2 연결전극(166)은 상기 버퍼층(111)과 제 1, 제 2 층간절연막(115b, 115d)에 형성된 제 7 콘택홀(140g) 및 제 8 콘택홀(140h)을 통해 상기 제 2 광차단막(105b) 및 제 2 게이트전극(121b)과 각각 전기적으로 접속되어 상기 제 2 광차단막(105b)을 상기 제 2 게이트전극(121b)에 연결시킴으로써 구동 TFT에 더블 게이트 구조를 형성하게 된다.

한편, 하프-톤 마스크나 슬릿 마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 슬릿 마스크를 포함하는 것으로 한다)를 이용함으로써 데이터 배선(즉, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166))과 함께 화소전극(118)을 동시에 형성할 수 있는데, 본 발명이 이에 한정되는 것은 아니다.

이 경우 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166) 하부에는 상기 화소전극(118)을 구성하는 도전물질로 이루어진 데이터라인패턴(117'), 구동 전압라인패턴(미도시), 제 1 소오스/드레인전극패턴(122a', 123a'), 제 2 소오스/드레인전극패턴(122b', 123b'), 제 3 유지전극패턴(127')과 제 1 연결전극패턴(165') 및 제 2 연결전극패턴(미도시)이 각각 형성되게 된다.

상기 화소전극(118)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질로 이루어질 수 있다.

그리고, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166)이 형성된 기판(110) 위에는 격벽(115e)이 형성되어 있다. 이때, 상기 격벽(115e)은 화소전극(118) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽(115e)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(115e)은 차광부재의 역할을 하게 된다.

상기 격벽(115e)이 형성된 기판(110) 위에는 유기발광층(129)이 형성되어 있다.

이때, 상기 유기발광층(129)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.

상기 유기발광층(129) 위에는 음극인 공통전극(common electrode)(128)이 형성되어 있다. 이때, 상기 공통전극(128)은 공통 전압을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.

이와 같이 구성되는 유기발광다이오드 표시소자에서, 상기 게이트라인(116)에 연결되어 있는 제 1 게이트전극(121a) 및 상기 데이터라인(117)에 연결되어 있는 제 1 소오스전극(122a)과 제 1 드레인전극(123a)은 제 1 액티브층(124a)과 함께 스위칭 TFT를 구성한다. 그리고, 상기 제 1 드레인전극(123a)에 연결되어 있는 제 2 게이트전극(121b)과 상기 구동 전압라인(119)에 연결되어 있는 제 2 소오스전극(122b) 및 상기 화소전극(118)에 연결되어 있는 제 2 드레인전극(123b)은 제 2 액티브층(124b)과 함께 구동 TFT를 구성한다.

또한, 상기 화소전극(118)과 유기발광층(129) 및 공통전극(128)은 유기발광다이오드를 구성하며, 서로 중첩하는 상기 제 1 유지전극(105c)과 제 2 유지전극(126) 및 제 3 유지전극(127)은 병렬 구조의 커패시터를 구성하게 된다.

이와 같이 본 발명의 실시예는 외부 광을 차단하기 위해 액티브층 하부에 광차단막을 형성하는 동시에 이와 동일한 도전막을 커패시터의 전극으로 사용함으로써 이중 병렬 구조의 커패시터를 구성할 수 있게 되며, 이는 신뢰성의 개선과 함께 기존에 비해 커패시터 용량이 증가하는 결과를 가져오게 된다. 이에 따라 동일한 화소 면적에 대해 커패시터의 면적, 즉 커패시터 형성부의 면적을 줄일 수 있어 개구율을 향상시킬 수 있게 된다.

또한, 상기 본 발명의 실시예는 상기 광차단막을 게이트전극과 연결하여 더블 게이트 구조를 형성함으로써 소자 특성을 향상시킬 수 있게 되며, 오버코트층을 화소영역 및 게이트라인과 데이터라인의 교차영역에만 형성함으로써 화소영역의 평탄화와 함께 배선의 중첩에 의한 기생 커패시턴스의 발생을 저감시킬 수 있게 된다.

또한, 상기 본 발명의 실시예는 상기 광차단막을 포함하는 TFT를 4~5번의 마스크공정으로 제작함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감시킬 수 있게 된다. 일 예로, 전술한 본 발명의 유기발광다이오드 표시소자는 하프-톤 마스크를 이용하여 데이터 배선과 화소전극을 동시에 형성함으로써 광차단막을 포함하는 TFT를 5번의 마스크공정으로 형성할 수 있게 되는데, 이를 다음의 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 통해 상세히 설명한다.

도 7a 내지 도 7f는 상기 도 4에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도이다.

도 8a 내지 도 8h는 상기 도 5에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도이다.

그리고, 도 9a 내지 도 9h는 상기 도 6에 도시된 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도이다.

도 7a, 도 8a 및 도 9a에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(110) 위에 제 1, 제 2 광차단막(105a, 105b)과 제 1 유지전극(105c)을 형성한다.

이때, 상기 제 1, 제 2 광차단막(105a, 105b)과 제 1 유지전극(105c)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.

여기서, 상기 제 1 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 이용할 수 있다.

다음으로, 도 7b, 도 8b 및 도 9b에 도시된 바와 같이, 상기 제 1, 제 2 광차단막(105a, 105b)과 제 1 유지전극(105c)이 형성된 기판(110) 위에 버퍼막(111)을 형성한다.

이때, 상기 버퍼막(111)은 상기 기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부 층으로 침투하는 것을 차단하는 역할을 하며, 실리콘산화막으로 이루어질 수 있다.

그리고, 도시하지 않았지만, 상기 버퍼막(111)이 형성된 기판(110) 위에 반도체 박막을 형성한다.

상기 반도체 박막은 비정질 실리콘이나 다결정 실리콘, 또는 산화물 반도체로 형성할 수 있다.

이때, 상기 다결정 실리콘은 기판(110) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 반도체 박막으로 산화물 반도체를 이용하는 경우 산화물 반도체를 증착한 후에 소정의 열처리 공정을 진행할 수 있다.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 반도체 박막을 선택적으로 제거함으로써 상기 반도체 박막으로 이루어진 제 1 액티브층(124a)과 제 2 액티브층(124b)을 형성한다.

다음으로, 상기 제 1 액티브층(124a)과 제 2 액티브층(124b)이 형성된 기판(110) 위에 절연막과 제 2 도전막을 형성한다. 이때, 상기 절연막은 상기 제 1 액티브층(124a)과 제 2 액티브층(124b)을 패터닝하기 전에 형성할 수도 있다.

상기 제 2 도전막은 게이트 배선을 형성하기 위해 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.

이후, 도 7c, 도 8c 및 도 9c에 도시된 바와 같이, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 절연막 및 제 2 도전막을 선택적으로 제거함으로써 상기 제 2 도전막으로 이루어지되, 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126)이 형성되게 된다.

이때, 상기 제 1 액티브층(124a)과 제 2 액티브층(124b) 위에는 상기 절연막으로 이루어진 게이트절연막(115a)이 형성되어 있으며, 그 위에 상기 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 상기 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126)이 형성되게 된다.

상기 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126)의 측면은 기판(110) 면에 대하여 경사질 수 있으며, 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.

상기 제 1 게이트전극(121a) 및 제 2 게이트전극(121b)은 각각 상기 제 1 액티브층(124a) 및 제 2 액티브층(124b) 상부에 위치한다.

이때, 반도체 박막으로 산화물 반도체를 이용하는 경우에는 상기 절연막의 식각 시 상기 제 1, 제 2 액티브층(124a, 124b)의 노출된 소정영역이 플라즈마에 의해 도체화 되어 소오스/드레인영역을 형성하게 된다.

전술한 바와 같이 상기 게이트라인(116)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(116)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 게이트 신호를 생성하는 게이트 구동회로가 기판(110) 위에 집적되어 있는 경우 상기 게이트라인(116)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.

상기 제 2 유지전극(126)은 상기 게이트라인(116)과 분리되어 있으며, 그 하부의 상기 제 1 유지전극(105c)과 중첩된다.

전술한 바와 같이 본 발명의 실시예의 경우에는 게이트 배선(즉, 상기 제 1, 제 2 게이트전극(121a, 121b)과 게이트라인(116) 및 제 2 유지전극(126))과 상기 제 1, 제 2 액티브층(124a, 124b)을 별개의 마스크공정을 통해 각각 형성하는 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있다.

다음으로, 도 7d, 도 8d 및 도 9d에 도시된 바와 같이, 상기 제 1 게이트전극(121a)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121b)을 포함하는 제 2 유지전극(126)이 형성된 기판(110) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 제 1 층간절연막(115b)을 형성한다.

그리고, 화소영역의 상기 제 1 층간절연막(115b) 위에 소정의 컬러필터(CF)를 형성하며, 그 위에 상기 컬러필터(CF)를 덮도록 오버코트층(115c)을 형성하여 화소영역을 평탄화 한다. 이때, 상기 오버코트층(115c)은 후술할 데이터라인이 지나가는 상기 게이트라인(116)의 상부에도 형성됨에 따라 배선, 즉 상기 데이터라인과 게이트라인(116)의 중첩에 의한 기생 커패시턴스의 발생을 저감시킬 수 있게 된다.

그리고, 도 7e, 도 8e 및 도 9e에 도시된 바와 같이, 상기 오버코트층(115c)이 형성된 기판(110) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 제 2 층간절연막(115d)을 형성하게 된다.

이때, 상기 컬러필터(CF)와 오버코트층(115c)은 상기 제 1 층간절연막(115b)과 제 2 층간절연막(115d) 사이에 위치하게 된다.

이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 1, 제 2 층간절연막(115b, 115d)을 선택적으로 패터닝하여 상기 제 1 액티브층(124a)의 소오스/드레인영역을 노출시키는 제 1 콘택홀(140a) 및 상기 제 2 액티브층(124b)의 소오스/드레인영역을 노출시키는 제 2 콘택홀(140b)을 형성한다.

또한, 상기 포토리소그래피공정을 통해 상기 제 1, 제 2 층간절연막(115b, 115d)을 선택적으로 패터닝하여 상기 제 2 유지전극(126)의 일부를 노출시키는 제 3 콘택홀(140c)을 형성하며, 상기 버퍼막(111)과 제 1, 제 2 층간절연막(115b, 115d)을 선택적으로 패터닝하여 상기 제 1 광차단막(105a) 및 제 1 게이트전극(121a)의 일부를 노출시키는 제 4 콘택홀(140d) 및 제 5 콘택홀(140e)을 각각 형성한다.

또한, 상기 포토리소그래피공정을 통해 상기 버퍼막(111)과 제 1, 제 2 층간절연막(115b, 115d)을 선택적으로 패터닝하여 상기 제 1 유지전극(105c)의 일부를 노출시키는 제 6 콘택홀(140f)을 형성하는 한편, 상기 제 2 광차단막(105b) 및 제 2 게이트전극(121b)의 일부를 노출시키는 제 7 콘택홀(140g) 및 제 8 콘택홀(140h)을 각각 형성한다.

그리고, 도 7f, 도 8f 및 도 9f에 도시된 바와 같이, 상기 제 2 층간절연막(115d)이 형성된 기판(110) 전면에 제 3 도전막 및 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 제 3 도전막 및 제 4 도전막을 선택적으로 제거함으로써 상기 제 4 도전막으로 이루어진 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166)을 형성하는 한편, 상기 화소영역에 상기 제 3 도전막으로 이루어진 화소전극(118)을 형성한다.

이때, 상기 제 1 소오스/드레인전극(122a, 123a)은 상기 제 1 콘택홀(140a)을 통해 상기 제 1 액티브층(124a)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(122b, 123b)은 상기 제 2 콘택홀(140b)을 통해 상기 제 2 액티브층(124b)의 소오스/드레인영역에 전기적으로 접속하게 된다.

또한, 상기 제 1 드레인전극(123a)은 상기 제 3 콘택홀(140c)을 통해 상기 제 2 유지전극(126) 및 제 2 게이트전극(121b)과 전기적으로 접속하는 한편, 상기 제 3 유지전극(127)은 상기 제 6 콘택홀(140f)을 통해 상기 제 1 유지전극(105c)과 전기적으로 접속하게 된다.

또한, 상기 제 1 연결전극(165)은 상기 제 4 콘택홀(140d) 및 제 5 콘택홀(140e)을 통해 상기 제 1 광차단막(105a) 및 제 1 게이트전극(121a)과 각각 전기적으로 접속되어 상기 제 1 광차단막(105a)을 상기 제 1 게이트전극(121a)에 연결시킴으로써 스위칭 TFT에 더블 게이트 구조를 형성하게 된다.

또한, 상기 제 2 연결전극(166)은 상기 제 7 콘택홀(140g) 및 제 8 콘택홀(140h)을 통해 상기 제 2 광차단막(105b) 및 제 2 게이트전극(121b)과 각각 전기적으로 접속되어 상기 제 2 광차단막(105b)을 상기 제 2 게이트전극(121b)에 연결시킴으로써 구동 TFT에 더블 게이트 구조를 형성하게 된다.

이때, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166) 하부에는 상기 제 3 도전막으로 이루어진 데이터라인패턴(117'), 구동 전압라인패턴(미도시), 제 1 소오스/드레인전극패턴(122a', 123a'), 제 2 소오스/드레인전극패턴(122b', 123b'), 제 3 유지전극패턴(127')과 제 1 연결전극패턴(165') 및 제 2 연결전극패턴(미도시)이 각각 형성되게 된다.

이와 같이 상기 제 5 마스크공정은 하프-톤 마스크를 이용함으로써 데이터 배선(즉, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166))과 함께 화소전극(118)을 동시에 형성할 수 있는데, 이를 다음의 도면을 참조하여 상세히 설명한다.

도 10a 내지 도 10f는 상기 도 9f에 도시된 본 발명의 실시예에 따른 제 5 마스크공정을 구체적으로 나타내는 단면도이다.

이때, 상기 도 10a 내지 도 10f는 설명의 편의를 위해 화소영역과 커패시터 형성부 및 구동 TFT부에 대한 제 5 마스크공정만을 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 스위칭 TFT부의 제 5 마스크공정에 대해서는 전술한 도 7f, 도 8f 및 도 9f를 참조하도록 한다.

도 10a에 도시된 바와 같이, 상기 제 2 층간절연막(115d)이 형성된 기판(110) 전면에 제 3 도전막(150) 및 제 4 도전막(160)을 형성한다.

이때, 제 3 도전막(150)으로 ITO 또는 IZO 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질을 사용할 수 있다.

또한, 상기 제 4 도전막(160)으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.

다음으로, 도 10b에 도시된 바와 같이, 상기 제 4 도전막(160)이 형성된 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(270)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(280)를 통해 상기 감광막(270)에 선택적으로 광을 조사한다.

이때, 상기 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(280)를 투과한 광만이 상기 감광막(270)에 조사되게 된다.

이어서, 상기 하프-톤 마스크(280)를 통해 노광된 상기 감광막(270)을 현상하고 나면, 도 10c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 4 도전막(160) 표면이 노출되게 된다.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(270d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.

다음으로, 도 10d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)을 마스크로 그 하부에 형성된 상기 제 3 도전막 및 제 4 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 제 3 도전막으로 이루어진 화소전극(118)이 형성되는 한편, 상기 제 4 도전막으로 이루어진 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166)이 형성되게 된다.

전술한 바와 같이, 상기 데이터라인(117)은 데이터 신호를 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 데이터라인(117)은 제 1 게이트전극(121)을 향하여 뻗은 제 1 소오스전극(122)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(110) 위에 집적되어 있는 경우, 상기 데이터라인(117)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.

상기 구동 전압라인(119)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 구동 전압라인(119)은 제 2 게이트전극(121a)을 향하여 뻗은 제 2 소오스전극(122a)을 포함한다. 상기 구동 전압라인(119)에 연결된 제 4 유지전극(127)은 그 하부의 제 3 유지전극(126)과 중첩될 수 있다.

이때, 상기 제 1 소오스전극(122)과 제 1 드레인전극(123)은 상기 제 1 게이트전극(121)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(122a)과 제 2 드레인전극(123a)은 상기 제 2 게이트전극(121a)을 중심으로 실질적으로 서로 마주본다.

상기 화소전극(118)은 상기 컬러필터(CF) 상부의 화소영역에 형성되게 되며, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127)과 제 1 연결전극(165) 및 제 2 연결전극(166) 하부에는 상기 제 3 도전막으로 이루어진 데이터라인패턴(117'), 구동 전압라인패턴(미도시), 제 1 소오스/드레인전극패턴(122a', 123a'), 제 2 소오스/드레인전극패턴(122b', 123b'), 제 3 유지전극패턴(127')과 제 1 연결전극패턴(165') 및 제 2 연결전극패턴(미도시)이 각각 형성되게 된다.

또한, 상기 화소전극(118) 위에는 상기 제 4 도전막으로 이루어진 제 4 도전막패턴(160')이 남아있게 된다.

이후, 상기 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 11e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.

이후, 도 10f에 도시된 바와 같이, 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')을 마스크로 상기 제 4 도전막패턴을 제거하여 상기 화소전극(118)을 외부로 노출시킨다.

다음으로, 도 8h 및 도 9h에 도시된 바와 같이, 상기 데이터라인(117), 구동 전압라인(119), 제 1 소오스/드레인전극(122a, 123a), 제 2 소오스/드레인전극(122b, 123b), 제 3 유지전극(127), 제 1 연결전극(165), 제 2 연결전극(166) 및 화소전극(118)이 형성된 기판(110) 위에 소정의 격벽(115e)을 형성하게 된다.

이때, 상기 격벽(115e)은 화소전극(118) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽(115e)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(115e)은 차광부재의 역할을 하게 된다.

그리고, 상기 격벽(115e)이 형성된 기판(110) 위에 유기발광층(129)을 형성하게 된다.

다음으로, 도 8g 및 도 9g에 도시된 바와 같이, 상기 유기발광층(129) 위에 제 5 도전막으로 이루어진 공통전극(128)을 형성하게 된다.

이때, 상기 공통전극(128)은 공통 전압을 인가 받으며, 칼슘, 바륨, 마그네슘), 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

105a,105b : 광차단막 105c : 제 1 유지전극
110 : 기판 116 : 게이트라인
117 : 데이터라인 118 : 화소전극
119 : 구동 전압라인 121a,121b : 게이트전극
122a,122b : 소오스전극 123a,123b : 드레인전극
124a,124b : 액티브층 126 : 제 2 유지전극
127 : 제 3 유지전극 128 : 공통전극
129 : 유기발광층 165,166 : 연결전극

Claims (17)

1. TFT부 및 커패시터 형성부로 구분되는 기판을 제공하는 단계;
   상기 기판 상의 제 1 도전막을 패터닝하여 상기 TFT부에 대응한 광차단막과 상기 커패시터 형성부에 대응한 제 1 유지전극을 형성하는 단계;
   상기 기판 전면에 상기 광차단막과 상기 제 1 유지전극을 덮는 버퍼막을 형성하는 단계;
   상기 버퍼막 상의 반도체 박막을 패터닝하여 상기 광차단막과 중첩하는 액티브층을 형성하는 단계;
   상기 버퍼막 상의 절연막과 상기 절연막 상의 제 2 도전막을 패터닝하여 상기 버퍼막 상의 게이트절연막과, 상기 액티브층의 일부에 중첩하고 상기 게이트절연막 상에 배치되는 게이트전극과, 상기 게이트절연막 상에 배치되는 일 방향의 게이트라인과, 상기 게이트절연막 상에 배치되고 상기 커패시터 형성부에 대응한 제 2 유지전극을 형성하는 단계;
   상기 버퍼막 상의 전면에 상기 액티브층과 상기 게이트전극과 상기 게이트라인과 상기 제 2 유지전극을 덮는 제 1 층간절연막을 형성하는 단계;
   상기 제 1 층간절연막 상에 화소영역에 대응한 컬러필터를 형성하는 단계;
   상기 제 1 층간절연막 상의 전면에 상기 컬러필터를 덮는 제 2 층간절연막을 형성하는 단계; 및
   상의 제 3 도전막과 상기 제 3 도전막 상의 제 4 도전막을 패터닝하여, 상기 화소영역에 대응하고 상기 제 3 도전막으로 이루어진 화소전극과, 상기 TFT부에 대응하고 상기 제 4 도전막으로 이루어진 소오스/드레인전극과, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인과, 상기 커패시터 형성부에 대응한 제 3 유지전극과, 상기 광차단막과 상기 게이트전극을 서로 연결시키는 연결전극을 형성하는 단계를 포함하는 유기발광다이오드 표시소자의 제조방법.
2. 삭제
3. 삭제
4. 삭제
5. 제 1 항에 있어서, 제 2 층간절연막을 형성하는 단계 이전에, 상기 제 1 층간절연막 상에 상기 컬러필터를 덮는 오버코트층을 형성하는 단계를 추가로 포함하고,
   제 2 층간절연막을 형성하는 단계에서 상기 제 2 층간절연막은 상기 오버코트층을 더 덮는 유기발광다이오드 표시소자의 제조방법.
6. 제 5 항에 있어서, 상기 오버코트층은 상기 게이트라인 중 상기 데이터라인과 중첩되는 일부를 더 덮도록 형성되는 유기발광다이오드 표시소자의 제조방법.
7. 삭제
8. 삭제
9. 제 1 항에 있어서,
   상기 액티브층을 형성하는 단계에서 상기 액티브층은 스위칭 TFT의 제 1 액티브층과 구동 TFT의 제 2 액티브층을 포함하고,
   상기 게이트라인과 상기 제 2 유지전극을 형성하는 단계에서 상기 게이트전극은 상기 스위칭 TFT의 제 1 게이트전극과 상기 구동 TFT의 제 2 게이트전극을 포함하며,
   상기 화소전극과 상기 소오스/드레인전극과 상기 데이터라인과 상기 제 3 유지전극과 상기 연결전극을 형성하는 단계에서,
   상기 소오스/드레인전극은 상기 스위칭 TFT의 제 1 소오스/드레인전극과 상기 구동 TFT의 제 2 소오스/드레인전극을 포함하고
   상기 연결전극은 상기 스위칭 TFT의 제 1 연결전극과 상기 구동 TFT의 제 2 연결전극을 포함하는 유기발광다이오드 표시소자의 제조방법.
10. 제 9 항에 있어서,
    상기 제 2 층간절연막을 형성하는 단계 이후에,
    상기 버퍼막과 상기 제 1 및 제 2 층간절연막을 선택적으로 패터닝하여 상기 제 1 액티브층의 소오스/드레인영역을 노출시키는 제 1 콘택홀과 상기 제 2 액티브층의 소오스/드레인영역을 노출시키는 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.
11. 제 10 항에 있어서,
    상기 광차단막과 상기 제 1 유지전극을 형성하는 단계에서, 상기 광차단막은 상기 제 1 액티브층 아래에 배치되는 제 1 광차단막과 상기 제 2 액티브층 아래에 배치되는 제 2 광차단막을 포함하고,
    상기 제 1 및 제 2 콘택홀을 형성하는 단계에서, 상기 제 2 유지전극을 노출시키는 제 3 콘택홀과, 상기 제 1 광차단막을 노출시키는 제 4 콘택홀과, 제 1 게이트전극을 노출시키는 제 5 콘택홀을 더 형성하는 유기발광다이오드 표시소자의 제조방법.
12. 제 11 항에 있어서,
    상기 제 1 및 제 2 콘택홀을 형성하는 단계에서, 상기 제 1 유지전극을 노출시키는 제 6 콘택홀과, 상기 제 2 광차단막을 노출시키는 제 7 콘택홀과, 상기 제 2 게이트전극을 노출시키는 제 8 콘택홀을 더 형성하는 유기발광다이오드 표시소자의 제조방법.
13. 제 10 항에 있어서, 상기 제 1 및 제 2 소오스/드레인전극은 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 액티브층의 소오스/드레인영역과 전기적으로 접속하는 유기발광다이오드 표시소자의 제조방법.
14. 제 11 항에 있어서, 상기 제 1 드레인전극은 상기 제 3 콘택홀을 통해 상기 제 2 유지전극과 전기적으로 접속하는 유기발광다이오드 표시소자의 제조방법.
15. 제 11 항에 있어서, 상기 제 1 연결전극은 상기 제 4 콘택홀 및 제 5 콘택홀을 통해 각각 상기 제 1 광차단막 및 제 1 게이트전극과 전기적으로 접속하는 유기발광다이오드 표시소자의 제조방법.
16. 제 12 항에 있어서, 상기 제 3 유지전극은 상기 제 6 콘택홀을 통해 상기 제 1 유지전극과 전기적으로 접속하는 유기발광다이오드 표시소자의 제조방법.
17. 제 12 항에 있어서, 상기 제 2 연결전극은 상기 제 7 콘택홀 및 제 8 콘택홀을 통해 각각 상기 제 2 광차단막 및 제 2 게이트전극과 전기적으로 접속하는 유기발광다이오드 표시소자의 제조방법.

Images