CN109994140A - 一种阻类存储器预放大灵敏放大电路 - Google Patents

一种阻类存储器预放大灵敏放大电路 Download PDF

Info

Publication number
CN109994140A
CN109994140A CN201910358687.9A CN201910358687A CN109994140A CN 109994140 A CN109994140 A CN 109994140A CN 201910358687 A CN201910358687 A CN 201910358687A CN 109994140 A CN109994140 A CN 109994140A
Authority
CN
China
Prior art keywords
transmission gate
phase inverter
nmos tube
output end
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910358687.9A
Other languages
English (en)
Other versions
CN109994140B (zh
Inventor
刘金陈
张一平
王子欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201910358687.9A priority Critical patent/CN109994140B/zh
Publication of CN109994140A publication Critical patent/CN109994140A/zh
Application granted granted Critical
Publication of CN109994140B publication Critical patent/CN109994140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种阻类存储器预放大灵敏放大电路，通过将第一反相器和第二反相器组成放大器锁存结构，其中，第一传输门的输入端连接到第一位线BL，第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，第二传输门的输入端连接到第二位线BLB，第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，NMOS管MN3的漏极接地，NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，反相器的输入端接使能信号Ven；第一传输门和第二传输门均由使能信号Ven和Venb进行控制。本发明能够有效增加阻类存储器灵敏放大的预放大能力。

Description

一种阻类存储器预放大灵敏放大电路
技术领域
本发明涉及存储器技术领域，具体涉及一种阻类存储器预放大灵敏放大电路。
背景技术
近年来随着计算机技术、互联网技术的飞速发展，非易失性存储器件在半导体行业中扮演越来越重要的角色。在非易失性存储器件中，即使当电源被切断，器件的基本单元仍保持基本单元中存储的数据。阻类随机存储器(如RRAM、MRAM、FeRAM、PRAM等)是一种新型非易失性存储器，其工作的机理是在外电场触发可逆电阻转变效应，即在外加电压的作用下，器件的电阻在低阻态(“0”)和高阻态(“1”)之间可逆转变，并且所得到的电阻在外电场去除后可以保持下来。阻类存储器由于具有高的读写速度、高集成度和多值存储能力等特点，而成为现阶段研究的热点。
参见图1所示，为传统灵敏放大器电路，该灵敏放大器是存储电路的核心电路，用来将位线间的差分信号迅速放大成逻辑电平并输出至数据通路，有效减小读功耗和读延迟，广泛适用于需要高速放大的静态存储电路。其工作原理为：MN1、MP1、MN2和MP2组成放大器锁存结构，其具有的正反馈作用能快速将位线差分小信号转换为高低逻辑电平，MP3和MP4构成传输管，将位线电压传输至输出端Q0和Q1，Ven控制整个灵敏放大器的开启和关断。当控制信号Venb上升沿到来时，MP3和MP4关闭，灵敏放大器开始工作，将之前存储的两位线电压之间微小的电压差放大并输出，完成电路的读操作。
理论上传统灵敏放大器电路的结构也可应用于快速操作的非挥发性存储器(RRAM)，但由于RRAM存储单元有大小电阻之分，读操作时两边Bitline会同时以不同的速度下降，与SRAM不同。对传统灵敏放大器进行仿真，仿真波形如图2所示。从仿真结果可以看出：当控制信号Venb上升沿到来时q0和q1之间的压差很小，预放大效果不明显，不适用于阻类静态存储器。
发明内容
本发明目的是提供一种阻类存储器预放大灵敏放大电路，能够有效增加阻类存储器灵敏放大的预放大能力。
本发明的技术方案是：一种阻类存储器预放大灵敏放大电路，包括第一反相器、第二反向器、第三反相器、第一传输门、第二传输门和NMOS管MN3；
所述第一反相器的输出端连接到第二反相器的输入端，所述第二反相器的输出端连接到第一反相器的输入端，所述第一传输门的输入端连接到第一位线BL，所述第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，所述第二传输门的输入端连接到第二位线BLB，所述第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；
所述NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，所述NMOS管MN3的漏极接地，所述NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，所述反相器的输入端接使能信号Ven；
所述第一传输门和第二传输门均由使能信号Ven和Venb进行控制。
上文中，所示第一反相器和第二反相器组成放大器锁存结构。
上述技术方案中，所述第一反相器包括PMOS管MP1和NMOS管MN1，所述第二反相器包括PMOS管MP2和NMOS管MN2。
上述技术方案中，所述PMOS管MP1和MP2的源极共同连接到VD节点，所述VD节点连接到电源端；
所述PMOS管MP1的栅极分别连接到NMOS管MN1的栅极、PMOS管MP2的漏极、NMOS管MN2的漏极和第二传输门的输出端；所述PMOS管MP2的栅极分别连接到NMOS管MN2的栅极、PMOS管MP1的漏极、NMOS管MN1的漏极和第一传输门的输出端；所述NMOS管MN1和MN2的源极共同连接到VS节点，所述VS节点连接到NMOS管MN3的源极。
上述技术方案中，所述第一传输门包括PMOS管MP3和NMOS管MN3，所述第二传输门包括PMOS管MP4和NMOS管MN4；
所述PMOS管MP3的栅极连接使能信号Venb，所述NMOS管MN3的栅极连接使能信号Ven，所述PMOS管MP3的漏极和NMOS管MN3的漏极连接作为第一传输门的输入端，所述PMOS管MP3的源极和NMOS管MN3的源极连接作为第一传输门的输出端；
所述PMOS管MP4的栅极连接使能信号Venb，所述NMOS管MN4的栅极连接使能信号Ven，所述PMOS管MP4的漏极和NMOS管MN4的漏极连接作为第二传输门的输入端，所述PMOS管MP4的源极和NMOS管MN4的源极连接作为第二传输门的输出端。
本发明的优点是：
本发明通过将现有灵敏放大器电路中的PMOS管替换成两个传输门，利用传输门将位线电压传输到锁存结构中，使得两条位线上的电压传输至锁存结构的效果优于传统灵敏放大电路。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为本发明背景技术中传统灵敏放大器电路结构图。
图2为本发明背景技术中传统灵敏放大器电路仿真波形图。
图3为本发明实施例一的灵敏放大电路结构图。
图4为本发明实施例一的灵敏放大电路预放大机理图。
图5为本发明实施例一的预放大非挥发性灵敏放大电路结构图。
图6为本发明实施例一的预放大非挥发性灵敏放大电路与传统灵敏放大器电路波形比较示意图。
具体实施方式
实施例一：
参见图3和4所示，一种阻类存储器预放大灵敏放大电路，包括第一反相器、第二反向器、第三反相器、第一传输门、第二传输门和NMOS管MN3，所示第一反相器和第二反相器组成放大器锁存结构；
所述第一反相器的输出端连接到第二反相器的输入端，所述第二反相器的输出端连接到第一反相器的输入端，所述第一传输门的输入端连接到第一位线BL，所述第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，所述第二传输门的输入端连接到第二位线BLB，所述第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；
所述NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，所述NMOS管MN3的漏极接地，所述NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，所述反相器的输入端接使能信号Ven；
所述第一传输门和第二传输门均由使能信号Ven和Venb进行控制。
本实施例中，所述第一反相器包括PMOS管MP1和NMOS管MN1，所述第二反相器包括PMOS管MP2和NMOS管MN2。
本实施例中，所述PMOS管MP1和MP2的源极共同连接到VD节点，所述VD节点连接到电源端；
所述PMOS管MP1的栅极分别连接到NMOS管MN1的栅极、PMOS管MP2的漏极、NMOS管MN2的漏极和第二传输门的输出端；所述PMOS管MP2的栅极分别连接到NMOS管MN2的栅极、PMOS管MP1的漏极、NMOS管MN1的漏极和第一传输门的输出端；所述NMOS管MN1和MN2的源极共同连接到VS节点，所述VS节点连接到NMOS管MN3的源极。
参见图4所示可以清楚的看到，传统的灵敏放大器电路只有当Venb上升沿到来时，流经PMOS管MP1的电流才开始对节点VD进行充电；而本发明在Venb上升沿到来之前，流经PMOS管MP1的电流就已经开始对节点VD进行充电。因为电压的变化是由电流造成的，所以本发明的电流提前对节点VD进行充电是预放大的重要原因，为下面的非挥发性灵敏放大器提供了理论依据。
参见图5所示，所述第一传输门包括PMOS管MP3和NMOS管MN3，所述第二传输门包括PMOS管MP4和NMOS管MN4；
所述PMOS管MP3的栅极连接使能信号Venb，所述NMOS管MN3的栅极连接使能信号Ven，所述PMOS管MP3的漏极和NMOS管MN3的漏极连接作为第一传输门的输入端，所述PMOS管MP3的源极和NMOS管MN3的源极连接作为第一传输门的输出端；
所述PMOS管MP4的栅极连接使能信号Venb，所述NMOS管MN4的栅极连接使能信号Ven，所述PMOS管MP4的漏极和NMOS管MN4的漏极连接作为第二传输门的输入端，所述PMOS管MP4的源极和NMOS管MN4的源极连接作为第二传输门的输出端。
其工作原理为：在Ven信号为1时，灵敏放大器不工作，此时MP3、MN3、MP4和MN4组成的传输门打开，位线BL和BLB上的电压通过传输门传输至锁存结构，与此同时Q0和Q1进行预放大。当两条位线形成足够压差并且Q0和Q1充分预放大时，Ven信号变为0，Venb信号升为1，两个传输门关闭，灵敏放大器开始工作，将之前锁存并预放大的差分电压进一步放大，最终输出“0”和“1”，完成放大过程。
将本发明的灵敏放大器和传统的灵敏放大器进行模拟仿真对比，仿真结果参见图6所示。通过波形对比分析可得：当两条位线之间形成足够压差，Venb上升沿到来时，传统的灵敏放大器的输出信号q0和q1的预放大非常小，而本发明的灵敏放大器的输出信号q0和q1在灵敏放大器开始工作前就已经形成一定的压差了。
对波形进一步分析可知，传统的灵敏放大器在Venb刚为1的时候预放大的压差为87mv；而本发明的灵敏放大器在Venb为1的时候两端的压差有694mv，预放大效果大大增加，是传统的灵敏放大器的8倍。因此本发明取得了显著的效果，其应用于RRAM读出电路中放大效果很好。因此，本发明的灵敏放大器应用于RRAM存储器读出电路中能有效提高读出率。
当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种阻类存储器预放大灵敏放大电路，其特征在于：包括第一反相器、第二反向器、第三反相器、第一传输门、第二传输门和NMOS管MN3；
所述第一反相器的输出端连接到第二反相器的输入端，所述第二反相器的输出端连接到第一反相器的输入端，所述第一传输门的输入端连接到第一位线BL，所述第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，所述第二传输门的输入端连接到第二位线BLB，所述第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；
所述NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，所述NMOS管MN3的漏极接地，所述NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，所述反相器的输入端接使能信号Ven；
所述第一传输门和第二传输门均由使能信号Ven和Venb进行控制。
2.根据权利要求1所述的阻类存储器预放大灵敏放大电路，其特征在于：所述第一反相器包括PMOS管MP1和NMOS管MN1，所述第二反相器包括PMOS管MP2和NMOS管MN2。
3.根据权利要求2所述的阻类存储器预放大灵敏放大电路，其特征在于：所述PMOS管MP1和MP2的源极共同连接到VD节点，所述VD节点连接到电源端；
所述PMOS管MP1的栅极分别连接到NMOS管MN1的栅极、PMOS管MP2的漏极、NMOS管MN2的漏极和第二传输门的输出端；所述PMOS管MP2的栅极分别连接到NMOS管MN2的栅极、PMOS管MP1的漏极、NMOS管MN1的漏极和第一传输门的输出端；所述NMOS管MN1和MN2的源极共同连接到VS节点，所述VS节点连接到NMOS管MN3的源极。
4.根据权利要求1或3所述的阻类存储器预放大灵敏放大电路，其特征在于：所述第一传输门包括PMOS管MP3和NMOS管MN3，所述第二传输门包括PMOS管MP4和NMOS管MN4；
所述PMOS管MP3的栅极连接使能信号Venb，所述NMOS管MN3的栅极连接使能信号Ven，所述PMOS管MP3的漏极和NMOS管MN3的漏极连接作为第一传输门的输入端，所述PMOS管MP3的源极和NMOS管MN3的源极连接作为第一传输门的输出端；
所述PMOS管MP4的栅极连接使能信号Venb，所述NMOS管MN4的栅极连接使能信号Ven，所述PMOS管MP4的漏极和NMOS管MN4的漏极连接作为第二传输门的输入端，所述PMOS管MP4的源极和NMOS管MN4的源极连接作为第二传输门的输出端。
CN201910358687.9A 2019-04-30 2019-04-30 一种阻类存储器预放大灵敏放大电路 Active CN109994140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910358687.9A CN109994140B (zh) 2019-04-30 2019-04-30 一种阻类存储器预放大灵敏放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910358687.9A CN109994140B (zh) 2019-04-30 2019-04-30 一种阻类存储器预放大灵敏放大电路

Publications (2)

Publication Number Publication Date
CN109994140A true CN109994140A (zh) 2019-07-09
CN109994140B CN109994140B (zh) 2023-11-28

Family

ID=67135694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910358687.9A Active CN109994140B (zh) 2019-04-30 2019-04-30 一种阻类存储器预放大灵敏放大电路

Country Status (1)

Country Link
CN (1) CN109994140B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933194A (zh) * 2020-09-01 2020-11-13 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN116682468A (zh) * 2023-06-19 2023-09-01 合芯科技(苏州)有限公司 灵敏放大模块、读出电路及存储器
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001494A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 센스 증폭기
CN102543146A (zh) * 2012-01-19 2012-07-04 北京大学 Flash灵敏放大器
CN104681054A (zh) * 2015-03-11 2015-06-03 中国科学院上海微系统与信息技术研究所 一种应用于静态随机存储器电路的灵敏放大器
CN104795099A (zh) * 2015-04-24 2015-07-22 中国科学院微电子研究所 一种sram灵敏放大器电路
CN105915222A (zh) * 2015-12-11 2016-08-31 中国航空工业集团公司西安航空计算技术研究所 一种高灵敏度的高速采样器电路
CN209641353U (zh) * 2019-04-30 2019-11-15 苏州大学 一种阻类存储器预放大灵敏放大电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001494A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 센스 증폭기
CN102543146A (zh) * 2012-01-19 2012-07-04 北京大学 Flash灵敏放大器
CN104681054A (zh) * 2015-03-11 2015-06-03 中国科学院上海微系统与信息技术研究所 一种应用于静态随机存储器电路的灵敏放大器
CN104795099A (zh) * 2015-04-24 2015-07-22 中国科学院微电子研究所 一种sram灵敏放大器电路
CN105915222A (zh) * 2015-12-11 2016-08-31 中国航空工业集团公司西安航空计算技术研究所 一种高灵敏度的高速采样器电路
CN209641353U (zh) * 2019-04-30 2019-11-15 苏州大学 一种阻类存储器预放大灵敏放大电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ZHONG SUN等: "Fast solution of linear systems with analog resistive switching memory (RRAM)", 《IRIS》 *
ZIOU WANG等: "Robust Design of SRAM Sense Amplifier for Submicron Technology", 《2010 10TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY》 *
张一平等: "锁存型灵敏放大器电路的改进设计", 《苏州大学学报（工科版）》, vol. 28, no. 01 *
张怡云等: "相变存储器中灵敏放大器的设计", 《微电子学》, vol. 42, no. 6 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
CN111933194A (zh) * 2020-09-01 2020-11-13 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
WO2022048073A1 (zh) * 2020-09-01 2022-03-10 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN116682468A (zh) * 2023-06-19 2023-09-01 合芯科技(苏州)有限公司 灵敏放大模块、读出电路及存储器
CN116682468B (zh) * 2023-06-19 2024-03-08 合芯科技(苏州)有限公司 灵敏放大模块、读出电路及存储器

Also Published As

Publication number Publication date
CN109994140B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
CN109994140A (zh) 一种阻类存储器预放大灵敏放大电路
TWI537959B (zh) 記憶體單元電路與其控制方法
JP4133149B2 (ja) 半導体記憶装置
US7382672B2 (en) Differential and hierarchical sensing for memory circuits
JP2009009665A (ja) 半導体記憶装置
JP6421399B2 (ja) Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置
CN100583290C (zh) 掉电模式期间保持数据的存储设备及其操作方法
JP4159095B2 (ja) 磁気記憶装置
CN107093452A (zh) 包括写辅助电路的sram和操作该sram的方法
CN109841240A (zh) 一种sram型存储器高速灵敏放大器电路
US6771550B2 (en) Semiconductor memory device with stable precharge voltage level of data lines
JP2008257833A (ja) センス増幅回路およびセンス増幅方法
US20220328082A1 (en) Turbo Mode SRAM for High Performance
CN104882157A (zh) 一种磁随机存储系统及其读取操作方法
TWI261251B (en) Semiconductor memory device
JP2011040111A (ja) 半導体装置
CN209641353U (zh) 一种阻类存储器预放大灵敏放大电路
US6501696B1 (en) Current steering reduced bitline voltage swing, sense amplifier
CN109859791B (zh) 一种全隔离结构9管sram存储单元及其读写操作方法
Gupta et al. A novel low leakage and high density 5T CMOS SRAM Cell in 45nm technology
CN102915761B (zh) 一种应用于存储单元的延时控制电路以及静态随机存储器
JP2005346749A (ja) 半導体集積回路
CN202363120U (zh) 一种采用虚拟地结构实现的近阈值电源电压sram单元
KR100543264B1 (ko) 비트 라인 감지 증폭기
JP6808479B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant