CN109991806B - 掩膜版、存储器及存储器的制造方法 - Google Patents
掩膜版、存储器及存储器的制造方法 Download PDFInfo
- Publication number
- CN109991806B CN109991806B CN201711479614.2A CN201711479614A CN109991806B CN 109991806 B CN109991806 B CN 109991806B CN 201711479614 A CN201711479614 A CN 201711479614A CN 109991806 B CN109991806 B CN 109991806B
- Authority
- CN
- China
- Prior art keywords
- region
- active
- pattern
- substrate
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种掩膜版、存储器及存储器的制造方法,掩膜版的基板上具有曝光有效区域,基板的曝光有效区域中形成有多个用于定义有源区的第一图案,多个第一图案呈阵列式排布以构成一图案阵列,基板的曝光有效区域中还形成有第二图案,第二图案从曝光有效区域的边界以朝向图案阵列的方向延伸至图案阵列的外围,由此采用掩膜版形成的存储器在衬底的器件有效区域中形成有源区及调整区,有源区呈阵列式排布以构成一有源区阵列,调整区从器件有效区域的边界以朝向有源区阵列的方向延伸至有源区阵列的外围,从而使得在调整区的位置易于控制光刻或刻蚀工艺的执行,进而提高了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种掩膜版、存储器及存储器的制造方法。
背景技术
在半导体制造领域,光刻技术被用来将图案从掩膜版上转移到衬底上,其中的掩膜版(mask),也称为光刻版、掩膜板或者光罩,是一种对于曝光光线具有透光性的平板,其上具有对于曝光光线具有遮光性的设计图案,可实现有选择的遮挡照射到衬底表面光刻胶层或者掩膜层上的光,并最终在衬底表面的光刻胶层或者掩膜层上形成相应的图案。
存储器制造是半导体制造领域中非常重要的一块。存储器通常形成在一衬底上,所述衬底可包括用于形成器件的器件有效区域及围绕所述器件有效区域的器件外围区域。所述存储器主要包括电容器及形成在有源区的晶体管,其中,所述电容器用以存储数据,所述晶体管用以控制对所述电容器中存储的数据的存取。进一步的,所述存储器还包括字线(word line)和位线(bit line),所述字线电连接至所述晶体管的栅极,所述字线控制所述晶体管的开关;并且,所述晶体管的源极电连接至所述位线,以形成电流传输通路;同时,所述晶体管的漏极电连接至所述电容器,以达到数据存储或输出的目的。
在现有技术中,存储器中字线和/或位线在衬底上的器件有效区域边缘的部分常呈现凹凸不规则状,从而降低了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性。
发明内容
本发明的目的在于提供一种掩膜版、存储器及存储器的制造方法,以解决现有技术的存储器中字线和/或位线在衬底上的器件有效区域边缘的部分常呈现凹凸不规则状,从而降低了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性的问题。
为解决上述技术问题,本发明提供一种掩膜版,所述掩膜版包括:一基板,所述基板上具有一曝光有效区域,所述基板的所述曝光有效区域中形成有多个用于定义有源区的第一图案,多个所述第一图案呈阵列式排布以构成一图案阵列;所述基板的所述曝光有效区域中还形成有第二图案,所述第二图案从所述曝光有效区域的边界以朝向所述图案阵列的方向延伸至所述图案阵列的外围。
可选的,在所述的掩膜版中,所述第一图案沿第一方向延伸,多个所述第一图案呈多行排布,位于同一行中的多个所述第一图案在行方向上中心对准,并且相邻两行的所述第一图案在列方向上相互错开以使相邻两行的所述第一图案在列方向上中心非对准并在所述图案阵列的位于相邻两行所述第一图案的边界外形成一凸向于所述图案阵列的图案空隙区域。
可选的,在所述的掩膜版中,所述第二图案具有围绕所述图案阵列的一图案主体部及位于所述图案空隙区域且自所述图案主体部上沿所述第一方向朝向所述图案阵列延伸的多个图案延伸部。
可选的,在所述的掩膜版中,沿所述第一方向,位于同一条中心线上的所述第一图案与所述图案延伸部的中心线在同一条直线上;且沿与所述第一方向垂直的方向,所述图案延伸部与所述第一图案具有相同的宽度。
可选的,在所述的掩膜版中,所述图案延伸部与相邻所述第一图案在所述第一方向上的间隙不大于相邻两个所述第一图案在所述第一方向上的间隙的两倍。
可选的,在所述的掩膜版中,所述图案主体部靠近所述曝光有效区域的边界的一侧边与远离所述曝光有效区域的边界的另一侧边之间的间距介于小于或等于所述第一图案的长度且大于或等于所述第一图案的长度的三分之一之间。
可选的,在所述的掩膜版中,所述第二图案具有矩形的外边缘,用以定义区域隔离件的内壁。
可选的,在所述的掩膜版中,间隔两行的两行所述第一图案沿着列方向呈对准排布。
本发明还提供一种存储器,所述存储器包括:一衬底,所述衬底上具有一器件有效区域,所述衬底的所述器件有效区域中形成有多个有源区,多个所述有源区呈阵列式排布以构成一有源区阵列;所述衬底的所述器件有效区域中还形成有调整区,所述调整区从所述器件有效区域的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;所述衬底的所述器件有效区域中还形成有隔离结构,所述隔离结构形成在所述器件有效区域中未对应所述有源区和所述调整区的区域中,以利用所述隔离结构分隔相邻的所述有源区以及分隔所述有源区和所述调整区。
可选的,在所述的存储器中,所述衬底中形成有多根沿第二方向延伸的字线,所述字线与所述有源区相交并延伸至所述调整区,并且所述字线中对应在所述调整区的部分的形状呈直线状;
所述衬底上形成有多根沿第三方向延伸的位线,所述位线与所述有源区相交并延伸至所述调整区,并且所述位线中对应在所述调整区的部分的形状呈直线状。
可选的,在所述的存储器中,所述有源区沿第一方向延伸,多个所述有源区呈多行排布,位于同一行中的多个所述有源区在行方向上中心对准,并且相邻两行的所述有源区在列方向上相互错开以使相邻两行的所述有源区在列方向上中心非对准并在所述有源区阵列的位于相邻两行所述有源区的边界外形成一凸向于所述有源区阵列的器件空隙区域。
可选的,在所述的存储器中,所述调整区具有围绕所述有源区阵列的一调整区主体部及位于所述器件空隙区域且自所述调整区主体部上沿所述第一方向朝向所述有源区阵列延伸的多个调整区延伸部。
可选的,在所述的存储器中,沿所述第一方向,位于同一条中心线上的所述有源区与所述调整区延伸部的中心线在同一条直线上;且沿与所述第一方向垂直的方向,所述调整区延伸部与所述有源区具有相同的宽度。
可选的,在所述的存储器中,所述调整区延伸部与相邻所述有源区在所述第一方向上的间隙不大于相邻两个所述有源区在所述第一方向上的间隙的两倍。
可选的,在所述的存储器中,所述调整区主体部靠近所述器件有效区域的边界的一侧边与远离所述器件有效区域的边界的另一侧边之间的间距介于小于或等于所述有源区的长度且大于或等于所述有源区的长度的三分之一之间。
可选的,在所述的存储器中,所述调整区具有矩形的外边缘,所述存储器还包括围绕所述器件有效区域的器件外围区域以及隔离所述器件有效区域和所述器件外围区域的区域隔离件,所述区域隔离件的内壁与所述调整区的外边缘相贴而使得所述区域隔离件具有矩形的内壁。
可选的,在所述的存储器中,间隔两行的两行所述有源区沿着列方向呈对准排布。
可选的,在所述的存储器中,所述有源区和所述调整区的材料选自于硅,所述隔离结构的材料选自氧化硅。
本发明还提供一种存储器的制造方法,所述存储器的制造方法包括:
提供一衬底,所述衬底上具有一器件有效区域;
采用一如上所述的掩膜版在所述衬底的所述器件有效区域中定义出多个有源区及一调整区,多个所述有源区呈阵列式排布以构成一有源区阵列,所述调整区从所述器件有效区域的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;
图案化刻蚀所述衬底,包括:减薄相邻的两个所述有源区之间的衬底的厚度,以及减薄所述有源区和所述调整区之间的衬底的厚度,以在所述衬底中形成一第一开口;及
填充氧化硅材料于所述第一开口中以形成一隔离结构。
可选的,在所述的存储器的制造方法中,所述存储器的制造方法还包括:
图案化刻蚀所述衬底以形成多个第二开口,所述第二开口沿第二方向延伸,且与所述有源区相交并延伸至所述调整区,填充导线材料于所述第二开口中以在所述衬底中形成多根沿第二方向延伸的字线,所述字线与所述有源区相交并延伸至所述调整区,并且所述字线中对应在所述调整区的部分的形状呈直线状;及
形成一导线材料层于所述衬底上,图案化刻蚀所述导线材料层以在所述衬底上形成多根沿第三方向延伸的位线,所述位线与所述有源区相交并延伸至所述调整区,并且所述位线中对应在所述调整区的部分的形状呈直线状。
在本发明提供的掩膜版、存储器及存储器的制造方法中,掩膜版的基板上具有曝光有效区域,基板的曝光有效区域中形成有多个用于定义有源区的第一图案,多个第一图案呈阵列式排布以构成一图案阵列,基板的曝光有效区域中还形成有第二图案,第二图案从曝光有效区域的边界以朝向图案阵列的方向延伸至图案阵列的外围,由此采用掩膜版形成的存储器在衬底的器件有效区域中形成有源区及调整区,有源区呈阵列式排布以构成一有源区阵列,调整区从器件有效区域的边界以朝向有源区阵列的方向延伸至有源区阵列的外围,从而使得在调整区的位置易于控制光刻或刻蚀工艺的执行,从而能够避免/减缓存储器中字线和/或位线在衬底上的器件有效区域边缘的部分呈现凹凸不规则状的问题,提高了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性。
附图说明
图1绘示现有技术中一种掩膜版的结构示意图。
图2绘示现有技术中一种存储器的俯视示意图。
图3是图2绘示的存储器沿着AA’的剖视示意图。
图4是图2绘示的存储器沿着BB’的剖视示意图。
图5绘示本发明实施例的掩膜版的结构示意图。
图6绘示本发明实施例的存储器的俯视示意图。
图7是图6绘示的存储器沿着CC’的剖视示意图。
图8是图6绘示的存储器沿着DD’的剖视示意图。
其中,
100-掩膜版;110-基板;120-曝光有效区域;130-第一图案;
200-存储器;210-衬底;220-器件有效区域;230-有源区;240-隔离结构;250-字线;260-位线;
300-掩膜版;310-基板;320-曝光有效区域;330-第一图案;340-第二图案;341-图案主体部;342-图案延伸部;350-图案空隙区域;
400-存储器;410-衬底;420-器件有效区域;421-区域隔离件;430-有源区;440-调整区;441-调整区主体部;442-调整区延伸部;450-隔离结构;451-第一开口;460-字线;461-第二开口;470-位线;480-器件空隙区域;
T1-第一方向;T2-第二方向;T3-第三方向。
具体实施方式
首先,请参考图1,其绘示现有技术中一种掩膜版的结构示意图。如图1所示,所述掩膜版100包括:一基板110,所述基板110上具有一曝光有效区域120,所述基板110的所述曝光有效区域120中形成有多个用于定义有源区的第一图案130,多个所述第一图案130呈阵列式排布以构成一图案阵列。通常的,所述基板110包括具有曝光图案的曝光有效区域120及围绕所述曝光有效区域120且具有对准图案的曝光外围区域。
接着,请参考图2至图4,其中,图2绘示现有技术中一种存储器的俯视示意图,图3为图2绘示的存储器沿着AA’的剖视示意图;图4为图2绘示的存储器沿着BB’的剖视示意图。如图2至图4所示,所述存储器200包括:一衬底210,所述衬底210上具有一器件有效区域220,所述衬底210的所述器件有效区域220中形成有多个有源区230,多个所述有源区230呈阵列式排布以构成一有源区阵列。其中,所述有源区230通过采用所述掩膜版100而形成。
进一步的,所述衬底210的所述器件有效区域220中还形成有隔离结构240,所述隔离结构240形成在所述器件有效区域220中未对应所述有源区230的区域中,以利用所述隔离结构240分隔相邻的所述有源区230。进一步的,所述衬底210中形成有多根沿第二方向T2延伸的字线250,所述字线250与所述有源区230相交并延伸至所述器件有效区域220的边界;所述衬底210上还形成有多根沿第三方向T3延伸的位线260,所述位线260与所述有源区230相交并延伸至所述器件有效区域220的边界。
所述字线250和所述位线260在所述器件有效区域220靠近边界的边缘的部分呈现出了凹凸不规则状。
发明人深入研究这一问题,发现导致上述问题(即所述字线250和所述位线260在所述器件有效区域220靠近边界的边缘的部分呈现出了凹凸不规则状)的原因在于,在形成所述字线250和所述位线260时,所述衬底210的所述器件有效区域220靠近边界的边缘区域中形成有隔离结构240,在形成所述字线250时,图案化刻蚀所述衬底210以在所述衬底中形成开口,所述开口沿第二方向T2延伸,且与所述有源区230相交并延伸至所述器件有效区域220的边界,并通过填充所述开口而形成所述字线250,所述字线250沿第二方向T2延伸,且与所述有源区230相交并延伸至所述器件有效区域220的边界,由于隔离结构240通过填充另外形成,其材质的均匀性和稳定性较差,从而易于导致所形成的所述字线250在所述器件有效区域220靠近边界的边缘区域呈现出了凹凸不规则状;同时,在形成所述位线260时,形成一多晶硅材料层于所述衬底210上,图案化刻蚀所述多晶硅材料层以在所述衬底210上形成多根沿第三方向T3延伸的所述位线260,所述位线260与所述有源区230相交并延伸至所述器件有效区域220的边界,同样的,由于隔离结构240材质的均匀性和稳定性较差,在对所述多晶硅材料层执行光刻和刻蚀工艺以形成所述位线260时,其光刻和刻蚀的效果不佳,从而在所述器件有效区域220靠近边界的边缘区域呈现出了凹凸不规则状。
发明人基于这一研究发现,提供了一种新的掩膜版、存储器及存储器的制造方法,掩膜版的基板上具有曝光有效区域,基板的曝光有效区域中形成有多个用于定义有源区的第一图案,多个第一图案呈阵列式排布以构成一图案阵列,基板的曝光有效区域中还形成有第二图案,第二图案从曝光有效区域的边界以朝向图案阵列的方向延伸至图案阵列的外围,由此采用掩膜版形成的存储器在衬底的器件有效区域中形成有调整区,调整区从器件有效区域的边界以朝向有源区阵列的方向延伸至有源区阵列的外围,从而使得在调整区的位置易于控制光刻或刻蚀工艺的执行,从而能够避免/减缓存储器中字线和/或位线在衬底上的器件有效区域边缘的部分呈现凹凸不规则状的问题,提高了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性。
接下去,将结合附图对本发明提出的掩膜版、存储器及存储器的制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
首先,请参考图5,其绘示本发明实施例的掩膜版的结构示意图。如图5所示,所述掩膜版300包括:一基板310,所述基板310上具有一曝光有效区域320,所述基板310的所述曝光有效区域320中形成有多个用于定义有源区的第一图案330,多个所述第一图案330呈阵列式排布以构成一图案阵列;所述基板310的所述曝光有效区域320中还形成有第二图案340,所述第二图案340从所述曝光有效区域320的边界以朝向所述图案阵列的方向延伸至所述图案阵列的外围。
在本申请实施例中,所述第一图案330沿第一方向T1延伸,多个所述第一图案330呈多行排布,位于同一行中的多个所述第一图案330在行方向上中心对准(即同一行中的多个所述第一图案330呈一直线排布),并且相邻两行的所述第一图案330在列方向上相互错开以使相邻两行的所述第一图案330在列方向上中心非对准(即同一列中的多个所述第一图案330呈非一直线排布,在此呈一曲线或者一折线排布)并在所述图案阵列的位于相邻两行所述第一图案330的边界外形成一凸向于所述图案阵列的图案空隙区域350。进一步的,间隔两行的两行所述第一图案330沿着列方向呈对准排布。即在此,两行所述第一图案330为一组,沿着列方向,每组所述第一图案330呈对准排布。
进一步的,所述第二图案340具有围绕所述图案阵列的一图案主体部341及位于所述图案空隙区域350且自所述图案主体部341上沿所述第一方向T1朝向所述图案阵列延伸的多个图案延伸部342。在本申请实施例中,所述第二图案340的所述图案主体部341的形状呈环形,例如,所述曝光有效区域320的边界呈方形,相应的,所述第二图案340的图案主体部341的形状呈方环形,即所述第二图案340具有矩形的外边缘。其中,所述第二图案340的外边缘可以用以定义区域隔离件的内壁。
在本申请实施例中,沿所述第一方向T1,位于同一条中心线上的所述第一图案330与所述图案延伸部342的中心线在同一条直线上;且沿与所述第一方向T1垂直的方向,所述图案延伸部342与所述第一图案220具有相同的宽度。进一步的,所述图案延伸部342与相邻所述第一图案330在所述第一方向T1上的间隙不大于相邻两个所述第一图案330在所述第一方向T1上的间隙的两倍。例如,所述图案延伸部342与相邻所述第一图案330在所述第一方向T1上的间隙可以略大于相邻两个所述第一图案330在所述第一方向T1上的间隙,又如,所述图案延伸部342与相邻所述第一图案330在所述第一方向T1上的间隙可以等于相邻两个所述第一图案330在所述第一方向T1上的间隙,又如,所述图案延伸部342与相邻所述第一图案330在所述第一方向T1上的间隙可以小于相邻两个所述第一图案330在所述第一方向T1上的间隙。
优选的,所述图案主体部341靠近所述曝光有效区域320的边界的一侧边与远离所述曝光有效区域320的边界的另一侧边之间的间距介于小于或等于所述第一图案330的长度且大于或等于所述第一图案330的长度的三分之一之间。即,呈环形的所述第二图案340的图案主体部341的环宽介于小于或等于所述第一图案330的长度且大于或等于所述第一图案330的长度的三分之一之间。由此,所述第二图案340不会影响所述第一图案330的排布,保证了所述第一图案330的数量。
进一步的,请参考图6至图8,其中,图6绘示本发明实施例的存储器的俯视示意图;图7为图6绘示的存储器沿着CC’的剖视示意图;图8为图6绘示的存储器沿着DD’的剖视示意图。如图6至图8所示,所述存储器400包括:一衬底410,所述衬底410上具有一器件有效区域420,所述衬底410的所述器件有效区域420中形成有多个有源区430,多个所述有源区430呈阵列式排布以构成一有源区阵列;所述衬底410的所述器件有效区域420中还形成有调整区440,所述调整区440从所述器件有效区域420的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;所述衬底410的所述器件有效区域420中还形成有隔离结构450,所述隔离结构450形成在所述器件有效区域420中未对应所述有源区430和所述调整区440的区域中,以利用所述隔离结构450分隔相邻的所述有源区430以及分隔所述有源区430和所述调整区440。在本申请实施例中,所述有源区430和所述调整区440的材料选自于硅,所述隔离结构450的材料选自氧化硅。
其中,所述有源区430和所述调整区440通过所述掩膜版300形成。具体的,通过如下方法形成:
提供一衬底410,所述衬底410上具有一器件有效区域420;
采用所述掩膜版300在所述衬底410的所述器件有效区域420中定义出多个有源区430及一调整区440,多个所述有源区430呈阵列式排布以构成一有源区阵列,所述调整区440从所述器件有效区域420的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;
图案化刻蚀所述衬底410,包括:减薄相邻的两个所述有源区430之间的衬底410的厚度,以及减薄所述有源区430和所述调整区440之间的衬底410的厚度,以在所述衬底410中形成一第一开口451;及
填充氧化硅材料于所述第一开口451中以形成一隔离结构450。
进一步的,所述衬底410中形成有多根沿第二方向T2延伸的字线460,所述字线460与所述有源区430相交并延伸至所述调整区440,并且所述字线460中对应在所述调整区440的部分的形状呈直线状;所述衬底410上形成有多根沿第三方向T3延伸的位线470,所述位线470与所述有源区430相交并延伸至所述调整区440,并且所述位线470中对应在所述调整区440的部分的形状呈直线状。
其中,所述字线460和所述位线470通过如下工艺形成:
图案化刻蚀所述衬底410以形成多个第二开口461,所述第二开口461沿第二方向T2延伸,且与所述有源区430相交并延伸至所述调整区440,填充导线材料于所述第二开口461中以在所述衬底410中形成多根沿第二方向T2延伸的字线460,所述字线460与所述有源区430相交并延伸至所述调整区440,并且所述字线460中对应在所述调整区440的部分的形状呈直线状;及
形成一导线材料层于所述衬底410上,图案化刻蚀所述导线材料层以在所述衬底410上形成多根沿第三方向T3延伸的位线470,所述位线470与所述有源区430相交并延伸至所述调整区440,并且所述位线470中对应在所述调整区440的部分的形状呈直线状。其中,所述导线材料层的材料可以选自于钨。
在本申请实施例中,由于所述衬底410的所述器件有效区域420中形成有调整区440,所述调整区440从所述器件有效区域420的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围,由于所述调整区440的材料是所述衬底410原始形成的材料,其材质的均匀性和稳定性较高,从而通过刻蚀和填充工艺形成所述字线460以及通过光刻和刻蚀工艺形成所述位线470时,能够使得相应的工艺较好的被执行,由此所述字线460中对应在所述调整区440的部分的形状呈直线状以及所述位线470中对应在所述调整区440的部分的形状呈直线状。
请继续参考图6至图8,在本申请实施例中,所述有源区430沿第一方向T1延伸,多个所述有源区430呈多行排布,位于同一行中的多个所述有源区430在行方向上中心对准,并且相邻两行的所述有源区430在列方向上相互错开以使相邻两行的所述有源区430在列方向上中心非对准并在所述有源区阵列的位于相邻两行所述有源区430的边界外形成一凸向于所述有源区阵列的器件空隙区域480。进一步的,间隔两行的两行所述有源区430沿着列方向呈对准排布。即在此,两行所述有源区430为一组,沿着列方向,每组所述有源区430呈对准排布。
在本申请实施例中,所述调整区440具有围绕所述有源区阵列的一调整区主体部441及位于所述器件空隙区域480且自所述调整区主体部441上沿所述第一方向T1朝向所述有源区阵列延伸的多个调整区延伸部442。在本申请实施例中,所述调整区440的所述调整区主体部441的形状呈环形,例如,所述器件有效区域420的边界呈方形,相应的,所述调整区440的所述调整区主体部441的形状呈方环形,即所述调整区440具有矩形的外边缘。进一步的,所述存储器400还包括围绕所述器件有效区域420的器件外围区域以及隔离所述器件有效区域420和所述器件外围区域的区域隔离件421,所述区域隔离件421的内壁与所述调整区440的外边缘相贴而使得所述区域隔离件421具有矩形的内壁。
通过自所述调整区主体部441上沿所述第一方向T1朝向所述有源区阵列延伸的多个调整区延伸部442可以保留更多的所述衬底410原始形成的材料,从而进一步提高所述字线460和所述位线470的形貌。
在本申请实施例中,沿所述第一方向T1,位于同一条中心线上的所述有源区430与所述调整区延伸部442的中心线在同一条直线上;且沿与所述第一方向T1垂直的方向,所述调整区延伸部442与所述有源区430具有相同的宽度。进一步的,所述调整区延伸部442与相邻所述有源区430在所述第一方向T1上的间隙不大于相邻两个所述有源区430在所述第一方向T1上的间隙的两倍。例如,所述调整区延伸部442与相邻所述有源区430在所述第一方向T1上的间隙可以略大于相邻两个所述有源区430在所述第一方向T1上的间隙,又如,所述调整区延伸部442与相邻所述有源区430在所述第一方向T1上的间隙可以等于相邻两个所述有源区430在所述第一方向T1上的间隙,又如,所述调整区延伸部442与相邻所述有源区430在所述第一方向T1上的间隙可以小于相邻两个所述有源区430在所述第一方向T1上的间隙。
优选的,所述调整区主体部441靠近所述器件有效区域420的边界的一侧边与远离所述器件有效区域420的边界的另一侧边之间的间距介于小于或等于所述有源区430的长度且大于或等于所述有源区430的长度的三分之一之间。即,呈环形的所述调整区440的所述调整区主体部441的环宽介于小于或等于所述有源区430的长度且大于或等于所述有源区430的长度的三分之一之间。由此,所述调整区440不会影响所述有源区430的排布,保证了所述有源区430的数量。
综上可见,在本发明实施例提供的掩膜版、存储器及存储器的制造方法中,掩膜版的基板上具有曝光有效区域,基板的曝光有效区域中形成有多个用于定义有源区的第一图案,多个第一图案呈阵列式排布以构成一图案阵列,基板的曝光有效区域中还形成有第二图案,第二图案从曝光有效区域的边界以朝向图案阵列的方向延伸至图案阵列的外围,由此采用掩膜版形成的存储器在衬底的器件有效区域中形成有调整区,调整区从器件有效区域的边界以朝向有源区阵列的方向延伸至有源区阵列的外围,从而使得在调整区的位置易于控制光刻或刻蚀工艺的执行,从而能够避免/减缓存储器中字线和/或位线在衬底上的器件有效区域边缘的部分呈现凹凸不规则状的问题,提高了字线和/或位线在衬底上的器件有效区域边缘的部分的可靠性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (20)
1.一种掩膜版,其特征在于,所述掩膜版包括一基板,所述基板上具有一曝光有效区域,所述基板的所述曝光有效区域中形成有多个用于定义有源区的第一图案,多个所述第一图案呈阵列式排布以构成一图案阵列;所述基板的所述曝光有效区域中还形成有第二图案,所述第二图案从所述曝光有效区域的边界以朝向所述图案阵列的方向延伸至所述图案阵列的外围。
2.如权利要求1所述的掩膜版,其特征在于,所述第一图案沿第一方向延伸,多个所述第一图案呈多行排布,位于同一行中的多个所述第一图案在行方向上中心对准,并且相邻两行的所述第一图案在列方向上相互错开以使相邻两行的所述第一图案在列方向上中心非对准并在所述图案阵列的位于相邻两行所述第一图案的边界外形成一凸向于所述图案阵列的图案空隙区域。
3.如权利要求2所述的掩膜版,其特征在于,所述第二图案具有围绕所述图案阵列的一图案主体部及位于所述图案空隙区域且自所述图案主体部上沿所述第一方向朝向所述图案阵列延伸的多个图案延伸部。
4.如权利要求3所述的掩膜版,其特征在于,沿所述第一方向,位于同一条中心线上的所述第一图案与所述图案延伸部的中心线在同一条直线上;且沿与所述第一方向垂直的方向,所述图案延伸部与所述第一图案具有相同的宽度。
5.如权利要求4所述的掩膜版,其特征在于,所述图案延伸部与相邻所述第一图案在所述第一方向上的间隙不大于相邻两个所述第一图案在所述第一方向上的间隙的两倍。
6.如权利要求3所述的掩膜版,其特征在于,所述图案主体部靠近所述曝光有效区域的边界的一侧边与远离所述曝光有效区域的边界的另一侧边之间的间距介于小于或等于所述第一图案的长度且大于或等于所述第一图案的长度的三分之一之间。
7.如权利要求2所述的掩膜版,其特征在于,所述第二图案具有矩形的外边缘,用以定义区域隔离件的内壁。
8.如权利要求2所述的掩膜版,其特征在于,间隔两行的两行所述第一图案沿着列方向呈对准排布。
9.一种存储器,其特征在于,所述存储器包括:一衬底,所述衬底上具有一器件有效区域,所述衬底的所述器件有效区域中形成有多个有源区,多个所述有源区呈阵列式排布以构成一有源区阵列;所述衬底的所述器件有效区域中还形成有调整区,所述调整区从所述器件有效区域的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;所述衬底的所述器件有效区域中还形成有隔离结构,所述隔离结构形成在所述器件有效区域中未对应所述有源区和所述调整区的区域中,以利用所述隔离结构分隔相邻的所述有源区以及分隔所述有源区和所述调整区。
10.如权利要求9所述的存储器,其特征在于,所述衬底中形成有多根沿第二方向延伸的字线,所述字线与所述有源区相交并延伸至所述调整区,并且所述字线中对应在所述调整区的部分的形状呈直线状;
所述衬底上形成有多根沿第三方向延伸的位线,所述位线与所述有源区相交并延伸至所述调整区,并且所述位线中对应在所述调整区的部分的形状呈直线状。
11.如权利要求9所述的存储器,其特征在于,所述有源区沿第一方向延伸,多个所述有源区呈多行排布,位于同一行中的多个所述有源区在行方向上中心对准,并且相邻两行的所述有源区在列方向上相互错开以使相邻两行的所述有源区在列方向上中心非对准并在所述有源区阵列的位于相邻两行所述有源区的边界外形成一凸向于所述有源区阵列的器件空隙区域。
12.如权利要求11所述的存储器,其特征在于,所述调整区具有围绕所述有源区阵列的一调整区主体部及位于所述器件空隙区域且自所述调整区主体部上沿所述第一方向朝向所述有源区阵列延伸的多个调整区延伸部。
13.如权利要求12所述的存储器,其特征在于,沿所述第一方向,位于同一条中心线上的所述有源区与所述调整区延伸部的中心线在同一条直线上;且沿与所述第一方向垂直的方向,所述调整区延伸部与所述有源区具有相同的宽度。
14.如权利要求13所述的存储器,其特征在于,所述调整区延伸部与相邻所述有源区在所述第一方向上的间隙不大于相邻两个所述有源区在所述第一方向上的间隙的两倍。
15.如权利要求12所述的存储器,其特征在于,所述调整区主体部靠近所述器件有效区域的边界的一侧边与远离所述器件有效区域的边界的另一侧边之间的间距介于小于或等于所述有源区的长度且大于或等于所述有源区的长度的三分之一之间。
16.如权利要求12所述的存储器,其特征在于,所述调整区具有矩形的外边缘,所述存储器还包括围绕所述器件有效区域的器件外围区域以及隔离所述器件有效区域和所述器件外围区域的区域隔离件,所述区域隔离件的内壁与所述调整区的外边缘相贴而使得所述区域隔离件具有矩形的内壁。
17.如权利要求9所述的存储器,其特征在于,间隔两行的两行所述有源区沿着列方向呈对准排布。
18.如权利要求9所述的存储器,其特征在于,所述有源区和所述调整区的材料选自于硅,所述隔离结构的材料选自氧化硅。
19.一种存储器的制造方法,其特征在于,所述存储器的制造方法包括:
提供一衬底,所述衬底上具有一器件有效区域;
采用一如权利要求1~8中任一项所述的掩膜版在所述衬底的所述器件有效区域中定义出多个有源区及一调整区,多个所述有源区呈阵列式排布以构成一有源区阵列,所述调整区从所述器件有效区域的边界以朝向所述有源区阵列的方向延伸至所述有源区阵列的外围;
图案化刻蚀所述衬底,包括:减薄相邻的两个所述有源区之间的衬底的厚度,以及减薄所述有源区和所述调整区之间的衬底的厚度,以在所述衬底中形成一第一开口;及
填充氧化硅材料于所述第一开口中以形成一隔离结构。
20.如权利要求19所述的存储器的制造方法,其特征在于,所述存储器的制造方法还包括:
图案化刻蚀所述衬底以形成多个第二开口,所述第二开口沿第二方向延伸,且与所述有源区相交并延伸至所述调整区,填充导线材料于所述第二开口中以在所述衬底中形成多根沿第二方向延伸的字线,所述字线与所述有源区相交并延伸至所述调整区,并且所述字线中对应在所述调整区的部分的形状呈直线状;及
形成一导线材料层于所述衬底上,图案化刻蚀所述导线材料层以在所述衬底上形成多根沿第三方向延伸的位线,所述位线与所述有源区相交并延伸至所述调整区,并且所述位线中对应在所述调整区的部分的形状呈直线状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711479614.2A CN109991806B (zh) | 2017-12-29 | 2017-12-29 | 掩膜版、存储器及存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711479614.2A CN109991806B (zh) | 2017-12-29 | 2017-12-29 | 掩膜版、存储器及存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109991806A CN109991806A (zh) | 2019-07-09 |
CN109991806B true CN109991806B (zh) | 2022-03-11 |
Family
ID=67109776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711479614.2A Active CN109991806B (zh) | 2017-12-29 | 2017-12-29 | 掩膜版、存储器及存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109991806B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112786444A (zh) * | 2019-11-08 | 2021-05-11 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
CN112885781B (zh) * | 2019-11-29 | 2022-06-24 | 长鑫存储技术有限公司 | 有源区的制备方法及半导体器件 |
CN113138527B (zh) * | 2020-01-16 | 2024-04-02 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版、存储单元、sram器件 |
CN112864099B (zh) * | 2021-03-10 | 2024-03-22 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
CN113314534B (zh) * | 2021-05-06 | 2023-11-21 | 福建省晋华集成电路有限公司 | 半导体结构及其制造方法和存储器 |
CN113224060B (zh) * | 2021-05-07 | 2023-06-30 | 福建省晋华集成电路有限公司 | 半导体存储装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1542972A (zh) * | 2001-01-05 | 2004-11-03 | ��ʽ���綫֥ | 半导体存储器件及其读出放大器部分 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102104058B1 (ko) * | 2013-09-27 | 2020-04-23 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
-
2017
- 2017-12-29 CN CN201711479614.2A patent/CN109991806B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1542972A (zh) * | 2001-01-05 | 2004-11-03 | ��ʽ���綫֥ | 半导体存储器件及其读出放大器部分 |
Also Published As
Publication number | Publication date |
---|---|
CN109991806A (zh) | 2019-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109991806B (zh) | 掩膜版、存储器及存储器的制造方法 | |
KR101132803B1 (ko) | 미세 패턴 형성 방법 | |
US8383300B2 (en) | Exposure mask with double patterning technology and method for fabricating semiconductor device using the same | |
US10658184B2 (en) | Pattern fidelity enhancement with directional patterning technology | |
CN107870508B (zh) | 掩膜版、存储器及存储器的制造方法 | |
US20080296700A1 (en) | Method of forming gate patterns for peripheral circuitry and semiconductor device manufactured through the same method | |
JP2010258224A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US7315054B1 (en) | Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit | |
KR102370385B1 (ko) | 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법 | |
US20070032019A1 (en) | Flash memory device and method for fabricating the same | |
KR100574981B1 (ko) | 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃 | |
KR100906643B1 (ko) | 웨이브형 리세스게이트의 레이아웃 및 그를 이용한리세스게이트의 제조 방법 | |
KR20070003338A (ko) | 반도체 소자 | |
JP2004111977A (ja) | スプリットゲート型フラッシュメモリ素子の製造方法 | |
CN112017951B (zh) | 图案布局的形成方法 | |
KR20070048909A (ko) | 낸드 플래쉬 메모리 소자 | |
WO2010103714A1 (ja) | 半導体装置及びその製造方法 | |
JP4330523B2 (ja) | スプリットゲート型フラッシュメモリ素子のダミー層の形成方法 | |
US20150263026A1 (en) | Semiconductor device and design apparatus for semiconductor device | |
KR20060125403A (ko) | 콘택형 채널 트렌치 패턴을 갖는 마스크 세트 및 이를이용한 모스 트랜지스터 제조방법 | |
KR100787319B1 (ko) | 반도체 소자 | |
KR100443518B1 (ko) | 디램 셀 트랜지스터 제조방법 | |
KR20090103508A (ko) | 반도체 소자 | |
KR100790572B1 (ko) | 더미 패턴을 포함하는 게이트 레이아웃 설계방법 및 이를이용한 게이트 형성방법 | |
CN116449644A (zh) | 光罩、光罩组、及图形化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |