CN109961746A - 用于显示屏的驱动电路 - Google Patents
用于显示屏的驱动电路 Download PDFInfo
- Publication number
- CN109961746A CN109961746A CN201910370661.6A CN201910370661A CN109961746A CN 109961746 A CN109961746 A CN 109961746A CN 201910370661 A CN201910370661 A CN 201910370661A CN 109961746 A CN109961746 A CN 109961746A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- connects
- thin film
- tft
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种用于显示屏的驱动电路，其包括：输出模块，所述输出模块包括信号总线和信号输出子模块，所述输出模块用于提供用于显示的多个扫描信号，所述多个扫描信号为级联的扫描信号；信号放大模块，所述信号放大模块用于对所述多个扫描信号进行放大；多个信号转换模块，所述多个信号转换模块与所述多个放大后的扫描信号一一对应，用于将每一个放大后的扫描信号转换为至少两个行扫描信号；以及多个行扫描线，所述多个行扫描线与所述多个行扫描信号一一对应，用于将所述多个行扫描信号传递给显示屏的显示控制电路。
Description
技术领域
本发明涉及电子显示领域，尤其涉及一种用于显示屏的驱动电路。
背景技术
目前，OLED显示面板的水平扫描线由外接集成电路驱动。外接集成电路可以控制各级扫描线的充电与放电。GOA(Gate Driver on Array)可以将行扫描驱动电路集成在显示面板的阵列基板上，显著的减少了外接集成电路的使用量。采用GOA电路能够降低显示面板的生产成本以及功耗，并且减小显示装置的边框宽度。
铟镓锌氧化物(indium gallium zinc oxide,IGZO)薄膜晶体管具有高迁移率和良好的稳定性，但其阈值电压容易负向漂移。为了抑制阈值电压的负向漂移，需要采用多个薄膜晶体管，导致应用IGZO的显示屏的驱动电路设计复杂，不利于减小显示面板的边框宽度。
因此，有必要对应用IGZO的显示屏的驱动电路进行优化，以减少GOA电路版图所占空间。
发明内容
本发明提供一种用于显示屏的驱动电路，以减少驱动电路的版图占用的空间，减小显示面板的边框宽度。
为解决上述问题，本发明提供了一种用于显示屏的驱动电路，其包括：
输出模块，所述输出模块包括信号总线和信号输出子模块，所述输出模块用于提供用于显示的多个扫描信号，所述多个扫描信号为级联的扫描信号；
信号放大模块，所述信号放大模块用于对所述多个扫描信号进行放大；
多个信号转换模块，所述多个信号转换模块与所述多个放大后的扫描信号一一对应，用于将每一个放大后的扫描信号转换为至少两个行扫描信号；以及
多个行扫描线，所述多个行扫描线与所述多个行扫描信号一一对应，用于将所述多个行扫描信号传递给显示屏的显示控制电路。
根据本发明的其中一个方面，所述信号转换模块包括至少两个次级时钟信号，所述多个次级时钟信号具有相同的周期和占空比；其中，
所述多个次级时钟信号的脉冲宽度之和等于所述放大后的扫描信号的脉冲宽度。
根据本发明的其中一个方面，所述多个次级时钟信号的数目等于所述行扫描信号的数目。
根据本发明的其中一个方面，所述每一个所述信号转换模块包括至少包括第一信号转换单元和第二信号转换单元；
所述第一信号转换单元包括第一转换薄膜晶体管和第二转换薄膜晶体管；其中，
所述第一转换薄膜晶体管的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管的源端，并输出第一行扫描信号；
所述第二转换薄膜晶体管的栅极连接第二次级时钟信号，漏极连接第三直流电压；
所述第二信号转换单元包括第三转换薄膜晶体管和第四转换薄膜晶体管；其中，
所述第三转换薄膜晶体管源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管的源端，并输出第二行扫描信号；
所述第四转换薄膜晶体管的栅极连接第三次级时钟信号，漏极连接第三直流电压。
根据本发明的其中一个方面，每一个所述信号转换模块还包括第三信号转换单元，所述第三信号转换单元包括第五转换薄膜晶体管和第六转换薄膜晶体管；其中，
所述第五转换薄膜晶体管的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管的源端，并输出第三行扫描信号；
所述第六转换薄膜晶体管的栅极连接第一次级时钟信号，漏极连接第三直流电压。
根据本发明的其中一个方面，所述信号放大模块包括：
上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；
上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；
自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；
下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；
下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；
反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及
反馈单元，所述反馈单元用于提高下拉单元的输出电压。
根据本发明的其中一个方面，所述上拉单元包括第一上拉单元和第二上拉单元；
所述第一上拉单元包括第一上拉薄膜晶体管和第二上拉薄膜晶体管；其中，
所述第一上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的一个极板，栅极连接第二上拉薄膜晶体管的栅极；
所述第二上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的另一个极板，栅极连接上一级的级传信号；
所述第二上拉单元包括第三上拉薄膜晶体管，所述第三上拉薄膜晶体管的源极连接第二时钟信号，栅极连接所述自举电容的一个极板，漏极连接所述自举电容的另一个极板。
根据本发明的其中一个方面，所述上拉控制单元包括第一控制薄膜晶体管和第二控制薄膜晶体管；其中，
所述第一控制薄膜晶体管的源极连接上一级的级传信号，栅极连接第一时钟信号，漏极连接所述第二控制薄膜晶体管的源极；
所述第二控制薄膜晶体管的栅极连接所述第一时钟信号，漏极连接所述下拉维持单元。
根据本发明的其中一个方面，所述下拉单元包括第一下拉单元和第二下拉单元；其中，
所述第一下拉单元包括第一下拉薄膜晶体管，所述第一下拉薄膜晶体管的源极连接所述第一上拉单元，栅极连接下一级的级传信号，漏极连接所述第三直流电压；
所述第二下拉单元包括第二下拉薄膜晶体管和第三下拉薄膜晶体管；
所述第二下拉薄膜晶体管的源极连接所述第二上拉单元，栅极连接下一级的级传信号，漏极连接所述第三下拉薄膜晶体管的源极；
所述第三下拉薄膜晶体管的栅极连接下一级的级传信号，漏极连接所述第三直流电压。
根据本发明的其中一个方面，所述反相器包括第一反相器和第二反相器；其中，
所述第一反相器包括第一反向薄膜晶体管、第二反向薄膜晶体管、第三反向薄膜晶体管和第四反向薄膜晶体管；
所述第一反向薄膜晶体管的源极和栅极连接所述第二下拉单元，漏极连接所述第二反向薄膜晶体管的源极；
所述第二反向薄膜晶体管的栅极连接所述第二下拉单元，漏极连接所述第三直流电压；
所述第三反向薄膜晶体管的源极连接所述第二下拉单元，栅极连接所述第一反向薄膜晶体管的漏极，漏极连接所述第四反向薄膜晶体管的源极；
所述第四反向薄膜晶体管的栅极连接所述第二反向薄膜晶体管的栅极，漏极连接所述第三直流电压；
所述第二反相器包括第五反向薄膜晶体管、第六反向薄膜晶体管、第七反向薄膜晶体管和第八反向薄膜晶体管；
所述第五反向薄膜晶体管的栅极和源极连接所述反馈单元，漏极连接所述第六反向薄膜晶体管的源极；
所述第六反向薄膜晶体管的栅极连接所述第二上拉单元，漏极连接所述第三直流电压；
所述第七反向薄膜晶体管的源极连接所述反馈单元，栅极连接所述第五反向薄膜晶体管的漏极，漏极连接所述第八反向薄膜晶体管的源极；
所述第八反向薄膜晶体管的栅极连接所述第六反向薄膜晶体管的栅极，漏极连接所述第三直流电压。
根据本发明的其中一个方面，所述反馈单元包括反馈薄膜晶体管，所述反馈薄膜晶体管的源极连接所述第一上拉单元，漏极连接所述上拉控制单元，栅极连接本级的级传信号。
根据本发明的其中一个方面，所述自举电容包括第一存储电容和第二存储电容；其中，
所述第一存储电容的一个极板连接所述第一上拉单元，另一个极板连接所述下拉维持单元；
所述第一存储电容的一个极板连接所述第二上拉单元，另一个极板连接所述第二下拉单元。
根据本发明的其中一个方面，每一个所述信号转换模块包括至少包括第一信号转换单元和第二信号转换单元；
所述第一信号转换单元包括第一转换薄膜晶体管和第二转换薄膜晶体管；其中，
所述第一转换薄膜晶体管的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管的源端，并输出第一行扫描信号；
所述第二转换薄膜晶体管的栅极连接第二次级时钟信号，漏极连接第三直流电压；
所述第二信号转换单元包括第三转换薄膜晶体管和第四转换薄膜晶体管；其中，
所述第三转换薄膜晶体管源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管的源端，并输出第二行扫描信号；
所述第四转换薄膜晶体管的栅极连接第三次级时钟信号，漏极连接第三直流电压。
根据本发明的其中一个方面，每一个所述信号转换模块还包括第三信号转换单元，所述第三信号转换单元包括第五转换薄膜晶体管和第六转换薄膜晶体管；其中，
所述第五转换薄膜晶体管的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管的源端，并输出第三行扫描信号；
所述第六转换薄膜晶体管的栅极连接第一次级时钟信号，漏极连接第三直流电压。
本发明的驱动电路中，以及驱动电路能够驱动三条行扫描线，大大减少了驱动电路的版图占用的空间，能够进一步减小显示面板的边框宽度。
附图说明
图1为现有技术中的用于驱动显示屏的驱动电路的结构示意图；
图2为本发明的一个具体实施例中的用于驱动显示屏的驱动电路的结构示意图；
图3为本发明的一个具体实施例中的驱动电路中的信号放大模块的电路图；
图4为本发明的一个具体实施例中的驱动电路中的信号转换模块的电路图；
图5为本发明的一个具体实施例中的驱动电路的仿真结果示意图；
图6为本发明的一个具体实施例中的次级时钟信号和输出的行扫描信号之间的关联时序图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
参见图1，图1为现有技术中的用于驱动显示屏的驱动电路的结构示意图。现有技术的驱动电路为一级驱动电路驱动一级行扫描线的架构，这种设计架构占用的面积太大，不利于减小显示面板的边框宽度。
参见图2，图2为本发明的一个具体实施例中的用于驱动显示屏的驱动电路的结构示意图。如图2所示，本发明的驱动电路中，一级驱动电路能够驱动三级行扫描线，极大的减小了驱动电路占用的版图面积。
具体的，参见图2，所示驱动电路包括：输出模块，所述输出模块包括信号总线和信号输出子模块，所述输出模块用于提供用于显示的多个扫描信号，所述多个扫描信号为级联的扫描信号。信号放大模块，所述信号放大模块用于对所述多个扫描信号进行放大。多个信号转换模块，所述多个信号转换模块与所述多个放大后的扫描信号一一对应，用于将每一个放大后的扫描信号转换为至少两个行扫描信号。以及多个行扫描线，所述多个行扫描线与所述多个行扫描信号一一对应，用于将所述多个行扫描信号传递给显示屏的显示控制电路。
所述信号转换模块包括至少两个次级时钟信号，所述多个次级时钟信号具有相同的周期和占空比，且所述多个次级时钟信号的数目等于所述行扫描信号的数目。其中，所述多个次级时钟信号的脉冲宽度之和等于所述放大后的扫描信号的脉冲宽度。
参见图6，图6为本发明的一个具体实施例中的次级时钟信号和输出的行扫描信号之间的关联时序图。如图6所示，在本实施例中，所述次级时钟信号的数目为三个，所述三个次级时钟信号的脉冲宽度之和等于所述放大后的扫描信号的脉冲宽度。
参见图4，图4为本发明的一个具体实施例中的驱动电路中的信号转换模块的电路图。其中，所述每一个所述信号转换模块包括至少包括第一信号转换单元和第二信号转换单元。
所述第一信号转换单元包括第一转换薄膜晶体管Ta1和第二转换薄膜晶体管Ta2。其中，所述第一转换薄膜晶体管Ta1的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管Ta2的源端，并输出第一行扫描信号。所述第二转换薄膜晶体管Ta2的栅极连接第二次级时钟信号，漏极连接第三直流电压。
所述第二信号转换单元包括第三转换薄膜晶体管Ta3和第四转换薄膜晶体管Ta4。其中，所述第三转换薄膜晶体管Ta3源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管Ta4的源端，并输出第二行扫描信号。所述第四转换薄膜晶体管Ta4的栅极连接第三次级时钟信号，漏极连接第三直流电压。
优选的，每一个所述信号转换模块还包括第三信号转换单元，所述第三信号转换单元包括第五转换薄膜晶体管Ta5和第六转换薄膜晶体管Ta6。其中，所述第五转换薄膜晶体管Ta5的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管Ta6的源端，并输出第三行扫描信号。所述第六转换薄膜晶体管Ta6的栅极连接第一次级时钟信号，漏极连接第三直流电压。
在本实施例中，参见图3，图3为本发明的一个具体实施例中的驱动电路中的信号放大模块的电路图。其中，所述信号放大模块包括：上拉单元M2，所述上拉单元M2用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；上拉控制单元M1，所述上拉控制单元M1用于控制所述上拉单元M2的打开时间；自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；下拉单元M3，所述下拉单元M3用于将自举电容的输出电压拉低为低电位；下拉维持单元M4，所述下拉维持单元M4用于将自举电容的输出电压拉保持为低电位；反相器M5，所述反相器M5用于使所述自举电容的输出电压和下拉维持单元M4的输出电压电位相反；以及反馈单元M6，所述反馈单元M6用于提高下拉单元M3的输出电压。
本实施例中，所述上拉单元M2包括第一上拉单元M21和第二上拉单元M22.
所述第一上拉单元M21包括第一上拉薄膜晶体管T21和第二上拉薄膜晶体管T22。其中，所述第一上拉薄膜晶体管T21的源极连接第一直流电压，漏极连接所述自举电容的一个极板，栅极连接第二上拉薄膜晶体管T22的栅极。所述第二上拉薄膜晶体管T22的源极连接第一直流电压，漏极连接所述自举电容的另一个极板，栅极连接上一级的级传信号。
所述第二上拉单元M22包括第三上拉薄膜晶体管，所述第三上拉薄膜晶体管的源极连接第二时钟信号，栅极连接所述自举电容的一个极板，漏极连接所述自举电容的另一个极板。
所述上拉控制单元M1包括第一控制薄膜晶体管T11和第二控制薄膜晶体管T12。其中，所述第一控制薄膜晶体管T11的源极连接上一级的级传信号，栅极连接第一时钟信号，漏极连接所述第二控制薄膜晶体管T12的源极；所述第二控制薄膜晶体管T12的栅极连接所述第一时钟信号，漏极连接所述下拉维持单元M4。
所述第一控制薄膜晶体管T11和第二控制薄膜晶体管T12为N型薄膜晶体管。
所述下拉单元M3包括第一下拉单元M31和第二下拉单元M32。其中，所述第一下拉单元M31包括第一下拉薄膜晶体管T31，所述第一下拉薄膜晶体管T31的源极连接所述第一上拉单元M21，栅极连接下一级的级传信号，漏极连接所述第三直流电压VGL。所述第二下拉单元M32包括第二下拉薄膜晶体管T32和第三下拉薄膜晶体管T33。所述第二下拉薄膜晶体管T32的源极连接所述自举电容，栅极连接下一级的级传信号，漏极连接所述第三下拉薄膜晶体管T33的源极。所述第三下拉薄膜晶体管T33的栅极连接下一级的级传信号，漏极连接所述第三直流电压VGL。
优选的，所述第一下拉薄膜晶体管T31和第三下拉薄膜晶体管T33为N型薄膜晶体管，所述第二下拉薄膜晶体管T32为P型薄膜晶体管。
所述下拉维持单元M4包括第一下拉维持单元M41和第二下拉维持单元M42。其中，所述第一下拉维持单元M41包括第一维持薄膜晶体管T41和第二维持薄膜晶体管T42。所述第一维持薄膜晶体管T41的源极连接所述第一上拉单元M21，栅极连接所述反相器，漏极连接所述第三直流电压VGL。所述第二维持薄膜晶体管T42的源极连接所述第二上拉单元M22，漏极连接所述第三直流电压VGL。所述第二下拉维持单元M42包括第四维持薄膜晶体管T44和第五维持薄膜晶体管T45。所述第四维持薄膜晶体管T44的源极连接所述上拉控制单元M1，栅极连接所述反相器M5，漏极连接所述第五维持薄膜晶体管T45的源极。所述第五维持薄膜晶体管T45的栅极连接所述反相器M5，漏极连接所述第三直流电压VGL。
所述反相器M5包括第一反相器M51和第二反相器M52。
其中，所述第一反相器M51包括第一反向薄膜晶体管T51、第二反向薄膜晶体管T52、第三反向薄膜晶体管T53和第四反向薄膜晶体管T54。所述第一反向薄膜晶体管T51的源极和栅极连接所述第二下拉单元M32，漏极连接所述第二反向薄膜晶体管T52的源极。所述第二反向薄膜晶体管T52的栅极连接所述第二下拉单元M32，漏极连接所述第三直流电压VGL。所述第三反向薄膜晶体管T53的源极连接所述第二下拉单元M32，栅极连接所述第一反向薄膜晶体管T51的漏极，漏极连接所述第四反向薄膜晶体管T54的源极。所述第四反向薄膜晶体管T54的栅极连接所述第二反向薄膜晶体管T52的栅极，漏极连接所述第三直流电压VGL。
所述第二反相器M52包括第五反向薄膜晶体管T55、第六反向薄膜晶体管T56、第七反向薄膜晶体管T57和第八反向薄膜晶体管T58。所述第五反向薄膜晶体管T55的栅极和源极连接所述反馈单元M6，漏极连接所述第六反向薄膜晶体管T56的源极。所述第六反向薄膜晶体管T56的栅极连接所述第二上拉单元M22，漏极连接所述第三直流电压VGL。所述第七反向薄膜晶体管T57的源极连接所述反馈单元M6，栅极连接所述第五反向薄膜晶体管T55的漏极，漏极连接所述第八反向薄膜晶体管T58的源极。所述第八反向薄膜晶体管T58的栅极连接所述第六反向薄膜晶体管T56的栅极，漏极连接所述第三直流电压VGL。
所述反馈单元M6包括反馈薄膜晶体管T6，所述反馈薄膜晶体管T6的源极连接所述第一上拉单元M21，漏极连接所述上拉控制单元M1，栅极连接本级的级传信号。优选的，所述反馈薄膜晶体管T6为N型薄膜晶体管。
所述自举电容包括第一存储电容Cbt1和第二存储电容Cbt2。其中，所述第一存储电容Cbt1的一个极板连接所述第一上拉单元M21，另一个极板连接所述下拉维持单元M4。所述第二存储电容Cbt2的一个极板连接所述第二上拉单元M22，另一个极板连接所述第二下拉单元M32。
每一个所述信号转换模块包括至少包括第一信号转换单元、第二信号转换单元和第三信号转换单元。
所述第一信号转换单元包括第一转换薄膜晶体管Ta1和第二转换薄膜晶体管Ta2。其中，所述第一转换薄膜晶体管Ta1的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管Ta2的源端，并输出第一行扫描信号。所述第二转换薄膜晶体管Ta2的栅极连接第二次级时钟信号，漏极连接第三直流电压。
所述第二信号转换单元包括第三转换薄膜晶体管Ta3和第四转换薄膜晶体管Ta4。其中，所述第三转换薄膜晶体管Ta3源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管Ta4的源端，并输出第二行扫描信号。所述第四转换薄膜晶体管Ta4的栅极连接第三次级时钟信号，漏极连接第三直流电压。
所述第三信号转换单元包括第五转换薄膜晶体管Ta5和第六转换薄膜晶体管Ta6。其中，所述第五转换薄膜晶体管Ta5的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管Ta6的源端，并输出第三行扫描信号。所述第六转换薄膜晶体管Ta6的栅极连接第一次级时钟信号，漏极连接第三直流电压。
下面将结合具体的实施例对本发明中的驱动电路的工作原理进行详细说明。参见图5和图6，图5为本发明的一个具体实施例中的驱动电路的仿真结果示意图，图6为本发明的一个具体实施例中的次级时钟信号和输出的行扫描信号之间的关联时序图。
其中，CK1为第一时钟信号，CK2为第二时钟信号，第一时钟信号CK1和第二时钟信号CK2的波形相反。XCK1为第一次级时钟信号，XCK2为第二次级时钟信号，XCK3为第三次级时钟信号。OUTm(n)为本级输出信号。OUT(n)为本级的级传信号；OUT(n-1)为上一级的级传信号；OUT(n+1)为下一级的级传信号。
参见图3，本实施例中的驱动电路的工作周期包括第一阶段T1，第二阶段T2和第三阶段T3。
第一阶段时：当第一时钟信号CK1处于高电位时，第一控制薄膜晶体管T11与第二控制薄膜晶体管T12打开，OUT(n-1)为高电位，Q点电位被抬升为高电位，第四上拉薄膜晶体管T24、第二反向薄膜晶体管T52及第四反向薄膜晶体管T54打开，QB被拉低至低电位第三维持薄膜晶体管T43、第四维持薄膜晶体管T44、第五维持薄膜晶体管T45和第六维持薄膜晶体管T46关闭，由于第二时钟信号CK2为低电位，本级的级传信号OUT(n)为低电位，第六反向薄膜晶体管T56与第八反向薄膜晶体管T58关闭，P点被拉升至高电位，第一维持薄膜晶体管T41与第二维持薄膜晶体管T42打开，上一级的级传信号OUT(n-1)为高电位，第三上拉薄膜晶体管T23打开，M点电位被拉至高电位，第一上拉薄膜晶体管T21与第二上拉薄膜晶体管T22打开，由于第二维持薄膜晶体管T42与第一维持薄膜晶体管T41打开，N点与放大讯号Outm(n)仍然维持低电位。
第二阶段时：当第一时钟信号CK1处于低电位时，第一控制薄膜晶体管T11与第二控制薄膜晶体管T12关闭，第四上拉薄膜晶体管T24打开，CK2变为高电位，级传讯号OUT(n)变为高电位，因此，Q点电位被上拉至更高电位，有利于第四上拉薄膜晶体管T24打开。同时反馈薄膜晶体管T6、第六反向薄膜晶体管T56与第八反向薄膜晶体管T58管打开，点F升至高电位，有利于减少第二控制薄膜晶体管T12。第五维持薄膜晶体管T45及T32管漏电，维持Q点电位。P点降为低电位。第一维持薄膜晶体管T41与第二维持薄膜晶体管T42关闭，N点被抬升至高电位。由于第二存储电容Cbt2的存在，M点电位被上拉至更高电位。第一上拉薄膜晶体管T21与第二上拉薄膜晶体管T22打开，N点电位与输出信号也逐渐升至高电位。放大讯号Outm(n)升为高电位。
第三阶段时：第一时钟信号CK1升为高电位，第一控制薄膜晶体管T11与第二控制薄膜晶体管T12打开，由于上一级的级传信号OUT(n-1)为低电位，Q点电位被拉低至低电位。第四上拉薄膜晶体管T24、第二反向薄膜晶体管T52和第四反向薄膜晶体管T54关闭，QB点升至高电位。第三维持薄膜晶体管T43、第四维持薄膜晶体管T44、第五维持薄膜晶体管T45和第六维持薄膜晶体管T46打开，级传信号OUT(n)降至低电位。第六反向薄膜晶体管T56与第八反向薄膜晶体管T58及反馈薄膜晶体管T6关闭，P点升为高电位。第一维持薄膜晶体管T41与第二维持薄膜晶体管T42打开，下一级的级传信号OUT(n+1)升为高电位。T31打开，级传信号Out(n)与放大讯号Outm(n)降为低电位。
本发明的驱动电路中，以及驱动电路能够驱动三条行扫描线，大大减少了驱动电路的版图占用的空间，能够进一步减小显示面板的边框宽度。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (14)
1.一种用于显示屏的驱动电路，其特征在于，包括：
输出模块，所述输出模块包括信号总线和信号输出子模块，所述输出模块用于提供用于显示的多个扫描信号，所述多个扫描信号为级联的扫描信号；
信号放大模块，所述信号放大模块用于对所述多个扫描信号进行放大；
多个信号转换模块，所述多个信号转换模块与所述多个放大后的扫描信号一一对应，用于将每一个放大后的扫描信号转换为至少两个行扫描信号；以及
多个行扫描线，所述多个行扫描线与所述多个行扫描信号一一对应，用于将所述多个行扫描信号传递给显示屏的显示控制电路。
2.根据权利要求1所述的驱动电路，其特征在于，所述信号转换模块包括至少两个次级时钟信号，所述多个次级时钟信号具有相同的周期和占空比；其中，
所述多个次级时钟信号的脉冲宽度之和等于所述放大后的扫描信号的脉冲宽度。
3.根据权利要求2所述的驱动电路，其特征在于，所述多个次级时钟信号的数目等于所述行扫描信号的数目。
4.根据权利要求1所述的驱动电路，其特征在于，所述每一个所述信号转换模块包括至少包括第一信号转换单元和第二信号转换单元；
所述第一信号转换单元包括第一转换薄膜晶体管和第二转换薄膜晶体管；其中，
所述第一转换薄膜晶体管的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管的源端，并输出第一行扫描信号；
所述第二转换薄膜晶体管的栅极连接第二次级时钟信号，漏极连接第三直流电压；
所述第二信号转换单元包括第三转换薄膜晶体管和第四转换薄膜晶体管；其中，
所述第三转换薄膜晶体管源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管的源端，并输出第二行扫描信号；
所述第四转换薄膜晶体管的栅极连接第三次级时钟信号，漏极连接第三直流电压。
5.根据权利要求4所述的驱动电路，其特征在于，每一个所述信号转换模块还包括第三信号转换单元，所述第三信号转换单元包括第五转换薄膜晶体管和第六转换薄膜晶体管；其中，
所述第五转换薄膜晶体管的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管的源端，并输出第三行扫描信号；
所述第六转换薄膜晶体管的栅极连接第一次级时钟信号，漏极连接第三直流电压。
6.根据权利要求1所述的驱动电路，其特征在于，所述信号放大模块包括：
上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；
上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；
自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；
下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；
下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；
反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及
反馈单元，所述反馈单元用于提高下拉单元的输出电压。
7.根据权利要求6所述的驱动电路，其特征在于，所述上拉单元包括第一上拉单元和第二上拉单元；
所述第一上拉单元包括第一上拉薄膜晶体管和第二上拉薄膜晶体管；其中，
所述第一上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的一个极板，栅极连接第二上拉薄膜晶体管的栅极；
所述第二上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的另一个极板，栅极连接上一级的级传信号；
所述第二上拉单元包括第三上拉薄膜晶体管，所述第三上拉薄膜晶体管的源极连接第二时钟信号，栅极连接所述自举电容的一个极板，漏极连接所述自举电容的另一个极板。
8.根据权利要求7所述的驱动电路，其特征在于，所述上拉控制单元包括第一控制薄膜晶体管和第二控制薄膜晶体管；其中，
所述第一控制薄膜晶体管的源极连接上一级的级传信号，栅极连接第一时钟信号，漏极连接所述第二控制薄膜晶体管的源极；
所述第二控制薄膜晶体管的栅极连接所述第一时钟信号，漏极连接所述下拉维持单元。
9.根据权利要求8所述的驱动电路，其特征在于，所述下拉单元包括第一下拉单元和第二下拉单元；其中，
所述第一下拉单元包括第一下拉薄膜晶体管，所述第一下拉薄膜晶体管的源极连接所述第一上拉单元，栅极连接下一级的级传信号，漏极连接所述第三直流电压；
所述第二下拉单元包括第二下拉薄膜晶体管和第三下拉薄膜晶体管；
所述第二下拉薄膜晶体管的源极连接所述第二上拉单元，栅极连接下一级的级传信号，漏极连接所述第三下拉薄膜晶体管的源极；
所述第三下拉薄膜晶体管的栅极连接下一级的级传信号，漏极连接所述第三直流电压。
10.根据权利要求9所述的驱动电路，其特征在于，所述反相器包括第一反相器和第二反相器；其中，
所述第一反相器包括第一反向薄膜晶体管、第二反向薄膜晶体管、第三反向薄膜晶体管和第四反向薄膜晶体管；
所述第一反向薄膜晶体管的源极和栅极连接所述第二下拉单元，漏极连接所述第二反向薄膜晶体管的源极；
所述第二反向薄膜晶体管的栅极连接所述第二下拉单元，漏极连接所述第三直流电压；
所述第三反向薄膜晶体管的源极连接所述第二下拉单元，栅极连接所述第一反向薄膜晶体管的漏极，漏极连接所述第四反向薄膜晶体管的源极；
所述第四反向薄膜晶体管的栅极连接所述第二反向薄膜晶体管的栅极，漏极连接所述第三直流电压；
所述第二反相器包括第五反向薄膜晶体管、第六反向薄膜晶体管、第七反向薄膜晶体管和第八反向薄膜晶体管；
所述第五反向薄膜晶体管的栅极和源极连接所述反馈单元，漏极连接所述第六反向薄膜晶体管的源极；
所述第六反向薄膜晶体管的栅极连接所述第二上拉单元，漏极连接所述第三直流电压；
所述第七反向薄膜晶体管的源极连接所述反馈单元，栅极连接所述第五反向薄膜晶体管的漏极，漏极连接所述第八反向薄膜晶体管的源极；
所述第八反向薄膜晶体管的栅极连接所述第六反向薄膜晶体管的栅极，漏极连接所述第三直流电压。
11.根据权利要求10所述的驱动电路，其特征在于，所述反馈单元包括反馈薄膜晶体管，所述反馈薄膜晶体管的源极连接所述第一上拉单元，漏极连接所述上拉控制单元，栅极连接本级的级传信号。
12.根据权利要求11所述的驱动电路，其特征在于，所述自举电容包括第一存储电容和第二存储电容；其中，
所述第一存储电容的一个极板连接所述第一上拉单元，另一个极板连接所述下拉维持单元；
所述第一存储电容的一个极板连接所述第二上拉单元，另一个极板连接所述第二下拉单元。
13.根据权利要求12所述的驱动电路，其特征在于，每一个所述信号转换模块包括至少包括第一信号转换单元和第二信号转换单元；
所述第一信号转换单元包括第一转换薄膜晶体管和第二转换薄膜晶体管；其中，
所述第一转换薄膜晶体管的源极连接第一次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第二转换薄膜晶体管的源端，并输出第一行扫描信号；
所述第二转换薄膜晶体管的栅极连接第二次级时钟信号，漏极连接第三直流电压；
所述第二信号转换单元包括第三转换薄膜晶体管和第四转换薄膜晶体管；其中，
所述第三转换薄膜晶体管源极连接第二次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第四转换薄膜晶体管的源端，并输出第二行扫描信号；
所述第四转换薄膜晶体管的栅极连接第三次级时钟信号，漏极连接第三直流电压。
14.根据权利要求13所述的驱动电路，其特征在于，每一个所述信号转换模块还包括第三信号转换单元，所述第三信号转换单元包括第五转换薄膜晶体管和第六转换薄膜晶体管；其中，
所述第五转换薄膜晶体管的源极连接第三次级时钟信号，栅极连接所述信号放大模块的输出端，漏极连接所述第六转换薄膜晶体管的源端，并输出第三行扫描信号；
所述第六转换薄膜晶体管的栅极连接第一次级时钟信号，漏极连接第三直流电压。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370661.6A CN109961746B (zh) | 2019-05-06 | 2019-05-06 | 用于显示屏的驱动电路 |
| US16/603,286 US10891902B2 (en) | 2019-05-06 | 2019-08-08 | Driving circuit of display device |
| PCT/CN2019/099700 WO2020224077A1 (zh) | 2019-05-06 | 2019-08-08 | 用于显示屏的驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370661.6A CN109961746B (zh) | 2019-05-06 | 2019-05-06 | 用于显示屏的驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109961746A true CN109961746A (zh) | 2019-07-02 |
| CN109961746B CN109961746B (zh) | 2020-09-08 |
Family
ID=67027035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910370661.6A Active CN109961746B (zh) | 2019-05-06 | 2019-05-06 | 用于显示屏的驱动电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109961746B (zh) |
| WO (1) | WO2020224077A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020224077A1 (zh) * | 2019-05-06 | 2020-11-12 | 深圳市华星光电半导体显示技术有限公司 | 用于显示屏的驱动电路 |
| CN111986622A (zh) * | 2020-08-27 | 2020-11-24 | 武汉华星光电技术有限公司 | 驱动电路及其驱动方法、显示装置 |
| CN111986605A (zh) * | 2020-08-13 | 2020-11-24 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路 |
| WO2021012313A1 (zh) * | 2019-07-22 | 2021-01-28 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路 |
| CN112382249A (zh) * | 2020-11-13 | 2021-02-19 | 昆山龙腾光电股份有限公司 | 栅极驱动单元、栅极驱动电路及显示装置 |
| WO2021184509A1 (zh) * | 2020-03-18 | 2021-09-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078848A (zh) * | 2006-05-25 | 2007-11-28 | 三星电子株式会社 | 液晶显示器 |
| US20140111503A1 (en) * | 2012-10-18 | 2014-04-24 | Tae-Hoon Kwon | Light emission driver for display device, display device and driving method thereof |
| CN104282279A (zh) * | 2014-09-28 | 2015-01-14 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 |
| US20160284295A1 (en) * | 2014-07-17 | 2016-09-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Self-compensating gate driving circuit |
| CN107331361A (zh) * | 2017-08-15 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | 一种基于igzo制程的栅极驱动电路及液晶显示屏 |
| CN109559698A (zh) * | 2018-12-26 | 2019-04-02 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路 |
| CN109712552A (zh) * | 2019-02-12 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102003439B1 (ko) * | 2012-12-18 | 2019-07-24 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
| CN104167195B (zh) * | 2014-08-26 | 2016-08-17 | 昆山龙腾光电有限公司 | 栅极驱动电路单元及其显示面板 |
| CN105304044B (zh) * | 2015-11-16 | 2017-11-17 | 深圳市华星光电技术有限公司 | 液晶显示设备及goa电路 |
| CN109243351B (zh) * | 2017-07-10 | 2021-01-15 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
| CN107393473B (zh) * | 2017-08-25 | 2018-11-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| CN108154835B (zh) * | 2018-01-02 | 2020-12-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
| CN109003588A (zh) * | 2018-08-06 | 2018-12-14 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
| CN109961746B (zh) * | 2019-05-06 | 2020-09-08 | 深圳市华星光电半导体显示技术有限公司 | 用于显示屏的驱动电路 |
-
2019
- 2019-05-06 CN CN201910370661.6A patent/CN109961746B/zh active Active
- 2019-08-08 WO PCT/CN2019/099700 patent/WO2020224077A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078848A (zh) * | 2006-05-25 | 2007-11-28 | 三星电子株式会社 | 液晶显示器 |
| US20140111503A1 (en) * | 2012-10-18 | 2014-04-24 | Tae-Hoon Kwon | Light emission driver for display device, display device and driving method thereof |
| US20160284295A1 (en) * | 2014-07-17 | 2016-09-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Self-compensating gate driving circuit |
| CN104282279A (zh) * | 2014-09-28 | 2015-01-14 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 |
| CN107331361A (zh) * | 2017-08-15 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | 一种基于igzo制程的栅极驱动电路及液晶显示屏 |
| CN109559698A (zh) * | 2018-12-26 | 2019-04-02 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路 |
| CN109712552A (zh) * | 2019-02-12 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020224077A1 (zh) * | 2019-05-06 | 2020-11-12 | 深圳市华星光电半导体显示技术有限公司 | 用于显示屏的驱动电路 |
| WO2021012313A1 (zh) * | 2019-07-22 | 2021-01-28 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路 |
| WO2021184509A1 (zh) * | 2020-03-18 | 2021-09-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| CN111986605A (zh) * | 2020-08-13 | 2020-11-24 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路 |
| CN111986622A (zh) * | 2020-08-27 | 2020-11-24 | 武汉华星光电技术有限公司 | 驱动电路及其驱动方法、显示装置 |
| CN112382249A (zh) * | 2020-11-13 | 2021-02-19 | 昆山龙腾光电股份有限公司 | 栅极驱动单元、栅极驱动电路及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109961746B (zh) | 2020-09-08 |
| WO2020224077A1 (zh) | 2020-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109961746A (zh) | 用于显示屏的驱动电路 | |
| US11257410B2 (en) | GOA circuit and display device | |
| CN107393473B (zh) | Goa电路 | |
| CN106683631B (zh) | 一种igzo薄膜晶体管的goa电路及显示装置 | |
| CN105139816B (zh) | 栅极驱动电路 | |
| CN104795034B (zh) | 一种goa电路及液晶显示器 | |
| WO2020224154A1 (zh) | Goa电路和显示装置 | |
| CN108389539A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US10714041B2 (en) | Gate driver on array circuit | |
| CN105118459B (zh) | 一种goa电路及液晶显示器 | |
| CN101783124A (zh) | 栅极驱动电路单元、栅极驱动电路及显示装置 | |
| CN110060639B (zh) | 阵列基板 | |
| WO2021203508A1 (zh) | Goa电路、显示面板 | |
| CN110379349A (zh) | 栅极驱动电路 | |
| CN106448606A (zh) | 一种goa驱动电路 | |
| CN107610668B (zh) | 一种goa电路及液晶面板、显示装置 | |
| CN103761949A (zh) | 栅极驱动电路以及驱动方法 | |
| US20200357341A1 (en) | Driving circuit of display device | |
| CN109243351A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| CN106297704B (zh) | 一种栅极驱动电路 | |
| CN103854587A (zh) | 栅极驱动电路及其单元和一种显示器 | |
| CN110148382A (zh) | 一种goa电路、显示面板及显示装置 | |
| CN106205530B (zh) | Goa电路 | |
| CN110415648A (zh) | Goa电路 | |
| CN106157914B (zh) | 一种栅极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |