CN109906484B - 熔丝状态感测电路、装置和方法 - Google Patents

熔丝状态感测电路、装置和方法 Download PDF

Info

Publication number
CN109906484B
CN109906484B CN201780064978.6A CN201780064978A CN109906484B CN 109906484 B CN109906484 B CN 109906484B CN 201780064978 A CN201780064978 A CN 201780064978A CN 109906484 B CN109906484 B CN 109906484B
Authority
CN
China
Prior art keywords
fuse
transistor
enable
current
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780064978.6A
Other languages
English (en)
Other versions
CN109906484A (zh
Inventor
颜燕
崔允荣
J·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN109906484A publication Critical patent/CN109906484A/zh
Application granted granted Critical
Publication of CN109906484B publication Critical patent/CN109906484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Level Indicators Using A Float (AREA)
  • Read Only Memory (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

熔丝状态感测电路、装置和方法。在一些实施例中，熔丝状态感测电路可包括使能块，其被配置成在基本上与施加电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到熔丝元件的流动。熔丝状态感测电路可进一步包括被适配成控制熔丝电流的量的电流控制块。熔丝状态感测电路可进一步包括判决块，其实施成基于熔丝电流来产生表示熔丝元件的状态的输出，所述输出在电源电压的施加的斜升部分期间产生。

Description

熔丝状态感测电路、装置和方法
相关申请的交叉引用
本申请要求2016年8月29日递交的，名称为“FUSE STATE SENSING CIRCUITS,DEVICES AND METHODS”的美国临时申请No.62/380,861的优先权，其公开内容通过引用全文明确地合并于此。
技术领域
本申请涉及在半导体器件上实施的熔丝状态感测技术。
背景技术
在半导体器件例如晶片(die)上实施的许多集成电路中，熔丝可以用来储存信息。例如，熔丝存储的值能够提供关于在不同集成电路晶片之间的部件到部件和/或工艺变化的信息。利用这样的信息，给定的集成电路晶片能够适当地操作以提供希望的功能。
发明内容
根据一些实施方式，本申请涉及一种熔丝状态感测电路，其包括使能块，其被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到熔丝元件的流动。所述熔丝状态感测电路还包括电流控制块，其被适配(tailor)为控制所述熔丝电流的量；以及判决块，其被实施成基于所述熔丝电流来产生表示所述熔丝元件的状态的输出，其中所述输出在所述电源电压的所述施加的斜升部分期间产生。
在一些实施例中，所述使能块可进一步配置成在接收到所述使能信号时使能由所述电源电压导致的参考电流到参考元件的流动。所述电流控制块可进一步适配成控制所述参考电流的量。所述判决块可进一步实施成基于所述熔丝电流和所述参考电流来产生所述输出。所述判决块可包括用于接收所述电源电压的电源节点，使得所述判决块接收所述电源电压。所述使能块可包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间。
在一些实施例中，所述判决块、所述使能块和所述电流控制块可通过位于被配置为接收所述电源电压的电源节点和被配置为连接到所述熔丝元件的熔丝节点之间的熔丝电流路径来互连。所述判决块、所述使能块及所述电流控制块可进一步通过位于所述电源节点与被配置成连接到参考元件的参考节点之间的参考电流路径来互连。
在一些实施例中，所述参考元件可包括参考电阻。所述熔丝元件的一端可连接到所述熔丝节点，且所述熔丝元件的另一端可连接到地(ground)。所述参考元件的一端可连接到所述参考节点且所述参考元件的另一端可连接到地。所述熔丝电流路径和所述参考电流路径在所述电源节点和所述地之间可以是电并联的。
在一些实施例中，所述熔丝电流路径可包括在所述电源节点和所述熔丝节点之间串联地实施的判决晶体管、电流控制晶体管和使能晶体管。所述判决晶体管可连接到所述电源节点且所述使能晶体管可连接到所述熔丝节点，使得所述电流控制晶体管位于所述判决晶体管与所述使能晶体管之间。所述参考电流路径可包括在所述电源节点与所述参考节点之间串联地实施的判决晶体管、电流控制晶体管及使能晶体管。所述判决晶体管可连接到所述电源节点且所述使能晶体管连接到所述参考节点，使得所述电流控制晶体管位于所述判决晶体管与所述使能晶体管之间。
在一些实施例中，所述熔丝电流路径的所述使能晶体管和所述参考电流路径的所述使能晶体管可以是所述使能块的一部分。所述熔丝电流路径的所述使能晶体管和所述参考电流路径的所述使能晶体管中的每一个可包括栅极、源极和漏极，以允许在施加栅极电压时电流在所述漏极与所述源极之间流动。每个使能晶体管可以是例如n型场效应晶体管。所述参考电流路径的所述使能晶体管的所述源极可连接到所述参考节点，且所述熔丝电流路径的所述使能晶体管的所述源极可连接到所述熔丝节点。每个使能晶体管的所述栅极可连接到使能节点，用于接收所述使能信号作为所述栅极电压。
在一些实施例中，所述熔丝电流路径的所述电流控制晶体管和所述参考电流路径的所述电流控制晶体管可以是所述电流控制块的部件。所述熔丝电流路径的所述电流控制晶体管和所述参考电流路径的所述电流控制晶体管中的每一个可包括栅极、源极和漏极，以允许在施加栅极电压时电流在所述漏极和所述源极之间流动。每个电流控制晶体管可以是例如n型场效应晶体管。
在一些实施例中，所述参考电流路径的所述电流控制晶体管的所述漏极可连接到所述参考电流路径的所述判决晶体管的漏极，且所述熔丝电流路径的所述电流控制晶体管的所述漏极可连接到所述熔丝电流路径的所述判决晶体管的漏极。每个电流控制晶体管的所述栅极可连接到所述电源节点，使得所述栅极接收所述电源电压作为所述栅极电压。
在一些实施例中，所述熔丝电流路径的所述判决晶体管和所述参考电流路径的所述判决晶体管可以是所述判决块的一部分。所述判决块可进一步包括沿所述参考电流路径的第一输出节点，以及沿所述熔丝电流路径的第二输出节点，其中所述第一输出节点和第二输出节点被配置成基于所述熔丝元件的状态来提供相应的输出电压。所述熔丝电流路径的所述判决晶体管和所述参考电流路径的所述判决晶体管中的每一个可包括栅极、源极和漏极，使得每个判决晶体管的源极连接到所述电源节点且每个判决晶体管的漏极连接到所述第一输出节点和所述第二输出节点中的相应一个。每个判决晶体管可以是例如p型场效应晶体管。
在一些实施例中，所述参考电流路径的所述判决晶体管和所述熔丝电流路径的所述判决晶体管可以交叉耦接，使得一个判决晶体管的所述栅极连接到另一判决晶体管的所述漏极。所述判决块的所述输出可包含所述第一输出电压与所述第二输出电压之间的差。所述判决块可配置成使得当所述熔丝元件处于完整状态时所述输出具有正值和当所述熔丝元件处于熔断状态时所述输出具有负值。
在一些实施例中，所述判决块可进一步包括在所述电源节点与所述第一输出节点和所述第二输出节点中的每一个之间的可切换耦接路径。所述可切换耦接路径可以被配置成在熔丝感测操作期间不导电，和当所述感测操作完成时导电，使得所述导电耦接路径允许所述第一输出节点和所述第二输出节点中的每一个基本上处于所述电源电压。每个可切换耦接路径可包含与所述对应的判决晶体管电并联的切换晶体管。
在一些实施例中，所述判决块可进一步包括来自所述第一输出节点和所述第二输出节点中的每一个的可切换电阻性路径。所述可切换电阻性路径可以被配置成在熔丝感测操作期间导电，和当所述感测操作完成时不导电，以提供附加的放电路径。每个可切换电阻性路径可包括与输出电阻串联的开关晶体管。
在一些实施例中，所述熔丝电流路径和所述参考电流路径中的每个电流控制晶体管可包括具有一宽度和一长度的有源区域，使得对于给定的长度，所述宽度被适配成减小所述相应的电流，同时维持对所述判决块的输出的可靠性的期望余量。在一些实施例中，所述可靠性的期望余量可以是可靠性的最小宽度与所选择的最大宽度之间的宽度范围的至少1％，其中所述至少1％是从所述最小宽度开始。在一些实施例中，所述可靠性的期望余量可以是从所述最小宽度开始，所述宽度范围的至少5％。在一些实施例中，所述期望的可靠性余量可以是从所述最小宽度开始，所述宽度范围的至少10％。
在一些教导中，本申请涉及一种用于电子装置的熔丝系统。所述熔丝系统包括：熔丝元件，其形成在半导体晶片上；和熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加所述电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到所述熔丝元件的流动。所述熔丝感测电路还包括电流控制块，其被适配为控制所述熔丝电流的量；以及判决块，其被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的。所述熔丝系统还包括输出电路，其被配置为从所述熔丝感测电路接收所述输出，生成逻辑信号并且将所述逻辑信号提供给控制电路。
在一些实施例中，所述控制电路可包括移动行业处理器接口(Mobile IndustryProcessor Interface)控制器。在一些实施例中，所述熔丝感测电路可以被实施在所述半导体晶片上。
在一些实施例中，本申请涉及一种半导体晶片，所述半导体晶片包括半导体衬底和熔丝元件，所述熔丝元件实施在所述半导体衬底上。所述半导体晶片进一步包括熔丝感测电路，其实施在所述半导体衬底上且与所述熔丝元件通信。所述熔丝感测电路包含使能块，所述使能块被配置成在基本上与施加所述电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到所述熔丝元件的流动。所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在施加所述电源电压的斜升部分期间产生的。
在许多实施例中，本申请涉及一种电子模块，所述电子模块包括封装衬底，其被配置为接收多个部件；和半导体晶片，其安装在所述封装衬底上并且包括集成电路和熔丝元件。所述电子模块还包括熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由所述电源电压导致的熔丝电流到所述熔丝元件的流动。所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实施为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的。所述电子模块还包括控制器，其与所述熔丝感测电路通信并且被配置为接收表示所述熔丝感测电路的输出的输入信号。所述控制器还被配置为基于所述输入信号来生成控制信号。
在一些实施例中，所述集成电路可以是射频集成电路。所述射频集成电路可以是接收器电路。所述电子模块可以是例如分集接收模块。所述控制器可以被配置成提供例如移动行业处理器接口信号来作为所述控制信号。
在一些实施方式中，本申请涉及一种电子装置，所述电子装置包括处理器和半导体晶片，所述半导体晶片具有集成电路，并被配置成促使所述电子装置在所述处理器的控制下的操作。所述半导体晶片还包含熔丝元件。所述电子装置还包括熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能因由所述电源电压导致的熔丝电流到所述熔丝元件的流动。所述熔丝感测电路还包括被适配成控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的。所述电子装置还包括控制器，其与所述熔丝感测电路通信并且被配置为接收表示所述熔丝感测电路的输出的输入信号。所述控制器还被配置为基于所述输入信号来生成控制信号。
在一些实施例中，所述电子装置为无线装置，例如蜂窝电话。
在一些实施方式中，本申请涉及一种无线装置，所述无线装置包括天线，其被配置为至少接收射频信号；以及接收模块，其被配置为接收和处理所述射频信号。所述接收模块具有半导体晶片和熔丝感测电路，所述半导体晶片包括集成电路和熔丝元件，所述熔丝感测电路与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由所述电源电压导致的熔丝电流到所述熔丝元件的流动。所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间生成的。所述接收模块还包括控制器，所述控制器与所述熔丝感测电路通信并且被配置成接收表示所述熔丝感测电路的输出的输入信号，并且基于所述输入信号来产生控制信号。
在一些实施例中，所述天线是例如分集天线。
根据一些教导，本申请涉及一种用于感测熔丝元件的状态的方法。所述方法包括：基本上同时接收使能信号和电源电压；并且基于所述使能信号使能由所述电源电压导致的熔丝电流到熔丝元件的流动。所述方法还包括控制所述熔丝电流的量；以及基于所述熔丝电流来产生表示所述熔丝元件的状态的输出，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的。
在一些实施例中，所述方法可还包括在接收到所述使能信号时使能由所述电源电压导致的参考电流到参考元件的流动，以及控制所述参考电流的量。所述输出的产生包括基于所述熔丝电流和所述参考电流来产生所述输出。
为了概述本申请的目的，本发明的某些方面、优点和新颖的特征已经在此进行了描述。应当理解，根据本发明的任意具体实施例不必然可以实现所有优点。因而，本发明可以以如下方式体现或执行，即在不必然实现如这里可教导或建议的其它优点的前提下，实现或优化如这里教导的一个优点或一组优点。
附图说明
图1示出一种包括熔丝感测电路的熔丝系统，所述熔丝感测电路具有一个或多个本文描述的特征。
图2示出在一些实施例中，具有一个或多个本文描述的特征的熔丝系统的一些或全部能够实施在半导体晶片上。
图3示出耦接到熔丝的熔丝感测电路的示例性实施例。
图4示出在一些实施例中，图1的熔丝系统的输出电路能够实施为置位-复位(SR)锁存电路。
图5A和5B示出图3的熔丝处于完整状态的示例。
图6A和6B示出图3的熔丝处于熔断状态的示例。
图7A-7D示出与感测例如图5A和5B的示例中处于完整状态的熔丝相关联的各定时图的示例。
图8A-8D示出与感测例如图6A和6B的示例中处于熔断状态的熔丝相关联的各定时图的示例。
图9A示出与图7A-7D的定时图相对应的各测量的定时轨迹。
图9B示出与图9A的测量的定时轨迹相关联的各测量的电流和电压。
图10A示出与图8A-8D的定时图相对应的各测量的定时轨迹。
图10B示出与图10A的测量的定时轨迹相关联的各测量的电流和电压。
图11描绘了可以在图3的感测电流控制块中使用的晶体管。
图12示出流过图11的晶体管的电流可以在器件尺寸增大时增大。
图13描绘了检测余量作为器件尺寸的函数的示例。
图14示出当晶体管的器件尺寸变化时，处于完整状态的熔丝的熔丝状态输出的示例值。
图15示出关于在较小器件尺寸时熔丝感测可靠性失效的示例。
图16示出当晶体管的器件尺寸变化时，处于完整状态的熔丝的熔丝状态输出的另外的示例值。
图17示出怎样能够选择一范围的器件尺寸以提供减小的器件尺寸和减小的器件电流的示例。
图18示出如何能够实施图17的配置使得器件尺寸范围或值与检测余量阈值间隔得足够开的示例。
图19示出图3的示例性熔丝检测配置的变型的示例。
图20示出图3的示例性熔丝检测配置的变型的另一示例。
图21示出对于与图15的示例类似的器件宽度值的输出电流和电压的示例。
图22示出在一些实施例中，具有本文描述的一个或多个特征的熔丝系统可以实施在电子系统中，用于初始化和/或重置一个或多个集成电路。
图23示出在一些实施例中，图22的电子系统可以是射频(RF)系统。
图24示出在一些实施例中，具有一个或多个本文描述的特征的熔丝系统可以实施在电子模块中。
图25示出在一些实施例中，具有一个或多个本文描述的特征的熔丝系统可以实施在RF模块中。
图26A-26D示出可以是图25的RF模块的更详细示例的RF模块。
图27描绘具有一个或多个本文描述的有益特征的示例性无线装置。
具体实施方式
这里提供的标题，如果有的话，仅仅是为了方便，不必然影响所要求保护的本发明的范围或含义。
在许多集成电路器件中，熔丝被广泛地用于存储值以提供有用的信息。例如，熔丝存储的值可以提供关于例如集成电路晶片的不同器件之间的部件到部件和/或工艺变化的信息。利用这种信息，可以适当地操作给定的集成电路晶片以提供改进的或期望的性能。在另一示例中，可将熔丝存储的值用作唯一代码以提供例如安全功能。
在一些实施例中，熔丝感测电路可被实施为在与集成电路晶片相关联的不同工艺极限(process corners)上可靠地操作。此外，集成电路晶片可以包括多个熔丝(例如，大于50)。因此，希望使熔丝感测电路相对紧凑，以允许相应的晶片也更紧凑。还希望使熔丝感测电路具有较小的瞬态电流消耗以允许相应的晶片更有电力效率。
图1描绘可提供前述所希望功能中的一些或全部的熔丝感测电路104。在一些实施例中，这样的熔丝感测电路可以是熔丝系统100的一部分，熔丝系统100配置为接收控制信号(Control)并产生具有用于熔丝102的熔丝状态的输出。所述熔丝被描绘为耦接到熔丝感测电路104，以允许熔丝感测电路104检测熔丝102的状态。在一些实施例中，熔丝102的这种经检测的状态能够由输出电路106处理，以提供熔丝状态的输出(熔丝状态Fuse State)。在此更详细地描述了与这种熔丝系统相关的示例。
图2示出了在一些实施例中，具有本文描述的一个或多个特征的熔丝系统100中的一些或全部可以实施在半导体晶片300上。这样的半导体晶片还可以包括使用熔丝系统100的集成电路302。在一些实施例中，与熔丝系统100相关联的熔丝可以形成为晶片300的一部分，并且基本上所有的熔丝系统100的熔丝感测电路(图1中的104)也可以实施在晶片300上。
图3示出了耦接到熔丝102的熔丝感测电路104的示例性实施例。为了说明的目的，应理解这样的熔丝实施在半导体晶片上，并且配置成处于第一状态(例如，完整状态)或第二状态(例如，熔断状态)。
在一些实施例中，熔丝102和参考电阻(例如，电阻器)Rref可形成熔丝块110。熔丝102在完整状态中可具有第一电阻R1，和在熔断状态中，可具有第二电阻R2。因此，熔丝102可以表示为具有两个电阻值R1，R2的可变电阻器。通常，与熔断状态相关联的第二电阻R2大于与完整状态相关联的第一电阻R1。
在一些实施例中，可选择参考电阻Rref以具有位于R1和R2之间的值，使得R1＜Rref＜R2。由于参考电阻Rref被用作参考值以区分R1和R2的值，Rref可被选择为与R1和R2中的每一个都足够地分开。例如，Rref可以被选择为在R1和R2之间的大约一半(例如，Rref＝(R1+R2)/2)。
在图3的示例中，熔丝102显示为沿着电压节点Vdd和地之间的第一路径来实施，并且参考电阻Rref被示出为沿着与第一路径大致电并联的第二路径来实施。从电压节点Vdd起，第一路径显示为包括晶体管PFET1、NFET1、NFET3和布置为串联到地的熔丝102。晶体管PFET1的源极显示为连接到电压节点Vdd，且晶体管PFET1的漏极显示为连接到晶体管NFET1的漏极。晶体管NFET1的源极显示为连接到晶体管NFET3的漏极，且晶体管NFET3的源极显示为连接到熔丝102的一侧。熔丝102的另一侧显示为连接到地。
类似地，从电压节点Vdd起，第二路径显示为包括晶体管PFET2、NFET2、NFET4和布置为串联到地的参考电阻Rref。晶体管PFET2的源极显示为连接到电压节点Vdd，且晶体管PFET2的漏极显示为连接到晶体管NFET2的漏极。晶体管NFET2的源极显示为连接到晶体管NFET4的漏极，且晶体管NFET4的源极显示为连接到参考电阻Rref的一侧。参考电阻Rref的另一侧显示为连接到地。
在图3的示例中，晶体管PFET1和PFET2被总体地标示为判决块140。在一些实施例中，这样的判决块可以实施为交叉耦接的判决块。例如，晶体管PFET1的栅极(143b)显示为耦接到晶体管PFET2的漏极(143a)并且限定第一输出节点141(Out1)，并且晶体管PFET2的栅极(143a)显示为耦接到晶体管PFET1的漏极(143b)并且限定第二输出节点142(Out2)。本文中参考图4描述可如何处理判决块140的该第一和第二输出的示例。
在图3的示例中，晶体管NFET1和NFET2被总体地标示为感测电流控制块130。在一些实施例中，这样的感测电流控制块可以配置为与熔丝感测电路104的感测操作相关联地控制瞬态电流。在图3的示例中，晶体管NFET1的栅极(134b)显示为与晶体管NFET2的栅极(134a)耦接以限定公共栅极节点132。该公共栅极节点(132)显示为耦接到电压节点Vdd(也标示为144)，使得晶体管NFET1和NFET2的栅极可从电压节点Vdd接收公共栅极电压。本文更详细地描述可如何配置这些晶体管(NFET1、NFET2)的示例。
在图3的示例中，晶体管NFET3和NFET4被总体地标示为感测使能块120。更具体地，晶体管NFET3的栅极显示为与晶体管NFET4的栅极耦接以限定公共栅极节点122。该公共栅极节点(122)显示为配置成接收感测使能信号，使得晶体管NFET3和NFET4的栅极可接收公共感测使能信号以允许瞬态电流流过分别与熔丝102和参考电阻Rref相关联的第一路径和第二路径。
在图3的示例中，晶体管PFET1和PFET2是p型场效应晶体管(FET)，并且晶体管NFET1、NFET2、NFET3和NFET4是n型FET。然而，将理解的是，本申请的一个或多个特征还可以利用用于前述晶体管中的一些或全部的其他类型的FET来实现。还将理解，本申请的一个或多个特征也可利用其他类型的晶体管来实现，包括双极结型晶体管。
在一些实施例中，晶体管PFET1、PFET2、NFET1、NFET2、NFET3和NFET4可被实现为例如绝缘体上硅(SOI)器件。将理解的是，这样的晶体管也可以被实现为其他类型的半导体器件。
图4示出在一些实施例中，图1的输出电路106可以被实现为置位-复位(SR)锁存电路106。这样的SR锁存电路可以包括如图所示地布置的第一和第二与非(NAND)门150、152和反相器154。
更具体地，第一与非门150可以接收图3的判决块140的第一输出(Out1)(来自节点141)作为输入。类似地，第二与非门152可以接收图3的判决块140的第二输出(Out2)(来自节点142)作为输入。第一与非门150的输出可以被提供作为第二与非门152的另一输入，并且第二与非门152的输出可以被提供作为第一与非门150的另一输入。
第二与非门152的输出可被提供作为反相器154的输入，反相器154的输出可用作熔丝系统(图1中的100)的输出。这样的输出可以包括关于熔丝状态(例如，完整状态或熔断状态)的信息。
图5A和5B示出了图3的熔丝102处于完整状态(具有电阻R1)的示例。图6A和6B示出了图3的熔丝102处于熔断状态(具有电阻R2)的示例。
在图5A和图5B中，感测使能块(图3中的120)示出为被使能，使得晶体管NFET3和NFET4中的每一个被提供有使能栅极电压，以便允许相应的瞬态电流在电压节点Vdd和地之间通过。熔丝102处于完整状态，使得其电阻R1小于参考电阻Rref。因此，判决块(图3中的140)的第一输出(Out1)的幅值大于第二输出(Out2)的幅值，使得差Out1–Out2具有正值。在判决块140的这样的输出(Out1、Out2)的情况下，SR锁存电路(图4中的106)生成逻辑低输出(Output)以指示熔丝状态是完整的。
在图6A和图6B中，感测使能块(图3中的120)示出为被使能，使得晶体管NFET3和NFET4中的每一个被提供有使能栅极电压，以便允许相应的瞬态电流在电压节点Vdd和地之间通过。熔丝102处于其熔断状态，使得其电阻R2大于参考电阻Rref。因此，判决块(图3中的140)的第一输出(Out1)的幅值小于第二输出(Out2)的幅值，使得差Out1-Out2具有负值。在判决块140的这样的输出(Out1、Out2)的情况下，SR锁存电路(图4中的106)生成逻辑高输出(Output)以指示熔丝状态是熔断的。
图7A-7D示出了与在完整状态下感测熔丝相关联的各种定时图的示例(例如，如在图5A和5B的示例中)。图8A-8D示出了与在熔断状态(例如，如在图6A和6B的示例中)下感测相关联的各种定时图的示例。
在一些实施例中，图3、图5A和图6A的熔丝感测电路104的操作可以基于诸如次级电源电压Vio的已知电源电压的斜升。每当需要重置(例如，通电重置(POR))时，可实施该Vio斜升。在此重置期间，可如本文中所描述的那样感测各种熔丝的状态以允许适当地配置相关集成电路。
因此，在图7A和图8A中的每一个中，Vio在时间T1处开始从低值斜升到在时间T2处达到的高值。此斜升被显示为持续一持续时间ΔTA。在Vio的斜升期间，或当Vio达到高值时，POR信号可从低状态转变到高状态，且POR的此高状态可用于执行各种重置功能。
在一些实施例中，电源电压(例如，在图3中的电源节点144处提供的Vdd)可以由Vio提供，或者基本上跟随Vio。应当理解，在一些实施例中，电源电压可以由另一来源提供。
在一些实施例中，(POR-杠)信号可从前述Vio及POR获得，且可将此/>信号用作提供给感测使能节点(例如，图3中的122)的感测使能信号。因此，在图7B和图8B中的每一个中，感测使能/>信号显示为在低状态和高状态之间转变，大约在时间T1和T2之间。在所示的示例中，感测使能/>信号的这种转变显示为包括在ΔTB持续时间期间具有第一斜率的第一部分和在ΔTC持续时间期间具有第二斜率的第二部分。在该示例中，第一斜率大于第二斜率。在大约时间T2处，当POR信号变为高时，感测使能/>信号显示为急剧地向下转变回到低状态。
当感测使能信号达到足够高的值时，瞬态电流可以流过感测使能晶体管NFET3(用于熔丝102)和NFET4(用于参考电阻Rref)，从而产生输出节点Out1、Out2处的电压之间的非零差。这样的电压差在本文中也被描述为Out1-Out2，并且可以是正的(例如，当熔丝是完整的时)或负的(例如，当熔丝熔断时)。
在图7C和8C中，这样的电压差(Out1-Out2)被描绘为Vout1–Vout2，并且可以从大约0值改变为正值(例如，+V)或负值(例如，+V)。在图7C中，熔丝处于完整状态；因此，当感测使能信号转变到高状态时，Vout1-Vout2变为正。例如，Vout1-Vout2显示为在时间T1之后的一段时间(当感测使能/>信号开始增加时)保持在大约为零，并且然后开始增加直到达到大约时间T2。此时，Vout1-Vout2显示为急剧地跳到正值(+V)。
在图8C中，熔丝处于熔断状态；因此，当感测使能信号转变到高状态时，Vout1-Vout2变为负。例如，Vout1-Vout2显示为在时间T1之后的一段时间(当感测使能信号开始增加时)保持在大约为零，并且然后开始减小直到达到大约时间T2。此时，Vout1-Vout2显示为急剧地下降到负值(-V)。
如本文中所描述的，第一输出电压Vout1和第二输出电压Vout2(本文中也称作Out1、Out2)可以被图4的输出电路106(例如，置位-复位(SR)锁存电路)使用，以产生表示所感测熔丝的状态的输出信号。还如本文中参考图5和图6所描述的，当熔丝是完整的时，这样的输出信号可以是低的，并且当熔丝被熔断时，这样的输出信号可以是高的。
在图7D和8D中，描绘了这样的熔丝状态输出信号。在熔丝处于完整状态的图7D中，熔丝状态输出显示为在时间T1开始处于低状态，并且在时间T2保持处于低状态。在熔丝处于熔断状态的图8D中，熔丝状态输出显示为如图7D示例中开始处于低状态，并且然后在T1和T2之间的时间急剧向上转变。从这样的向上的值，熔丝状态输出继续增加，直到其在大约T2达到高值。
在一些实施例中，即使在T2处熔丝状态输出信号未达到完全高值，也可以确定熔丝处于熔断状态。例如，在急剧增加的值(在T1和T2之间的时间)与完全高值(在大约T2处)之间的熔丝状态输出值，可以用于确定熔丝处于熔断状态。类似地，在相同时间(T1和T2之间)之后保持在低值的熔丝状态输出值可以用于确定熔丝处于完整状态。
基于定时图的前述示例可以看出，熔丝状态输出信号可以足够低(如图7D中，当熔丝保持完整时)或足够高(如图8D中，当熔丝熔断时)，以允许在Vio斜升时段结束之前(在时间T2)确定熔丝状态。因此，可以看出，图3的熔丝感测电路104可以允许快速且有效地确定熔丝状态。
图9A示出了与图7A-7D的定时图相对应的各种测量的定时轨迹(如图5A和5B的示例中的处于完整状态的熔丝的感测)。图9A还示出了测量的POR定时轨迹。
图9B示出了与图9A的测量的定时轨迹相关联的各种测量的电流和电压。更具体地，上面的图示出了(当熔丝处于完整状态时)从熔丝感测电路的电源测量的总瞬态电流(I_fuse)，其中I_fuse通常跟随图9A的感测使能电压的迹线。中间的图示出了在熔丝处的测量电流(Iout1)和在参考电阻Rref处的测量电流(Iout2)。下面的图示出了在第一输出处的测量电压(Vout1)和在第二输出处的测量电压(Vout2)。由于熔丝处于完整状态，所以当熔丝感测电路被充分使能时，Vout1>Vout2。因此，在斜变时段期间，Iout1大于Iout2。
图10A示出了与图8A-8D的定时图(在如图6A和6B示例中的熔断状态中对熔丝的感测)相对应的各种测量的定时轨迹。图10A还示出了测量的POR定时轨迹。
图10B示出了与图10A的测量的定时轨迹相关联的各种测量的电流和电压。更具体地，上面的图示出了(当熔丝处于熔断状态时)从熔丝感测电路的电源测量的总瞬态电流(I_fuse)，其中I_fuse通常跟随图10A的感测使能电压迹线。中间的图示出了在熔丝处的测量电流(Iout1)和在参考电阻Rref处的测量电流(Iout2)。下面的图示出了在第一输出处的测量电压(Vout1)和在第二输出处的测量电压(Vout2)。由于熔丝处于熔断状态，所以当熔丝感测电路被充分使能时，Vout2>Vout1。因此，在斜变时段期间，Iout2大于Iout1。
参考图9B和10B的示例，应注意，所测量的电流迹线(I_fuse、Iout1、Iout2)通常跟随感测使能信号，使得当感测使能信号被关断时，电流迹线急剧地下降到近似零。然而，在感测使能信号被关断之后，所测量的电压Vout1及Vout2显示为维持其对应的状态电压。本文中参考图19更详细地描述可如何维持此类电压的示例。
如参考图7-10所描述的，需要或期望Vout1和Vout2之间的足够量的差，以可靠地产生适当的熔丝状态输出。另外，优选的是使熔丝感测电路利用减小的电流和空间。图11-18示出了这样的设计考虑可以如何实现为提供可以使用减小的电流的熔丝感测电路，实现为具有一个或多个减小的尺寸的器件，和/或如何使这样的设计考虑可靠的各种示例。
图11描绘了可以在图3的感测电流控制块130中应用的晶体管134。针对晶体管NFET1和NFET2(图3中的134b和134a)中的每一个来实施此晶体管。为了描述的目的，这样的晶体管可以表示为具有宽度为W和长度为L的有源区域的矩形形状的器件。在这样的有源区域上，漏极(D)、源极(S)和栅极(G)触点可以实现为允许在施加适当的栅极电压时电流在漏极和源极之间流动。
如通常所理解的，较大尺寸的晶体管通常允许更大量的电流流动。电流对晶体管尺寸的这种依赖性可归因于例如晶体管的导通电阻(Ron)作为尺寸的函数而变化。例如，假设两个晶体管具有相同的长度尺寸，较大宽度的晶体管将比较小宽度的晶体管具有更低的导通电阻。
因此，并且如图12所示，通过图11的晶体管134的电流(曲线图160)显示为随着器件尺寸(例如，对于L的给定值，W/L)增加而增加。在这种情况下，由于器件更小，还由于减小了电流，实现了减小的器件尺寸W/L。
然而，超过某一值的器件尺寸W/L的减小可导致熔丝感测可靠性的失效或降低。例如，图13描绘了检测余量(曲线图162)(为了说明的目的，其可以被定义为Vout1和Vout2(也称为Out1和Out2)之间的差的绝对值)作为器件尺寸W/L的函数。在这样的关系中，可以看到，随着器件尺寸W/L减小，检测余量在部分164中增加，这通常是所期望的。然而，当器件尺寸继续减小超过W/L的某个值到表示为168的区域中，检测余量急剧减小，如部分166所示。随着检测余量的急剧下降，熔丝感测可靠性也迅速降低。本文中更详细地描述与此熔丝感测可靠性相关的示例。
图14示出了当晶体管(图11中的134、图3中的134a或134b)的器件尺寸W/L变化时，对于处于完整状态的熔丝的熔丝状态输出的值(例如，如图7D的示例中))。在图14的示例中，器件的长度尺寸(L)处于0.350μm的值，并且器件的宽度尺寸(D)以0.1μm的步长从1.5μm变化到0.5μm。
如本文中参考图7D和9A所述的，熔丝处于完整状态将导致示例性熔丝状态输出处于低状态(例如，约0v)。在图14的示例中，对于D大于或等于0.9μm的值，观测到这样的正确熔丝状态输出值0V。然而，对于D的值小于0.9μm，针对所述熔丝状态输出值产生不正确值(例如，在约1.8v处的高状态值)。
图15示出了与前述熔丝感测可靠性在较小器件尺寸下的失效相关的附加示例。在图15中，示出对于图14的各种器件尺寸中的一些，在输出Out1，Out2处的电流Iout1、Iout2和电压Vout1、Vout2的迹线(类似于图9A和9B的示例)。如参考图9A和9B所描述的，当熔丝处于完整状态时，在斜变时段期间，Iout1一般应大于Iout2，且Vout1也应大于Vout2。
参考图15的示例的Iout1和Iout2曲线图，可以看出，对于器件宽度值W＝1.2μm、1.1μm、1.0μm、和0.9μm，Iout1的确大于iout2。然而，对于器件宽度值W＝0.8μm，0.7μm，0.6μm和0.5μm，Iout1小于Iout2。
参考图15的示例中的Vout1和Vout2曲线图，可以看出，对于器件宽度值W＝1.2μm、1.1μm、1.0μm和0.9μm，Vout1确实大于Vout2。然而，对于器件宽度值W＝0.8μm、0.7μm、0.6μm和0.5μm，Vout1小于Vout2，从而导致错误的熔丝状态输出值。
图16示出了当晶体管(图11中的134，图3中的134a或134b)的器件尺寸W/L变化时，对于处于完整状态的熔丝，熔丝状态输出(例如，如图7D的示例中)值的另一示例。在图16的示例中，器件的长度尺寸(L)是示例性值10μm(其明显大于图14的示例)，并且器件的宽度尺寸(D)以步长0.5μm从5.0μm变化到0.5μm。
类似于图14的示例，可以看到，当宽度尺寸D小于2.0μm时，熔丝状态输出值变成错误的值。值得注意的是，这样的阈值比图14的示例中的示例性阈值0.9μm大大约2倍。然而，在图16的示例中，器件的长度L(10μm)远大于图14的示例中的长度L，0.350μm。因此，可以看到，长度尺寸L和宽度尺寸D中的任一个或两个可以被调整以适应熔丝感测可靠性、器件尺寸、和器件电流中的一些或全部。
图17示出如何选择器件尺寸W/L的范围170(例如，对于给定的长度L)以提供减小的器件尺寸和减小的器件电流。标示为160的曲线图用于器件(例如，图11中的晶体管134，图3中的134a或134b)的瞬态电流，类似于图12的示例，并且包括部分164和166的曲线图用于检测余量，类似于图13的示例。
在图17的示例中，器件尺寸W/L的范围170能够选择为包括在检测余量迅速崩溃(break down)之前(部分166)的器件尺寸W/L的下限(在部分164)。这一范围可提供最小的器件尺寸和最小的瞬态电流，同时提供可接受的熔丝感测可靠性。
在一些应用中，因为在熔丝感测可靠性可以迅速改变前，器件尺寸具有非常小的余量，因此，具有接近检测余量崩溃的器件尺寸可能不是所希望的。因此，在一些实施例中，器件尺寸的范围或值可以远离检测余量阈值，以便在器件尺寸方面提供足够的安全余量。虽然这种器件尺寸范围或值将大于图17的示例，并且还具有较大的瞬态电流，存在较大的装置尺寸余量(在熔丝感测可靠性方面崩溃(breakdown)之前)可以是理想的。
图18示出如何实施前述配置以使得器件尺寸范围或值与检测余量阈值充分分开的示例。为了图18的描述目的，假设器件长度L具有给定值。假设W1是器件宽度范围的下限，其中检测余量可以如所希望的那样生成。还假设W2是例如由器件设计确定的器件宽度的上限。
这样的器件宽度范围(W1到W2)产生了检测余量值的范围，并且这样的检测余量值的范围可以被适当地归一化以提供M1至M2的范围(对应于归一化部分164')。类似地，这样的器件宽度范围(W1到W2)产生瞬态电流值的范围，并且这样的瞬态电流值的范围可以被适当地归一化以提供I1到I2的范围(对应于归一化曲线160')。
在一些实施例中，这样归一化的检测余量曲线164'和归一化的瞬态电流曲线160'的交叉点172可以用作针对器件所选择的宽度。可以看到，在熔丝检测可靠性崩溃之前，这样的器件宽度在宽度尺寸方面提供了足够的余量。
参考图17和18的示例，可以看出，曲线160和164的相对位置(图17中)和曲线160'和164'的相对位置(图18中)依赖于竖直刻度值。例如，如果图17中瞬态电流使用另一刻度，则曲线160可以高于检测余量曲线164、低于检测余量曲线164、或与检测余量曲线164相交。因此，如图18中所示的两个垂直刻度的归一化可以提供确定交叉点17的更通用的方法。例如，用于归一化检测余量和归一化瞬态电流的竖直刻度可以被设置为在它们各自的竖直轴上绘制时具有相等的位置和间隔。
在一些实施例中，器件尺寸宽度W(对于给定的长度L)可以以其它方式选择。例如，假设图中存在可以可靠地实现熔丝感测的宽度范围(例如图18中从W1到W2的范围)。在这样的情况下，当所选宽度W选择为W1时，器件宽度余量可以定义为0％，和当W选择为W2时，器件宽度余量可以定义为100％。在一些实施例中，所选择的宽度W选择可提供的器件宽度余量为例如零或多个百分比，至少1％、至少5％、至少10％、至少20％、至少30％、至少40％、或至少50％。在一些实施例中，所选择的宽度W选择可以提供的器件宽度余量的范围为例如0％-10％、10％-20％、20％-30％、30％-40％、或40％-50％。
图19示出了对图3的熔丝感测配置的变型。在图19的示例中，判决块140、感测电流控制块130、感测使能块120可与图3配置中的对应块相似。
在图19的示例中，输出节点Out1，Out2中的每一个可切换地耦接至电压节点Vdd(144)。例如，第一开关S2(例如，PFET)(180a)可以实施成与PFET2电并联(143a)，并且第二开关S1(例如，PFET)(180b)可以实施成与PFET1(143b)电并联。第一开关S2和第二开关S1中的每一个都可以通过施加使能信号而导通，并通过移除这样的使能信号而断开。
在一些实施例中，(POR-b杠)信号可用于使第一开关S2和第二开关S1中的每一个使能或失能。如本文参考图7-10所描述的，/>信号可以用作对于感测使能块120的感测使能信号。一旦感测过程完成，则这样的/>信号显示为返回到低状态(例如，在大约时间T2)。
在图19的示例中，提供给第一开关S2和第二开关S1的使能信号可以基于相同的信号。例如，提供给S2和S1中每一个的使能信号在/>信号斜升(并且实现熔丝感测)时可以为高，并且当/>信号返回到低状态(以禁止感测使能块120)时，为低。在这种配置中，与第一开关S2和第二开关S1相关联的可切换的耦接路径中的每一个在熔丝感测操作期间是不导电的，并且在感测操作完成时是导电的。这样的导电耦接路径允许输出节点Out1、Out2中的每一个达到电压Vdd，并且帮助阻止对输出节点Out1、Out2的任意类型的电压干扰。因此，来自SR锁存电路(例如图4)的熔丝状态输出可以以更稳定的方式保持。
图20示出了对图3的熔丝感测配置的另一变型。在图20的示例中，判决块140、感测电流控制块130、和感测使能块120可与图3的配置中的对应块相似。
在图20的实例中，判决块140中的每个节点141、142可以通过可切换的电阻性路径耦接到其各自的输出节点(Out1或Out2)以提供残余电压放电功能。例如，节点141可以通过第一路径190a耦接到第一输出节点Out1，节点142可以通过第二路径190b耦接到第二输出节点Out2，其中第一路径190a具有与第一开关S4(例如，PFET)串联的输出电阻Rout，第二路径190b具有与第二开关S3(例如，PFET)串联的输出电阻Rout。第一开关S4和第二开关S3中的每一个都可以通过施加使能信号而导通，并且通过移除这样的使能信号而断开。
在一些实施例中，POR信号可用于使能或禁止第一开关S4和第二开关S3中的每一个。如本文参考图7-10所述，在感测操作期间，POR信号保持为低，且当感测操作完成时，POR信号变高。因此，基于POR信号的所述定时，对于第一开关S4和第二开关S3中的每一个，使能信号在感测操作过程中可以为高(以导通对应的开关)，并且当感测操作完成时，变低(以关断相应的开关)。
在上述配置中，从节点141、142到它们各自的输出节点Out1、Out2的可切换电阻性路径可提供额外的放电路径以帮助维持节点141，142更接近于地。当Vio信号初始地进行斜升时，这样的配置对于获得正确的感测值是重要的。
应注意，电阻性路径190a、190b中的输出电阻Rout的增加可允许熔丝感测电路即使具有较小尺寸的器件也保持正确的功能。如参考图14和15所述，为提供正确的熔丝状态输出值，示例性器件的最小宽度W(对于长度L为0.350μm)为0.9μm。然而，在图20的配置中，在宽度W低至0.5μm的情况下，可以获得正确的熔丝状态输出值。
图21示出了对于与图15的示例中类似宽度值(L＝0.350μm)的Iout1，Iout2，Vout2和Vout1的示例。如图21所示，电流曲线和电压曲线中的每一个都被分组在单个簇中，而不是两个单独的簇(其中由于较小的宽度，一个簇对应于不正确的熔丝状态值)。
值得注意的是，图20和21的示例中的电阻性路径190a、190b的增加可以提供前述有利特征(例如，能够使器件尺寸更小)，但代价是使熔丝感测电路略大。因此，取决于特定的设计，可以使用或不使用这样的电阻性路径。
图22示出了在一些实施例中，具有如本文所述的一个或多个特征的熔丝系统100可以在电子系统400中实现，用于初始化和/或重置一个或多个集成电路。这样的电子系统可以配置为通过控制系统404和POR电路402接收诸如Vio信号的信号。POR电路402可以产生POR信号和相关信号，例如信号，并且将这样的信号提供给控制系统404以及熔丝系统100。基于这样的信号，熔丝系统100可以确定与一个或多个集成电路相关联的各个熔丝的状态，并且将这样的熔丝状态提供给控制系统404。基于这样的熔丝状态，控制系统404可产生控制信号406以初始化和/或重置一个或多个集成电路。
图23示出在一些实施例中，图22的电子系统400可以是例如射频(RF)系统410。这样的RF系统可以包括如本文所述的具有一个或多个特征的熔丝系统100。这种熔丝系统可以用于初始化和/或重置一个或多个集成电路，包括一个或多个RF电路。此RF系统可被配置成通过例如MIPI(移动行业处理器接口)控制器414和POR电路412的控制系统来接收信号，例如，Vio信号。POR电路412可以生成POR信号和诸如信号的相关信号，并且将这样的信号提供到MIPI控制器414以及熔丝系统100。基于这样的信号，熔丝系统100可以确定与一个或多个RF电路相关联的各种熔丝的状态，并且将这样的熔丝状态提供给MIPI控制器414。基于这样的熔丝状态，MIPI控制器414可以生成控制信号416以初始化和/或重置一个或多个RF电路。
图24示出在一些实施例中，具有如本文所述的一个或多个特征的熔丝系统100可以实施在电子模块500中。此模块可包含被配置成接纳多个部件的封装衬底502，所述多个部件包含具有集成电路的一或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可以感测如本文所描述的这些熔丝状态，并且将这样的信息提供给控制系统404。控制系统404可以基于这样的熔丝状态来生成控制信号，并且这样的控制信号可以用于初始化和/或重置一个或多个半导体晶片中的一个或多个集成电路504。
图25示出在一些实施例中，具有如本文所述的一个或多个特征的熔丝系统100可以实施在RF模块510中。此模块可包含被配置成接纳多个部件的封装衬底512，所述多个部件包含具有RF电路的一或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可以感测如本文所描述的这些熔丝状态，且将此信息提供给例如MIPI控制器的控制器414。控制器414可以基于这样的熔丝状态来生成控制信号，并且这样的控制信号可以用于初始化和/或重置一个或多个半导体晶片中的一个或多个RF电路514。
图26A-26D示出了RF模块，其可以是图25的RF模块的更具体的示例。图26A示出在一些实施例中，图25的RF模块510可以被实现为前端模块(FEM)510。这样的模块可以包括具有与前端(FE)架构相关联的RF电路的一个或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可以感测如本文所描述的这些熔丝状态，且将此信息提供到控制器414，例如，MIPI控制器。控制器414可以基于这样的熔丝状态来生成控制信号，并且这样的控制信号可以用于初始化和/或重置与前端架构相关联的一个或多个RF电路514。
图26B示出在一些实施例中，图25的RF模块510可被实现为功率放大器模块(PAM)510。这样的模块可以包括具有与功率放大器和相关电路相关联的RF电路的一个或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可感测如本文所描述的这些熔丝状态，且将此信息提供到控制器414，例如，MIPI控制器。控制器414可基于这样的熔丝状态来产生控制信号，且这样的控制信号可用于初始化和/或重置与功率放大器及相关电路相关联的一个或多个RF电路514。
图26C展示在一些实施例中，图25的RF模块510可实施为开关模块510(例如，天线开关模块(ASM))。这样的模块可以包括具有与开关和相关电路相关联的RF电路的一个或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可感测如本文所描述的这些熔丝状态，且将此信息提供到控制器414，例如，MIPI控制器。控制器414可基于这些熔丝状态来产生控制信号，且这些控制信号可用于初始化和/或重置与开关及相关电路相关联的一或多个RF电路514。
图26D示出在一些实施例中，图25的RF模块510可被实现为分集接收(DRx)模块510。这样的模块可以包括具有与低噪声放大器(LNA)、开关等和相关电路相关联的RF电路的一个或多个半导体晶片。如本文所述，这种半导体晶片可以包括具有不同状态的多个熔丝。因此，熔丝系统100可感测如本文所描述的这些熔丝状态，且将此信息提供到控制器414，例如，MIPI控制器。控制器414可基于这些熔丝状态来生成控制信号，并且这些控制信号可用于初始化和/或重置与LNA、开关等以及相关电路相关联的一个或多个RF电路514。
在一些实现中，具有本文描述的一个或多个特征的架构、器件和/或电路可被包括在诸如无线装置之类的RF器件中。这样的架构、器件和/或电路可直接实施在无线装置中、在如本文中所描述的一个或多个模块化形式中、或在其某种组合中。在一些实施例中，这样的无线装置可包含例如蜂窝式电话、智能电话、具有或不具有电话功能的手持式无线装置、无线平板计算机、无线路由器，无线接入点、无线基站等，尽管在无线装置的情形中进行了描述，但应理解，本申请的一个或多个特征也可以实施在诸如基站之类的其他RF系统中。
图27描绘了具有本文所描述的一个或多个有利特征的示例性无线装置1400。在一些实施例中，具有如本文中所描述的一个或多个特征的熔丝系统可实施在这样的无线装置中的若干位置中。例如，在一些实施例中，这些有利特征可以实施在诸如前端模块510a、功率放大器模块510b、开关模块510c、分集接收模块510d和/或分集RF模块510e的模块中。
在图27的实例中，功率放大器(PA)1420可以从收发器1410接收其相应的RF信号，收发器1410可以被配置和操作以产生待放大和发射的RF信号，并且处理所接收到的信号。收发器1410显示为与基带子系统1408交互，基带子系统1408被配置成提供适合于用户的数据和/或话音信号与适合于收发器1410的RF信号之间的转换。收发机1410还显示为连接到功率管理部件1406，功率管理部件1406被配置成管理用于无线装置1400的操作的功率。这样的功率管理还可以控制基带子系统1408和无线装置1400的其它部件的操作。
基带子系统1408显示为连接到用户接口1402，以便于向用户提供和从用户接收的话音和/或数据的各种输入和输出。基带子系统1408还可以连接到存储器1404，存储器1404被配置为存储数据和/或指令以便于无线装置的操作和/或为用户提供信息的存储。
在图27的示例中，分集接收模块510d可以相对地靠近一个或多个分集天线(例如，分集天线1426)来实现。这样的配置可以允许通过分集天线1426接收的RF信号被处理(在一些实施例中，包括由LNA进行的放大)，其中对来自分集天线1426的RF信号几乎没有或没有损失噪声和/或几乎没有或没有添加噪声。来自分集接收模块510d的这样的经处理信号可接着通过一个或多个信号路径(例如，通过有损线1435)路由到分集RF模块510e。
在图27的示例中，主天线1416可被配置成例如便于传送来自PA 1420的RF信号。来自PA 1420的这些经放大的RF信号可经由相应匹配网络1422、双工器1424和AM天线开关1414路由到天线1416。在一些实施例中，还可以通过主天线来实现接收操作。与这样的接收操作相关联的信号可以通过天线开关1414和相应的双工器1424路由到接收器电路。
许多其它无线装置配置可利用本文中所描述的一或多个特征。例如，无线装置不需要是多频带装置。在另一示例中，无线装置可以包含诸如分集天线的额外天线和诸如Wi-Fi、蓝牙及GPS的额外连接性特征。
除非上下文另外清楚地要求，否则贯穿说明书和权利要求书，词语“包括”、“包含”等应以包含性的意义进行解释，而不是排他的或穷尽的意义；也就是说，在“包括但不限于”的意义上。如本文中一般所使用的，词语“耦接”是指两个或更多个元件，它们或者直接连接或者借助于一个或多个中间元件进行连接。另外，在本申请中使用时，词语“本文中”、“上述”、“下述”或者类似含义的词语应当是指本申请作为整体，而不是本申请的任何特定部分。在上下文允许的情况下，以上详细描述中使用单数或复数的词语也可分别包括复数或单数。该词语“或”、“或者”关于两个或更多个项目的列表，该词语覆盖了该词语的所有以下解释：列表中的任何项目、列表中的所有项目、以及列表中的项目的任何组合。
本发明的实施例的以上详细描述并非旨在是穷尽性的或将本发明限制于以上公开的精确形式。虽然上文出于说明目的描述了本发明的特定实施例及示例，但所属领域的技术人员将认识到，在本发明的范围内，各种等效修改是可能的。例如，虽然以给定的顺序呈现了过程或块，但是替代实施例可以执行具有步骤的例程，或者以不同顺序采用具有块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。这些过程或块中的每一个可以以各种不同的方式来实现。还有，虽然过程或块有时被示出为串行地执行，但是这些过程或块可以替代地并行地执行，或者可以在不同的时间执行。
本文中提供的本发明的教导可以应用于其它系统，不一定是上面描述的系统。上面描述的各个实施例的元件和动作可以组合来提供其它实施例。
尽管已经描述了本发明的一些实施例，这些实施例只是作为示例来呈现的，不旨在限制本申请的范围。的确，本文中描述的新颖的方法和系统可以以各种各样的其它形式来具体表现，而且在不偏离本申请对精神的前提下，对本文所描述的方法和系统可以做出各种各样的省略、替代和修改。所附的权利要求书及其等同旨在覆盖落入本申请的范围和精神的形式或改型。

Claims (49)

1.一种熔丝状态感测电路，包括：
使能块，其被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到熔丝元件的流动；
电流控制块，其被适配为控制所述熔丝电流的量；以及
判决块，其被实施成基于所述熔丝电流来产生表示所述熔丝元件的状态的输出，其中所述输出在所述电源电压的所述施加的斜升部分期间产生，
所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间。
2.根据权利要求1所述的熔丝状态感测电路，其中，所述使能块进一步配置成在接收到所述使能信号时使能由所述电源电压导致的参考电流到参考元件的流动，所述电流控制块进一步适配成控制所述参考电流的量，所述判决块进一步实施成基于所述熔丝电流和所述参考电流来产生所述输出。
3.根据权利要求2所述的熔丝状态感测电路，其中，所述判决块包括用于接收所述电源电压的电源节点，使得所述判决块接收所述电源电压。
4.根据权利要求2所述的熔丝状态感测电路，其中，所述判决块、所述使能块和所述电流控制块通过位于被配置为接收所述电源电压的电源节点和被配置为连接到所述熔丝元件的熔丝节点之间的熔丝电流路径来互连。
5.根据权利要求4所述的熔丝状态感测电路，其中，所述判决块、所述使能块及所述电流控制块进一步通过位于所述电源节点与被配置成连接到参考元件的参考节点之间的参考电流路径来互连。
6.根据权利要求5所述的熔丝状态感测电路，其中，所述参考元件包括参考电阻。
7.根据权利要求5所述的熔丝状态感测电路，其中所述熔丝元件的一端连接到所述熔丝节点，且所述熔丝元件的另一端连接到地，且所述参考元件的一端连接到所述参考节点且所述参考元件的另一端连接到地，使得所述熔丝电流路径和所述参考电流路径在所述电源节点和所述地之间是电并联的。
8.根据权利要求5所述的熔丝状态感测电路，其中，所述熔丝电流路径包括在所述电源节点和所述熔丝节点之间串联地实施的判决晶体管、电流控制晶体管和使能晶体管。
9.根据权利要求8所述的熔丝状态感测电路，其中所述判决晶体管连接到所述电源节点且所述使能晶体管连接到所述熔丝节点，使得所述电流控制晶体管位于所述判决晶体管与所述使能晶体管之间。
10.根据权利要求8所述的熔丝状态感测电路，其中，所述参考电流路径包括在所述电源节点与所述参考节点之间串联地实施的判决晶体管、电流控制晶体管及使能晶体管。
11.根据权利要求10所述的熔丝状态感测电路，其中，所述判决晶体管连接到所述电源节点且所述使能晶体管连接到所述参考节点，使得所述电流控制晶体管位于所述判决晶体管与所述使能晶体管之间。
12.根据权利要求10所述的熔丝状态感测电路，其中，所述熔丝电流路径的所述使能晶体管和所述参考电流路径的所述使能晶体管是所述使能块的一部分。
13.根据权利要求12所述的熔丝状态感测电路，其中所述熔丝电流路径的所述使能晶体管和所述参考电流路径的所述使能晶体管中的每一个包括栅极、源极和漏极，以允许在施加栅极电压时电流在所述漏极与所述源极之间流动。
14.根据权利要求13所述的熔丝状态感测电路，其中，每个使能晶体管是n型场效应晶体管。
15.根据权利要求13所述的熔丝状态感测电路，其中，所述参考电流路径的所述使能晶体管的所述源极连接到所述参考节点，且所述熔丝电流路径的所述使能晶体管的所述源极连接到所述熔丝节点。
16.根据权利要求13所述的熔丝状态感测电路，其中，每个使能晶体管的所述栅极连接到使能节点，用于接收所述使能信号作为所述栅极电压。
17.根据权利要求10所述的熔丝状态感测电路，其中，所述熔丝电流路径的所述电流控制晶体管和所述参考电流路径的所述电流控制晶体管是所述电流控制块的一部分。
18.根据权利要求17所述的熔丝状态感测电路，其中，所述熔丝电流路径的所述电流控制晶体管和所述参考电流路径的所述电流控制晶体管中的每一个包括栅极、源极和漏极，以允许在施加栅极电压时电流在所述漏极和所述源极之间流动。
19.根据权利要求18所述的熔丝状态感测电路，其中，每个电流控制晶体管是n型场效应晶体管。
20.根据权利要求18所述的熔丝状态感测电路，其中，所述参考电流路径的所述电流控制晶体管的所述漏极连接到所述参考电流路径的所述判决晶体管的漏极，且所述熔丝电流路径的所述电流控制晶体管的所述漏极连接到所述熔丝电流路径的所述判决晶体管的漏极。
21.根据权利要求18所述的熔丝状态感测电路，其中，每个电流控制晶体管的所述栅极连接到所述电源节点，使得所述栅极接收所述电源电压作为所述栅极电压。
22.根据权利要求10所述的熔丝状态感测电路，其中，所述熔丝电流路径的所述判决晶体管和所述参考电流路径的所述判决晶体管是所述判决块的一部分。
23.根据权利要求22所述的熔丝状态感测电路，其中，所述判决块还包括沿所述参考电流路径的第一输出节点，以及沿所述熔丝电流路径的第二输出节点，其中所述第一输出节点和第二输出节点被配置成基于所述熔丝元件的状态来提供相应的输出电压。
24.根据权利要求23所述的熔丝状态感测电路，其中，所述熔丝电流路径的所述判决晶体管和所述参考电流路径的所述判决晶体管中的每一个包括栅极、源极和漏极，使得每个判决晶体管的源极连接到所述电源节点且每个判决晶体管的漏极连接到所述第一输出节点和所述第二输出节点中的相应一个。
25.根据权利要求24所述的熔丝状态感测电路，其中，每个判决晶体管是p型场效应晶体管。
26.根据权利要求24所述的熔丝状态感测电路，其中，所述参考电流路径的所述判决晶体管和所述熔丝电流路径的所述判决晶体管交叉耦接，使得一个判决晶体管的所述栅极连接到另一判决晶体管的所述漏极。
27.根据权利要求26所述的熔丝状态感测电路，其中，所述判决块的所述输出包含所述第一输出电压与所述第二输出电压之间的差。
28.根据权利要求27所述的熔丝状态感测电路，其中，所述判决块被配置成使得当所述熔丝元件处于完整状态时所述输出具有正值，和当所述熔丝元件处于熔断状态时所述输出具有负值。
29.根据权利要求23所述的熔丝状态感测电路，其中，所述判决块进一步包括在所述电源节点与所述第一输出节点和所述第二输出节点中的每一个之间的可切换耦接路径，所述可切换耦接路径被配置成在熔丝感测操作期间不导电，和当所述感测操作完成时导电，使得所述导电耦接路径允许所述第一输出节点和所述第二输出节点中的每一个基本上处于所述电源电压。
30.根据权利要求29所述的熔丝状态感测电路，其中，每个可切换耦接路径包含与对应的判决晶体管电并联的切换晶体管。
31.根据权利要求23所述的熔丝状态感测电路，其中，所述判决块进一步包括来自所述第一输出节点和所述第二输出节点中的每一个的可切换电阻性路径，所述可切换电阻性路径被配置成在熔丝感测操作期间导电，和当所述感测操作完成时不导电，以提供附加的放电路径。
32.根据权利要求31所述的熔丝状态感测电路，其中，每个可切换电阻性路径包括与输出电阻串联的开关晶体管。
33.根据权利要求10所述的熔丝状态感测电路，其中，所述熔丝电流路径和所述参考电流路径中的每个电流控制晶体管包括具有一宽度和一长度的有源区域，使得对于给定的长度，所述宽度被适配成减小相应的电流，同时对所述判决块的输出维持期望的可靠性余量。
34.根据权利要求33所述的熔丝状态感测电路，其中，所述期望的可靠性余量是可靠性的最小宽度与所选择的最大宽度之间的宽度范围的至少1％，其中所述至少1％是从所述最小宽度开始。
35.根据权利要求34所述的熔丝状态感测电路，其中，所述期望的可靠性余量是从所述最小宽度开始，所述宽度范围的至少5％。
36.根据权利要求34所述的熔丝状态感测电路，其中，所述期望的可靠性余量是从所述最小宽度开始，所述宽度范围的至少10％。
37.一种用于电子装置的熔丝系统，包括：
熔丝元件，其形成在半导体晶片上；
熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到所述熔丝元件的流动，所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的，所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间；以及
输出电路，其被配置为从所述熔丝感测电路接收所述输出，生成逻辑信号并且将所述逻辑信号提供给控制电路。
38.根据权利要求37所述的熔丝系统，其中，所述控制电路包括移动行业处理器接口控制器。
39.根据权利要求37所述的熔丝系统，其中，所述熔丝感测电路被实施在所述半导体晶片上。
40.一种半导体晶片，包括：
半导体衬底；
熔丝元件，其实施在所述半导体衬底上；以及
熔丝感测电路，其实施在所述半导体衬底上且与所述熔丝元件通信，所述熔丝感测电路包含使能块，所述使能块被配置成在基本上与施加电源电压的同时接收到使能信号时，使能由电源电压导致的熔丝电流到所述熔丝元件的流动，所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在施加所述电源电压的斜升部分期间产生的，所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间。
41.一种电子模块，包括：
封装衬底，其被配置为接收多个部件；
半导体晶片，其安装在所述封装衬底上并且包括集成电路和熔丝元件；
熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由所述电源电压导致的熔丝电流到所述熔丝元件的流动，所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实施为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的，所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间；以及
控制器，其与所述熔丝感测电路通信并且被配置为接收表示所述熔丝感测电路的输出的输入信号，所述控制器还被配置为基于所述输入信号来生成控制信号。
42.根据权利要求41所述的电子模块，其中，所述集成电路是射频集成电路。
43.根据权利要求42所述的电子模块，其中，所述射频集成电路是接收器电路。
44.根据权利要求43所述的电子模块，其中，所述电子模块是分集接收模块。
45.根据权利要求42所述的电子模块，其中，所述控制器被配置成提供移动行业处理器接口信号作为所述控制信号。
46.一种电子装置，包括：
处理器；
半导体晶片，其具有集成电路，所述集成电路被配置成促进所述电子装置在所述处理器的控制下的操作，所述半导体晶片还包含熔丝元件；
熔丝感测电路，其与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由所述电源电压导致的熔丝电流到所述熔丝元件的流动，所述熔丝感测电路还包括被适配成控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间产生的，所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间；以及
控制器，其与所述熔丝感测电路通信并且被配置为接收表示所述熔丝感测电路的输出的输入信号，所述控制器还被配置为基于所述输入信号来生成控制信号。
47.根据权利要求46所述的电子装置，其中所述电子装置为无线装置。
48.一种无线装置，包括：
天线，其被配置为至少接收射频信号；以及
接收模块，其被配置为接收和处理所述射频信号，所述接收模块具有包括集成电路和熔丝元件的半导体晶片，所述接收模块还包括熔丝感测电路，所述熔丝感测电路与所述熔丝元件通信并且包括使能块，所述使能块被配置为在基本上与施加电源电压的同时接收到使能信号时，使能由所述电源电压导致的熔丝电流到所述熔丝元件的流动，所述熔丝感测电路还包括被适配为控制所述熔丝电流的量的电流控制块，以及被实现为基于所述熔丝电流来生成表示所述熔丝元件的状态的输出的判决块，其中所述输出是在所述电源电压的所述施加的斜升部分期间生成的，所述使能块包括用于连接到所述熔丝元件的熔丝节点，使得所述电流控制块被实施在所述判决块和所述使能块之间，所述接收模块还包括控制器，所述控制器与所述熔丝感测电路通信并且被配置成接收表示所述熔丝感测电路的输出的输入信号，所述控制器进一步被配置成基于所述输入信号来产生控制信号。
49.根据权利要求48所述的无线装置，其中，所述天线是分集天线。
CN201780064978.6A 2016-08-29 2017-08-28 熔丝状态感测电路、装置和方法 Active CN109906484B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662380861P 2016-08-29 2016-08-29
US62/380,861 2016-08-29
PCT/US2017/048810 WO2018044755A1 (en) 2016-08-29 2017-08-28 Fuse state sensing circuits, devices and methods

Publications (2)

Publication Number Publication Date
CN109906484A CN109906484A (zh) 2019-06-18
CN109906484B true CN109906484B (zh) 2023-09-01

Family

ID=61243178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780064978.6A Active CN109906484B (zh) 2016-08-29 2017-08-28 熔丝状态感测电路、装置和方法

Country Status (9)

Country Link
US (1) US20180061507A1 (zh)
JP (1) JP7086961B2 (zh)
KR (1) KR102629993B1 (zh)
CN (1) CN109906484B (zh)
DE (1) DE112017004368T5 (zh)
GB (1) GB2568643B (zh)
SG (1) SG11201901794VA (zh)
TW (1) TWI745422B (zh)
WO (1) WO2018044755A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643006B2 (en) * 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US10854306B1 (en) 2019-09-19 2020-12-01 Analog Devices, Inc. Common-gate comparator and fuse reader
KR20210085652A (ko) * 2019-12-31 2021-07-08 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 래치
KR20230030175A (ko) 2021-08-25 2023-03-06 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 래치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291139A (en) * 1990-04-10 1994-03-01 Sgs-Thomson Microelectronics S.A. Circuit for detection of the state of an integrated circuit fuse in a balanced fuse configuration
JP2007088174A (ja) * 2005-09-21 2007-04-05 Oki Electric Ind Co Ltd ヒューズトリミング回路
CN101165888A (zh) * 2006-10-19 2008-04-23 国际商业机器公司 电可编程熔丝感测电路以及感测电可编程熔丝状态的方法
CN101620889A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(北京)有限公司 熔丝感应电路
CN102760494A (zh) * 2011-04-28 2012-10-31 海力士半导体有限公司 具有熔丝电路的半导体集成电路和半导体存储器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
KR100306469B1 (ko) * 1999-08-27 2001-11-01 윤종용 집적회로의 퓨즈옵션회로 및 방법
US6384664B1 (en) * 2000-10-05 2002-05-07 Texas Instruments Incorporated Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
US6618311B1 (en) * 2002-02-12 2003-09-09 Artisan Components, Inc. Zero power fuse sensing circuit for redundancy applications in memories
JP4360485B2 (ja) * 2003-05-14 2009-11-11 Ｏｋｉセミコンダクタ株式会社 フューズ検出回路
US7110313B2 (en) * 2005-01-04 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time electrical fuse programming circuit
DE102005009050B4 (de) * 2005-02-28 2007-01-11 Infineon Technologies Ag Differentielle Ausleseschaltung für Fuse-Speicherzellen
US7224630B2 (en) * 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
US7304527B1 (en) * 2005-11-30 2007-12-04 Altera Corporation Fuse sensing circuit
US8331889B2 (en) * 2007-06-04 2012-12-11 Intel Mobile Communications GmbH Automatic fuse architecture
JP2012059815A (ja) * 2010-09-07 2012-03-22 Elpida Memory Inc 半導体装置
KR101901664B1 (ko) * 2012-04-02 2018-10-01 삼성전자주식회사 멀티 리딩 모드를 갖는 퓨즈 데이터 리딩 회로
KR102034008B1 (ko) * 2012-12-27 2019-10-18 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법
US9472302B2 (en) * 2013-03-07 2016-10-18 Intel Corporation Redundant fuse coding
US9159668B2 (en) * 2014-01-14 2015-10-13 United Microelectronics Corp. E-fuse circuit and method for programming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291139A (en) * 1990-04-10 1994-03-01 Sgs-Thomson Microelectronics S.A. Circuit for detection of the state of an integrated circuit fuse in a balanced fuse configuration
JP2007088174A (ja) * 2005-09-21 2007-04-05 Oki Electric Ind Co Ltd ヒューズトリミング回路
CN101165888A (zh) * 2006-10-19 2008-04-23 国际商业机器公司 电可编程熔丝感测电路以及感测电可编程熔丝状态的方法
CN101620889A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(北京)有限公司 熔丝感应电路
CN102760494A (zh) * 2011-04-28 2012-10-31 海力士半导体有限公司 具有熔丝电路的半导体集成电路和半导体存储器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
反熔丝FPGA配置电路的研究;张伟;杜涛;张国俊;;微电子学与计算机(第04期);全文 *

Also Published As

Publication number Publication date
TWI745422B (zh) 2021-11-11
JP2019533271A (ja) 2019-11-14
WO2018044755A1 (en) 2018-03-08
KR20190049758A (ko) 2019-05-09
JP7086961B2 (ja) 2022-06-20
DE112017004368T5 (de) 2019-05-16
GB201904327D0 (en) 2019-05-15
KR102629993B1 (ko) 2024-01-29
CN109906484A (zh) 2019-06-18
US20180061507A1 (en) 2018-03-01
SG11201901794VA (en) 2019-03-28
GB2568643A (en) 2019-05-22
GB2568643B (en) 2020-11-25
TW201810286A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN109906484B (zh) 熔丝状态感测电路、装置和方法
US11108391B2 (en) Galvanically isolated switch system
US9837993B2 (en) Voltage generator with charge pump and related methods and apparatus
JP2016501477A (ja) ワイドコモンモードレンジ送信ゲート
KR20150114910A (ko) 무선 주파수 스위치를 구동하기 위한 시스템 및 방법
US11728118B2 (en) Devices and methods for programming a fuse
KR20140092256A (ko) 저항 분배기를 구비하는 스위칭 디바이스
KR101452072B1 (ko) 고주파 스위치 회로
US9945895B2 (en) Antenna checking circuit
CN105024677A (zh) Rf开关电路
US9337775B1 (en) System and method for a low noise amplifier module
US20120139570A1 (en) Semiconductor device and method for testing same
US8923782B1 (en) Switching device with diode-biased field-effect transistor (FET)
WO2016131026A1 (en) Quick-start high-voltage boost
KR20150100058A (ko) 적응적 바이어스 회로 및 전력 증폭기
KR101335085B1 (ko) 고전력 스위칭을 위한 방법 및 시스템
US10129837B2 (en) Variable capacitor
US8497727B2 (en) Double pole double throw switch device
CN108227811B (zh) 电压异常检测电路和半导体装置
CN103427826B (zh) 输出电路
US11978701B2 (en) Programmable fuse with single fuse pad and control methods thereof
US9577583B2 (en) Power amplifier
CN109842089B (zh) 输入保护电路
US20240146351A1 (en) Short detection and protection circuit for access point

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40006101

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant