CN109903800A - 相变储存器控制装置、相变储存器控制方法、电子装置及存储介质 - Google Patents
相变储存器控制装置、相变储存器控制方法、电子装置及存储介质 Download PDFInfo
- Publication number
- CN109903800A CN109903800A CN201910196702.4A CN201910196702A CN109903800A CN 109903800 A CN109903800 A CN 109903800A CN 201910196702 A CN201910196702 A CN 201910196702A CN 109903800 A CN109903800 A CN 109903800A
- Authority
- CN
- China
- Prior art keywords
- phase change
- change memory
- access parameter
- parameter setting
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供一种相变储存器控制装置、相变储存器控制方法、电子装置及存储介质,包括:一检测单元,用于检测数据是否存在错误;一控制信号单元,获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。解决了因各个相变存储器的读取模式和参数不同使各端口匹配困难的问题,可以令端口实现自动匹配。
Description
技术领域
本申请涉及一种半导体集成电路设计领域,特别是涉及一种相变储存器控制装置、相变储存器控制方法、电子装置及存储介质。
背景技术
相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.,21,1450~1453,1968)70年代初(Appl.Phys.Lett.,18,254~257,1971)提出的相变薄膜材料可以应用于相变存储介质的构想建立起来的,是一种低成本、性能稳定的存储器件。相变存储器的基本原理是利用电脉冲信号作用于器件单元上,使相变材料在非晶态与多晶态之间发生可逆相变,通过分辨非晶态时的高阻与多晶态时的低阻,可以实现信息的写入、擦除和读出操作。
相变存储器由于具有高速读取、高可擦写次数、非易失性、单元尺寸小、功耗低、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。
相变存储器的读、写、擦操作是在器件单元上施加不同宽度和高度的电压或电流脉冲信号:擦操作(RESET),当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后,再经过快速冷却从而实现相变材料多晶态到非晶态的转换,即“1”态到“0”态的转换;写操作(SET),当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后,并保持一段时间促使晶核生长,从而实现非晶态到多晶态的转换,即“0”态到“1”态的转换;读操作,当加一个对相变材料的状态不会产生影响的弱小脉冲信号后,通过检测量流过器件单元的电流或电压值来读取它的状态。
目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公司,但是各个大公司的技术不同。选通管有:二极管、三级管、MOS晶体管等。相变存储结构也不尽相同,这就造成了各个厂家的相变存储器的读取模式和读取参数都不尽相同,因而使相变存储器各厂家的端口匹配十分困难。
申请内容
鉴于以上所述现有技术的缺点,本申请的目的在于提供一种相变储存器控制装置、相变储存器控制方法、电子装置及存储介质,用于解决现有技术中各个厂家的相变存储器的读取模式和读取参数都不尽相同,因而使相变存储器各厂家的端口匹配十分困难的问题。
为实现上述目的及其他相关目的,本申请提供一种相变储存器控制装置,包括:一检测单元,用于检测数据是否存在错误;一控制信号单元,耦接所述检测单元,获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
于本申请的一实施例中,检测单元为ECC检验单元
于本申请的一实施例中,还包括:页面缓冲单元,耦接所述检测单元,用于缓存与所述相变储存器的交互数据。
于本申请的一实施例中,还包括:寄存器,耦接所述控制信号单元且耦接于所述检测单元,用于储存所述第一存取参数设定值及第二存取参数设定值。
于本申请的一实施例中,所述检测数据是否存在错误,包括:将根据所读取的数据页面的计算的当前检测值与该数据页面存入所述相变存储器时所计算的历史检测值进行比较;若比较一致,则判断不存在错误;若比较不一致,则判断存在错误。
于本申请的一实施例中,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。
为实现上述目的及其他相关目的,本申请提供一种相变储存器控制方法,包括:获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
于本申请的一实施例中,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。
为实现上述目的及其他相关目的,本申请提供一种电子装置,包括:存储器,用于存储计算机程序;处理器,用于执行所述相变储存器控制方法。
为实现上述目的及其他相关目的,本申请提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现所述所述相变储存器控制方法。
如上所述,本申请的相变储存器控制装置、相变储存器控制方法、电子装置及存储介质,具有以下有益效果:用于解决现有技术中各个厂家的相变存储器的读取模式和读取参数都不尽相同,因而使相变存储器各厂家的端口匹配十分困难的问题,使相变储存器的各厂家的端口实现自动匹配,工作效率大大提高。
附图说明
图1显示本申请一实施例中的相变储存器控制装置的结构示意图。
图2显示本申请一实施例中的相变储存器控制方法的流程示意图。
图3显示本申请一实施例中的相变储存器控制方法的流程示意图。
图4显示本申请一实施例中的电子装置的结构示意图。
元件标号说明
10 相变储存器控制装置
11 检测单元
12 控制信号单元
13 页面缓冲单元
14 寄存器
20 相变储存器
30 电子装置
31 储存器
32 处理器
S201~S202 步骤
具体实施方式
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,在下述描述中,参考附图,附图描述了本申请的若干实施例。应当理解,还可使用其他实施例,并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的,并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例,而并非旨在限制本申请。空间相关的术语,例如“上”、“下”、“左”、“右”、“下面”、“下方”、““下部”、“上方”、“上部”等,可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。
再者,如同在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中有相反的指示。应当进一步理解,术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组,但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的,或意味着任一个或任何组合。因此,“A、B或C”或者“A、B和/或C”意味着“以下任一个:A;B;C;A和B;A和C;B和C;A、B和C”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时,才会出现该定义的例外。
相变存储器就是利用特殊材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据的。相变存储器通常是利用硫族化合物在晶态和非晶态巨大的导电性差异来存储数据的一种信息存储装置。相变存储器(PCM)是一种非易失存储设备,它利用材料的可逆转的相变来存储信息。同一物质可以在诸如固体、液体、气体、冷凝物和等离子体等状态下存在,这些状态都称为相。相变存储器便是利用特殊材料在不同相间的电阻差异进行工作的。
相变存储器由于具有高速读取、高可擦写次数、非易失性、单元尺寸小、功耗低、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公司,但是各个大公司的技术不同。选通管有:二极管、三级管、MOS晶体管等。相变存储结构也不尽相同,这就造成了各个厂家的相变存储器的读取模式和读取参数都不尽相同,因而使相变存储器各厂家的端口匹配十分困难。
因此,本申请提供一种相变储存器控制装置,使相变储存器的各厂家的端口实现自动匹配。
所述相变储存器控制装置耦接一相变储存器,其中所述相变储存器控制装置可以控制相变储存器实现数据读取操作和数据写入操作,所述相变储存器控制装置包括:一检测单元,用于检测数据是否存在错误;一控制信号单元,耦接所述检测单元,获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
如图1所示,展示本申请实施例中的一种相变储存器控制装置10的结构图;
所述相变储存器控制装置10耦接一相变储存器20,用于控制所述相变储存器的各个端口可以实现匹配。所述相变储存器控制装置设于一接口中,所述接口耦接所述相变储存器20或者是带有所述接口的相变储存器20。
所述相变储存器控制装置包括:一控制信号单元12,当需要选择一存取参数设定值来读取第一数据页面时,所述控制信号单元12获取来自所述相变储存器的第一存取参数设定值,再根据所述第一存取参数设定值产生第一读取控制信号,其中所述第一读取控制信号是包含所述第一存取参数设定值信息的信号,当所述相变储存器20接收到所述第一读取控制信号时,以所述第一存取参数设定值来读取第一数据页面。需要注意的是,所述存取参数设定值是由于每一相变储存器存取的参数来定义的。其中,第一存取参数设定值可以以初始存储器的存取参数来对相变存储器进行存取,初始存储器的读取参数可以是为实现快速、可靠的存储器存取而预测的存取参数,所述第一存取参数设定值还可以为任一对相变存储器进行存取的参数,在本申请里不受限定。
所述相变储存器控制装置10包括:一检测单元11,用于检测数据是否存在错误;具体的,当所述检测单元11检查以所述第一储存参数读取的第一数据页面是否存在错误,若存在错误及时产生检测错误信号,所述控制信号单元12耦接检测单元11,所述控制信号单元12接收到所述检测单元11产生的所述检测错误信号,所述控制信号单元12获取来自所述相变储存器的第二存取参数设定值,再根据所述第二存取参数设定值产生第二读取控制信号,其中所述第二读取控制信号是包含所述第二存取参数设定值信息的信号,当所述相变储存器20接收到所述第二读取控制信号时,以所述第二存取参数设定值来读取第一数据页面。配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。其中,需要注意的是,所述第二存取参数设定值不专指某一设定参数,可以是设定的任一存取效率低于第一存取参数设定值的存取参数设定值。举例来说,所述第一存取参数设定值和所述第二存取参数设定值为存取速率,所述第二存取速率比第一存取速率要慢。
需要说明的是,所述相变储存器控制装置10耦接一相变储存器20,所述控制信号单元12耦接检测单元11,这里提到的耦接包括直接连接和间接连接,本申请对此不作限定。
优选的,所述检测单元为ECC检验单元,所述ECC检验单元利用ECC内存校验算法,ECC内存校验算法是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1个比特错误和检测2个比特错误,而且计算速度很快。具体的,当所述ECC检验单元检查以所述第一储存参数读取的第一数据页面是否存在错误,若存在错误及时产生检测错误信号。检查具体的方式从所述相变存储器读取的第一数据页面计算ECC值,经计算的ECC值与所述相变存储器读取的第一页面的ECC值进行比较,并根据所述经计算的ECC值和所述读取的所述第一页面的ECC值来确定所述第一页面是否包含错误。
优选的,所述相变储存器控制装置10还包括:页面缓冲单元13,耦接所述检测单元11,用于缓存与所述相变储存器20的交互数据。具体的,所述控制信号单元12获取来自所述相变储存器的第一存取参数设定值,再根据所述第一存取参数设定值产生第一读取控制信号,其中所述第一读取控制信号是包含所述第一存取参数设定值信息的信号,当所述相变储存器20接收到所述第一读取控制信号时,以所述第一存取参数设定值来读取第一数据页面。所述相变存储器针对所选择的第一数据页面每次读取一个数据字节。来自所述相变存储器20读取的每一数据字节存储在页面缓冲器13中。所述检测单元11接收到经过页面缓冲器13缓存的每一数据字节,并使用该数据字节来为所选择页面产生相应的检测值用于检测第一数据页面是否存在错误。需要说明的是,页面缓冲单元13耦接所述检测单元11提到的耦接包括直接连接和间接连接,本申请对此不作限定。
优选的,所述相变储存器控制装置10还包括:寄存器14,所述寄存器14是中央处理器内的组成部分,是有限存贮容量的高速存贮部件,它们可用来暂存指令、数据和地址。所述寄存器14耦接所述控制信号单元12且耦接于所述检测单元11,用于储存所述第一存取参数设定值及第二存取参数设定值。
优选的,判断所述检测数据是否存在错误的具体方式:当所述检验单元11检查以所述第一储存参数读取的第一数据页面是否存在错误,若存在错误及时产生检测错误信号。检查具体的方式从所述相变存储器20读取的第一数据页面计算检测值,经计算的检测值与所述相变存储器20读取的第一页面的检测值进行比较,并根据所述经计算的检测值和所述读取的所述第一页面的检测值来确定所述第一页面是否包含错误,若比较结果是一致的,则判断不存在错误,因而用所述第一储存参数读取的第一数据页面;若比较不一致,则判断存在错误,发送错误信号给所述相变控制信号单元从所述相变储存器获取另外的第二存取参数设定值。
优选的,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。举例来说,第一储存速率2400MHZ,第二储存速率为1600MHZ。
与上述方法实施例原理相似的是,本申请提供一种相变储存器控制方法,包括:
获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;
当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;
其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
以下结合附图提供具体实施例:
如图2所示,展示本发明实施例中的一种相变储存器控制方法流程示意图;
所述方法包括:
步骤S201:获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面。
优选的,当需要选择一存取参数设定值来读取第一数据页面时,获取来自所述相变储存器的第一存取参数设定值,再根据所述第一存取参数设定值产生第一读取控制信号,其中所述第一读取控制信号是包含所述第一存取参数设定值信息的信号,当所述相变储存器接收到所述第一读取控制信号时,以所述第一存取参数设定值来读取第一数据页面。
步骤S202:当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
优选的,接收到所述检测错误信号,获取来自所述相变储存器的第二存取参数设定值,再根据所述第二存取参数设定值产生第二读取控制信号,其中所述第二读取控制信号是包含所述第二存取参数设定值信息的信号,当所述相变储存器接收到所述第二读取控制信号时,以所述第二存取参数设定值来读取第一数据页面。配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
优选的,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。举例来说,第一储存速率2400MHZ,第二储存速率为1600MHZ。
为了体现本申请的相变储存器控制方法更具有实践性,在此举一具体实际应用的实施例,请参阅图3,为一实施例中的相变储存器控制方法流程示意图。
实施例:
用第一存取参数设定值配置一PCRAM存储器,为要写入相变存储器的第一页面设定页面数据索引。然后,使用根据第一存取参数设定值产生的控制信号来向相变存储器写入第一页面数据。根据第一页面数据计算检测值,在已将整个第一页面数据写入相变存储器后,使用根据第一存取参数设定值产生的控制信号来将该同一页面从相变存储器读回。然后,确定页面是否有任何错误。通过以下方式实现:(1)为从相变存储器读取的页面计算检测值,(2)将为从相变存储器读取的页面计算检测值与为入相变存储器的页面计算的检测值进行比较。如果在在页面出错,则使用比当前设定值更慢的存取速率的第二存取参数设定值来重新配置相变存储器控制装置。如果没有错误,则确定是否所有页面均已写入相变存储器。直至全部写完。
如图4所示,展示本申请实施例中的电子装置30的结构示意图。
所述计算机装置30包括:
存储器31,用于存储计算机程序;
处理器32,耦接所述存储器31,用于执行所述相变储存器控制方法,所述变储存器控制方法包括:获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
可选的,所述存储器31,可能包括但不限于高速随机存取存储器、非易失性存储器。例如一个或多个磁盘存储设备、闪存设备或其他非易失性固态存储设备;所述处理器32,可能包括但不限于中央处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(Digital SignalProcessing,简称DSP)、专用集成电路(Application Specific Integrated Circuit,简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
可选的,所述处理器32可以是通用处理器,包括中央处理器(Central ProcessingUnit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(Digital Signal Processing,简称DSP)、专用集成电路(Application SpecificIntegrated Circuit,简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
本申请还提供计算机可读存储介质,存储有计算机程序,所述计算机程序运行时实现所述的相变储存器控制方法。所述计算机可读存储介质可包括,但不限于,软盘、光盘、CD-ROM(只读光盘存储器)、磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其他类型的介质/机器可读介质。所述计算机可读存储介质可以是未接入计算机设备的产品,也可以是已接入计算机设备使用的部件。
在具体实现上,所述计算机程序为执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。
综上所述,本申请相变储存器控制装置、相变储存器控制方法、电子装置及存储介质,包括:一检测单元,用于检测数据是否存在错误;一控制信号单元,获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态,使使相变储存器的各厂家的端口实现自动匹配,工作效率大大提高,解决了现有技术中各个厂家的相变存储器的读取模式和读取参数都不尽相同,因而使相变存储器各厂家的端口匹配十分困难的问题。所以,本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效,而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种相变储存器控制装置,其特征在于,耦接一相变储存器,包括:
一检测单元,用于检测数据是否存在错误;
一控制信号单元,耦接所述检测单元,获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
2.根据权利要求1所述的相变储存器控制装置,其特征在于,所述检测单元为ECC检验单元。
3.根据权利要求1所述的相变储存器控制装置,其特征在于,还包括:页面缓冲单元,耦接所述检测单元,用于缓存与所述相变储存器的交互数据。
4.根据权利要求1所述的相变储存器控制装置,其特征在于,还包括:寄存器,耦接所述控制信号单元且耦接于所述检测单元,用于储存所述第一存取参数设定值及第二存取参数设定值。
5.根据权利要求1所述的相变储存器控制装置,其特征在于,所述检测数据是否存在错误,包括:
将根据所读取的数据页面的计算的当前检测值与该数据页面存入所述相变存储器时所计算的历史检测值进行比较;
若比较一致,则判断不存在错误;
若比较不一致,则判断存在错误。
6.根据权利要求1所述的相变储存器控制装置,其特征在于,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。
7.一种相变储存器控制方法,其特征在于,包括:
获取来自所述相变储存器的第一存取参数设定值,根据所述第一存取参数设定值产生第一读取控制信号令所述相变储存器读取第一数据页面;
当接收到所述校验单元校验第一数据页面存在错误而产生的检测错误信号时,根据第二存取参数设定值产生第二读取控制信号令所述相变储存器读取所述第一数据页面;
其中,配置为所述第二存取参数设定值状态下的相变储存器的存取效率低于其配置为所述第一存取参数设定值状态。
8.根据权利要求7所述的相变储存器控制方法,其特征在于,所述第一存取参数设定值和第二存取参数设定值为储存速率,所述第二存取参数设定值是低于所述第一存取参数设定值的存取速率值。
9.一种电子装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行如权利要求7或8中的所述相变储存器控制方法。
10.一种计算机可读存储介质,其特征在于,存储有计算机程序,所述计算机程序运行时实现如权利要求7或8中的所述相变储存器控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910196702.4A CN109903800A (zh) | 2019-03-15 | 2019-03-15 | 相变储存器控制装置、相变储存器控制方法、电子装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910196702.4A CN109903800A (zh) | 2019-03-15 | 2019-03-15 | 相变储存器控制装置、相变储存器控制方法、电子装置及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109903800A true CN109903800A (zh) | 2019-06-18 |
Family
ID=66953789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910196702.4A Pending CN109903800A (zh) | 2019-03-15 | 2019-03-15 | 相变储存器控制装置、相变储存器控制方法、电子装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109903800A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101067968A (zh) * | 2007-04-29 | 2007-11-07 | 北京中星微电子有限公司 | 一种自适应控制闪存接口读写速度的装置和方法 |
CN101099216A (zh) * | 2004-11-18 | 2008-01-02 | 高通股份有限公司 | 使用自适应接口定时的稳健而高速的存储器存取 |
US20160110253A1 (en) * | 2012-11-27 | 2016-04-21 | Sun-gyeum KIM | Semiconductor memory device including non-volatile memory, cache memory, and computer system |
CN107844263A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器系统及处理器系统 |
-
2019
- 2019-03-15 CN CN201910196702.4A patent/CN109903800A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101099216A (zh) * | 2004-11-18 | 2008-01-02 | 高通股份有限公司 | 使用自适应接口定时的稳健而高速的存储器存取 |
CN101067968A (zh) * | 2007-04-29 | 2007-11-07 | 北京中星微电子有限公司 | 一种自适应控制闪存接口读写速度的装置和方法 |
US20160110253A1 (en) * | 2012-11-27 | 2016-04-21 | Sun-gyeum KIM | Semiconductor memory device including non-volatile memory, cache memory, and computer system |
CN107844263A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器系统及处理器系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Dong et al. | Nvsim: A circuit-level performance, energy, and area model for emerging nonvolatile memory | |
Poremba et al. | Nvmain: An architectural-level main memory simulator for emerging non-volatile memories | |
Xie | Emerging memory technologies: design, architecture, and applications | |
CN104025060B (zh) | 支持近存储器和远存储器访问的存储器通道 | |
KR100819061B1 (ko) | 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 | |
CN102422358B (zh) | 非易失性存储单元的预测性预加热 | |
CN108701100B (zh) | 管理非易失性存储器中的阈值电压位移 | |
CN103106149B (zh) | 半导体器件 | |
US20130329491A1 (en) | Hybrid Memory Module | |
TWI493547B (zh) | 相變記憶體及開關(pcms)記憶體裝置中之漂移管理 | |
KR102142590B1 (ko) | 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법 | |
CN108231111A (zh) | 半导体器件 | |
JP2013164849A (ja) | メモリシステム及びそれの書込み方法 | |
Bishnoi et al. | Asynchronous asymmetrical write termination (AAWT) for a low power STT-MRAM | |
Li et al. | Write-once-memory-code phase change memory | |
CN108630277A (zh) | 半导体器件 | |
CN103594112B (zh) | 一种相变存储器的写操作方法及设备 | |
US20220019384A1 (en) | Memory management utilzing buffer reset commands | |
CN110362271A (zh) | 一侧的软读取 | |
TWI646537B (zh) | 序列記憶體裝置通知外部主機內部自計時操作已完成 | |
CN101916590B (zh) | 相变存储器的数据读出方法及读出电路 | |
CN108335716A (zh) | 一种基于非易失存储器的内存计算方法 | |
CN106601290B (zh) | 具有温度跟随特性的相变存储器读电路 | |
US20210389890A1 (en) | Automatic selection of computational non-volatile memory targets | |
CN102831929B (zh) | 一种相变存储器的读写转换系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
RJ01 | Rejection of invention patent application after publication |