CN109863557A - 用于对存储器系统进行编程的方法 - Google Patents
用于对存储器系统进行编程的方法 Download PDFInfo
- Publication number
- CN109863557A CN109863557A CN201980000214.XA CN201980000214A CN109863557A CN 109863557 A CN109863557 A CN 109863557A CN 201980000214 A CN201980000214 A CN 201980000214A CN 109863557 A CN109863557 A CN 109863557A
- Authority
- CN
- China
- Prior art keywords
- voltage
- storage unit
- memory element
- programming
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
公开了一种存储器系统,包括多个存储单元,每个存储单元都包括具有第一端子和控制端子的存储元件。用于操作该存储器系统的方法包括:向存储元件的控制端子施加第一编程电压,并在第一编程操作期间向存储元件的第一端子施加基本参考电压,通过比较存储元件的阈值电压与中间电压来执行组验证,执行第一编程测试以检查所述存储元件的阈值电压是否大于第一编程阈值电压;以及根据组验证的结果和第一编程测试的结果执行第二编程操作。该中间电压小于所述第一编程阈值电压。
Description
技术领域
本发明涉及一种用于对存储器系统进行编程的方法,更具体而言,涉及一种对具有多电平单元的存储器系统进行编程的方法。
背景技术
在对固态驱动器(SSD)存储单元进行编程时,尤其对于NAND闪存的多电平单元而言,常常采用增量步进脉冲编程。增量步进脉冲编程能够利用递增电压脉冲向电荷存储元件,例如电子捕获层或存储元件中注入电子。如果存储单元被成功编程,则存储单元的阈值电压将被提升到比预定值更高。不过,如果存储器尚未被完全编程,则存储单元的阈值电压将仍然比该预定值更低,并且将利用递增的电压脉冲再次对存储单元编程。
由于在制造过程期间导致的不可控的变化,存储单元中的一些更易于被编程,而存储单元中的一些更难以被编程,且需要更多的编程操作时间。因此,更难以被编程的存储单元将成为总体编程过程的瓶颈并且将减慢总体编程过程。
发明内容
本发明的一个实施例公开了一种用于对存储器系统进行编程的方法。该存储器系统包括多个存储单元,并且每个存储单元包括具有第一端子和控制端子的存储元件。
该方法包括:向多个存储单元的存储元件的控制端子施加第一编程电压,并且在多个存储单元的第一编程操作期间向多个存储单元的存储元件的第一端子施加基本参考电压,通过对存储元件的阈值电压与中间电压进行比较来执行组验证,执行第一编程测试以检查所述存储元件的阈值电压是否大于第一编程阈值电压;以及根据组验证的结果和第一编程测试的结果执行第二编程操作。所述中间电压小于所述第一编程阈值电压。
在阅读各附图所示的优选实施例的以下详细描述之后,本发明的这些和其他目的对于本领域技术人员来说将毫无疑问变得显而易见。
附图说明
图1示出了根据本发明一个实施例的存储器系统。
图2示出了根据本发明一个实施例在编程操作之后的存储单元的阈值电压分布。
图3示出了根据本发明一个实施例用于对图1中的存储器系统进行编程的方法的流程图。
图4示出了在图3的方法的编程操作中使用的电压。
图5示出了根据本发明一个实施例,将在不同编程操作之后测试的编程阈值电压的表格。
图6示出了根据现有技术,将在不同编程操作之后测试的编程阈值电压的表格。
具体实施方式
图1示出了根据本发明一个实施例的存储器系统100。该存储器系统100包括多个存储单元MC1到MCN。在一些实施例中,存储器系统100可以是NAND型闪存存储器,存储单元MC1到MCN可以是包括四电平单元(QLC)和三电平单元(TLC)的多电平单元(MLC)。亦即,存储单元MC1到MCN中的每个都可以存储多个比特状态的数据。
在图1中,存储单元MC1到MCN可以耦合到同一字线WL,并且可以作为一页被同时操作。尽管图1为了解释简要而仅示出了一页存储单元,但在其他实施例中,存储器系统100还可以包括更多页存储单元。存储单元MC1到MCN可以具有相同的结构,并且可以利用相同的原理进行操作。例如,存储单元MC1可以包括存储元件FT。存储元件FT可以是由闪存存储器采用的浮栅晶体管或电子捕获单元。在图1中,存储元件FT可以具有第一端子和控制端子。
存储元件FT的第一端子可以是存储元件FT的源极端子或漏极端子,存储元件FT的控制端子可以是存储元件FT的浮栅或电子捕获结构。在一些实施例中,存储元件FT的第二端子可以是浮置的或耦合到存储元件FT的第一端子。
在存储单元MC1的编程操作期间,存储单元MC1的存储元件FT的控制端子可以接收编程电压,存储单元MC1的存储元件FT的第一端子可以接收基本参考电压。在这种情况下,存储元件FT的控制端子下方的沟道将通过存储元件FT的第一端子被耦合到所述基本参考电压,存储单元MC1的存储元件FT的控制端子和沟道之间的高跨越电压将导致电子被注入存储元件FT的栅极结构,增大了存储元件FT的阈值电压。
通过向存储元件FT的栅极结构注入足够的电子,存储元件FT的阈值电压将被提升到期望电平。因此,可以根据存储单元MC1的存储元件FT的阈值电压的电平来识别存储单元MC1中存储的数据的状态。
不过,由于制造过程期间造成的不可控变化,存储单元中的一些可能比其他单元更易于被编程,并且需要更少的编程操作时间。图2示出了根据本发明一个实施例在编程操作之后的存储单元MC1到MCN的阈值电压分布。在图2中,在执行编程操作之后,存储单元MC1到MCN的阈值电压可以从VT1变为VT2。
例如,在编程操作之后,图2中标记为组1的存储单元可以让其阈值电压变得大于中间电压VTM。而且,图2中标记为组2的存储单元可以让其阈值电压保持为低于中间电压VTM。亦即,组1中的存储单元可以被识别为更易于被编程的存储单元,因为可以通过编程操作更显著地提升它们的阈值电压。此外,在组1中,有一些存储单元的阈值电压大于第一编程阈值电压VTP1,这是用于指示存储单元是否已经被编程的目标阈值电压。亦即,可以仅通过一次编程操作就对这些存储单元成功编程。相反,组2的存储单元可以被识别为更难以被编程的存储单元,因为它们的阈值电压变化相对更小。
为了以更好的效率对更难以被编程的那些存储单元进行编程,存储器系统100可以在存储元件FT的控制端子和第一端子之间施加更高的跨越电压。
图3示出了根据本发明一个实施例用于对存储器系统100进行编程的方法300的流程图。图4示出了在方法300的编程操作中使用的电压。方法300包括步骤S310到S390,但不限于图3中所示的顺序。
S310:向多个存储单元MC1到MCN的存储元件FT的控制端子施加第一编程电压VP1;
S312:向多个存储单元MC1到MCN的存储元件FT的第一端子施加基本参考电压VB0;
S320:通过对存储元件FT的阈值电压与中间电压VTM进行比较来执行组验证;
S330:执行第一编程测试,以检查存储元件FT的阈值电压是否大于第一编程阈值电压VTP1;
S340:根据组验证的结果和第一编程测试的结果,执行第二编程操作;
S350:在执行第二编程操作之后,执行第二编程测试,以检查存储元件FT的阈值电压是否大于第一编程阈值电压VTP1;
S360:根据组验证的结果和第二编程测试的结果,执行第三编程操作;
S370:在执行第三编程操作之后,执行第三编程测试,以检查存储元件FT的阈值电压是否大于第二编程阈值电压;
S380:根据组验证的结果和第三编程测试的结果,执行第四编程操作。
在一些实施例中,可以在多个存储单元MC1到MCN的第一编程操作期间执行步骤S310和S312,以向存储单元MC1到MCN中的存储元件FT的栅极结构注入电子,并提升待编程的存储单元MC1到MCN中存储元件FT的阈值电压。
例如,在图4中,通过向存储单元MC1到MCN的存储元件FT的控制端子施加第一编程电压VP1,并向存储单元MC1到MCN的存储元件FT的第一端子施加基本参考电压VB0,可以利用步骤S310和S312对存储单元MC1到MCN进行编程。
在第一编程操作之后,存储器系统100可以执行组验证,以判断哪些存储单元更易于被编程,哪些存储单元更难以被编程。在步骤S320中,通过比较存储元件FT的阈值电压与中间电压VTM,可以执行组验证。
而且,为了检查存储单元是否已经被成功编程,可以在步骤S330中执行第一编程测试,以检查存储元件FT的阈值电压是否大于第一编程阈值电压VTP1。第一编程阈值电压VTP1可以是用于指示存储单元已经被编程为具有第一数据状态的目标阈值电压。
例如,但不作为限制,存储单元MC1到MCN能够存储四种不同的数据状态,表示为“11”、“10”、“01”和“00”。在这种情况下,如果存储单元MC1的阈值电压小于第一编程阈值电压VTP1,那么存储单元MC1可以被视为未被编程,并且存储单元MC1中存储的数据状态可以表示为“11”。不过,如果存储单元MC1的阈值电压大于第一编程阈值电压VTP1,那么存储单元MC1可以被视为被编程,并且存储单元MC1中存储的数据状态可以表示为“10”。而且,如果存储单元MC1保持被编程为使其阈值电压大于第二编程阈值电压,该第二编程阈值电压大于第一编程阈值电压VTP1,那么存储单元MC1将被视为被编程为具有表示“01”的数据状态。类似地,如果存储单元MC1保持被编程为使其阈值电压大于第三编程阈值电压,该第三编程阈值电压大于第二编程阈值电压,那么存储单元MC1将被视为被编程为具有表示“00”的数据状态。不过,在一些其他实施例中,存储单元MC1到MCN可能能够存储更多的数据状态,根据应用需要,该数据状态可以由具有不同量级的阈值电压表示。
此外,在一些实施例中,由于使用中间电压VTM验证存储单元MC1到MCN的编程趋势,中间电压VTM可以比第一编程阈值电压VTP1更小。例如,在存储单元MC1到MCN的阈值电压如图2所示具有相当对称分布的情况下,中间电压VTM可以是阈值电压VT1和VT2之间的中心值。
在组验证和第一编程测试之后,可以根据组验证的结果和第一编程测试的结果,执行第二编程操作。亦即,存储器系统100可以在步骤S340中根据其编程趋势,利用不同的跨越电压对存储单元MC1到MCN进行编程。
例如,如果在组验证期间判定存储单元MC1的阈值电压大于中间电压VTM,但在第一编程测试期间判定其小于第一编程阈值电压VTP1,这可能暗示存储单元MC1属于组1,表示存储单元MC1更易于被编程,存储单元MC1尚未被成功编程。如果在组验证期间判定存储单元MC2的阈值电压小于中间电压VTM,这可能暗示存储单元MC2属于组2,表示存储单元MC2更难以被编程,并且存储单元MC2尚未被成功编程。
在这种情况下,存储器系统100可以在存储单元MC1的存储元件的控制端子和第一端子之间施加第一跨越电压,并在存储单元MC2的存储元件的控制端子和第一端子之间施加第二跨越电压。由于存储单元MC2更难以被编程,所以第二跨越电压可以比第一跨越电压更大。亦即,在第二编程操作期间,可以利用更高跨越电压对存储单元MC2进行编程,使得存储单元MC2的阈值电压可以改变得更快且更显著。
在图4中,可以利用字线驱动器120向存储单元MC1的存储元件FT的控制端子施加第二编程电压VP2,并利用电压控制器1101向存储单元MC1的存储元件FT的第一端子施加增强参考电压VE0,从而提供存储单元MC1的存储元件FT的控制端子和第一端子之间的第一跨越电压VC1。在本实施例中,第二编程电压VP2可以大于第一编程电压VP1,以遵循增量步进脉冲编程的原理并改善编程效率。
而且,可以利用字线驱动器120向存储单元MC2的存储元件FT的控制端子施加第二编程电压VP2,并利用电压控制器1102向存储单元MC2的存储元件FT的第一端子施加基本参考电压VB0,从而提供存储单元MC1的存储元件FT的控制端子和第一端子之间的第二跨越电压VC2。由于存储单元MC1和MC2的存储元件FT的控制端子将接收相同的第二编程电压VP2,而增强参考电压VE0能够大于基本参考电压VB0,所以第二跨越电压VC2将大于第一跨越电压VC1。
在一些实施例中,如果存储单元已利用步骤S310和S312在第一编程操作期间被成功编程,则在步骤S340中在第二编程操作期间可以禁止被编程的存储单元。例如,在判定存储单元MC3的阈值电压在第一编程测试期间大于第一编程阈值电压VTP1时,可能暗示存储单元MC3已经在当前电平下被成功编程。在这种情况下,在第二编程操作期间,存储器系统100可以利用字线驱动器120向存储单元MC3的存储元件FT的控制端子施加第二编程电压VP2,并利用电压控制器1103向存储单元MC3的存储元件FT的第一端子施加禁止参考电压VI0。在这种情况下,禁止参考电压VI0可以大于增强参考电压VE0,因此存储单元MC3的存储元件FT的控制端子和第一端子之间的第三跨越电压VC3将相当小。因此,在第二编程操作期间将不会有电子被注入存储单元MC3的存储元件FT中,存储单元MC3在步骤S340中将能够被禁止。在一些实施例中,可以使用类似方式禁止并未打算在第一编程操作和后续编程操作期间被编程的那些存储单元。
而且,在本发明的一些实施例中,第一编程测试可以进一步判断存储单元是否几乎被成功编程,并可以在第二编程操作期间利用较小的跨越电压对几乎被成功编程的存储单元进行编程,防止了存储单元被过度编程,并有助于使存储单元的阈值电压分布集中。
例如,如果在组验证期间判定存储单元MC4的阈值电压大于中间电压VTM,并在第一编程测试期间判定其稍小于第一编程阈值电压VTP1,那么可以判定存储单元MC4几乎被成功编程。在这种情况下,存储器系统100可以在第二编程操作期间利用字线驱动器120向存储单元MC4的存储元件FT的控制端子施加第二编程电压VP2,并利用电压控制器1104向存储单元MC4的存储元件FT的第一端子施加第一中间参考电压VB1。由于如图4所示,第一中间参考电压VB1可以大于增强参考电压VE0,所以可以在步骤S340中在第二编程操作期间利用更小的跨越电压对存储单元MC4进行编程。不过,由于第一中间参考电压VB1可以小于禁止参考电压VI0,所以仍然可以向存储单元MC4的存储元件FT注入电子而不加以禁止。
类似地,如果判定存储单元MC5的阈值电压在组验证期间小于中间电压VTM,并判定其在第一编程测试期间稍小于第一编程阈值电压VTP1,那么存储器系统100可以在第二编程操作期间,利用字线驱动器120向存储单元MC5的存储元件FT的控制端子施加第二编程电压VP2,并利用电压控制器1105向存储单元MC5的存储元件FT的第一端子施加第二中间参考电压VB2。在这种情况下,由于第二中间参考电压VB2可以大于基本参考电压VB0并且可以小于增强参考电压VE0,所以可以在步骤S340中在第二编程操作期间利用更小的跨越电压对存储单元MC5进行编程。此外,由于存储单元MC5属于组2,并根据组验证被判定比存储单元MC4更难以被编程,所以第二中间参考电压VB2可以小于第一中间参考电压VB1,因此可以利用大于存储单元MC4的跨越电压对存储单元MC5进行编程。
在前述实施例中,为了在第二编程操作期间施加不同的跨越电压以在不同条件下对存储单元进行编程,存储单元MC1到MC5可以从其存储元件FT的控制端子接收相同的编程电压,并可以从其存储元件FT的第一端子接收不同的参考电压。在这种情况下,存储单元MC1到MCN可以被耦合到同一字线WL,并且可以作为一页被同时操作。在图1所示的一些实施例中,存储器系统100还可以包括耦合到字线WL的字线驱动器120,以用于通过字线WL向存储元件FT的控制端子施加编程电压。
通过电压控制器向存储元件FT的第一端子,而不是通过字线向存储元件FT的控制端子提供不同电压的另一个原因在于,编程电压VP1和VP2通常是由电荷泵产生的高电压,可能需要更多电荷泵电路提供不同电平的编程电压。在图1中,存储器系统100还可以包括N个电压控制器1101到110N,分别用于向存储单元MC1到MCN的存储元件FT的第一端子提供参考电压。根据存储单元MC1到MCN的条件,电压控制器1101到110N可以提供不同的参考电压,包括基本参考电压VB0、增强参考电压VE0、禁止参考电压VI0、第一中间参考电压VB1和第二中间参考电压VB2。不过,在本发明的一些其他实施例中,根据系统要求,可以由其他不同结构提供跨越电压。
此外,在步骤S340中的第二编程操作之后,可以在步骤S350中执行第二编程测试,以检查存储元件FT的阈值电压是否大于第一编程阈值电压VTP1。因此,根据组验证的结果和第二编程测试的结果,将在步骤S360中执行第三编程操作。
在第三编程操作期间,在步骤S320中产生的组验证的结果将仍用于确定用于编程操作的跨越电压。例如,如果判定存储单元MC6的阈值电压在组验证期间大于中间电压VTM且判定其在第二编程测试期间小于第一编程阈值电压VTP1,且判定存储单元MC7的阈值电压在组验证期间小于中间电压VTM并在第二编程测试期间小于第一编程阈值电压VTP1,那么存储器系统100能够在存储单元MC6的存储元件FT的控制端子和第一端子之间施加第三跨越电压,该第三跨越电压小于在存储单元MC7的存储元件FT的控制端子和第一端子之间施加的第四跨越电压。亦即,将利用比存储单元MC6更大的跨越电压对存储单元MC7进行编程,使得存储单元MC7可以更快地提升其阈值电压并且跟上存储单元MC6的进度。
在一些实施例中,可以通过向存储单元MC6的存储元件FT的控制端子施加第三编程电压VP3,并向存储单元MC6的存储元件FT的第一端子施加增强参考电压VE0,从而施加第三跨越电压。而且,第三编程电压VP3可以大于第二编程电压VP2以实现增量步进脉冲编程。
类似地,可以通过向存储单元MC7的存储元件FT的控制端子施加第三编程电压VP3,并向存储单元MC7的存储元件FT的第一端子施加基本参考电压VB0,从而施加第四跨越电压。
此外,可以通过向存储元件FT的第一端子施加禁止参考电压VI0,禁止在步骤S350中判定在第二编程测试期间被成功编程的存储单元。
在一些实施例中,通过利用更高的跨越电压对更难以被编程的存储单元进行编程并且利用更低的跨越电压对更易于被编程的存储单元进行编程,可以使存储单元MC1到MCN的阈值电压的分布更加集中,并可以改善编程效率。因此,在步骤S360中的第三编程操作之后,打算利用数据“01”进行编程的一些存储单元(亦即,要被编程为使其阈值电压大于第二编程阈值电压但小于第三编程阈值电压)可能已经被编程为具有大于第二编程阈值电压,亦即,下一目标编程阈值电压的阈值电压。在这种情况下,可以执行第三编程测试,以针对要在执行第三编程操作之后在步骤S370中利用数据“01”编程的那些存储单元,检查存储元件FT的阈值电压是否大于第二编程阈值电压。而且,根据组验证的结果和步骤S380中第三编程测试的结果,将执行第四编程操作。
例如,打算利用数据“01”对存储单元MC8和MC9进行编程。如果判定存储单元MC8的阈值电压在组验证期间大于中间电压VTM且判定其在第三编程测试期间小于第二编程阈值电压,且判定存储单元MC9的阈值电压在组验证期间小于中间电压VTM并在第三编程测试期间小于第二编程阈值电压,那么存储器系统100能够在存储单元MC8的存储元件FT的控制端子和第一端子之间施加第五跨越电压,该第五跨越电压小于在存储单元MC9的存储元件的控制端子和第一端子之间施加的第六跨越电压。
亦即,将利用比存储单元MC8更大的跨越电压对存储单元MC9进行编程,因此存储单元MC9可以更快地提升其阈值电压并且跟上存储单元MC8的进度。
在一些实施例中,可以通过向存储单元MC8的存储元件FT的控制端子施加第四编程电压VP4,并向存储单元MC8的存储元件FT的第一端子施加增强参考电压VE0,从而施加第五跨越电压。而且,第四编程电压VP4可以大于第三编程电压VP3以实现增量步进脉冲编程。
类似地,可以通过向存储单元MC9的存储元件FT的控制端子施加第四编程电压VP4,并向存储单元MC9的存储元件FT的第一端子施加基本参考电压VB0,从而施加第六跨越电压。
在现有技术中,不对更难以被编程的存储单元施加更高的跨越电压,存储单元MC1到MCN可能需要更多次的编程操作以完成编程过程,用于存储期望的数据状态。
图5示出了根据本发明一个实施例,要在不同编程操作之后测试的编程阈值电压VTP1到VTP4的表格,图6示出了根据现有技术,要在不同编程操作之后测试的编程阈值电压VTP1到VTP4的表格。
在图5中,在第三编程操作之后,存储单元MC1到MCN中的几乎全部都可以被编程为具有大于第一编程阈值电压VTP1的阈值电压,从而可以在第三编程操作之后测试第二编程阈值电压VTP2。不过,在现有技术中,不会根据组验证结果施加不同的跨越电压,在所有存储单元的阈值电压变得大于第一编程阈值电压VTP1之前,可能需要超过五次的编程操作。因此,为了完成编程过程,以用于存储四种不同数据状态,利用方法300操作的存储器系统100可能需要9次编程操作,而现有技术会需要11次编程操作。
此外,由于可以根据编程测试和组验证两者的结果来执行编程操作,所以存储单元MC1到MCN的阈值电压可以比现有技术更集中。亦即,由于将利用更高的跨越电压对更难以被编程的存储单元进行编程,所以可以更快地对这些存储单元进行编程。因此,存储器系统100需要的编程测试的次数将比现有技术更少。例如,在图5中,在每次编程操作之后,有不超过两次的编程测试。
不过,如果利用相同的跨越电压对存储单元进行编程而没有分类,则存储单元的阈值电压将具有更宽的分布,这需要针对每次编程操作的更多编程测试。例如,在第五编程操作之后,在图6中将必须执行三次不同的编程测试。结果,在图5中编程测试总次数为12,而在图6中,编程测试总次数为21。由于更多编程操作和更多的编程测试将消耗更多功率,所以利用方法300,存储器系统100既可以改善编程过程的效率,又可以降低功耗。
总之,本发明的实施例提供的存储器系统和用于对存储器系统进行编程的方法可以根据编程测试和组验证两者的结果执行编程操作;因此,可以利用更高的跨越电压对更难以被编程的存储单元进行编程,以增加编程过程,并可以使存储单元MC1到MCN的阈值电压集中化。因此,可以改善编程过程的效率,并可以显著减少完成编程过程所需的功率。
本领域的技术人员将容易发现,可以对该装置和方法做出多种修改和更改同时保持本发明的教导。因此,应当将以上公开解释为仅受所附权利要求的范围限制。
Claims (24)
1.一种用于对存储器系统进行编程的方法,所述存储器系统包括多个存储单元,每个存储单元包括具有第一端子和控制端子的存储元件,所述方法包括:
在所述多个存储单元的第一编程操作期间:
向所述多个存储单元的存储元件的控制端子施加第一编程电压;以及
向所述多个存储单元的存储元件的第一端子施加基本参考电压;
通过对所述存储元件的阈值电压与中间电压进行比较来执行组验证;
执行第一编程测试,以检查所述存储元件的所述阈值电压是否大于第一编程阈值电压;以及
根据所述组验证的结果和所述第一编程测试的结果,执行第二编程操作;
其中:
所述中间电压小于所述第一编程阈值电压。
2.根据权利要求1所述的方法,其中,所述中间电压是在所述第一编程操作之后所述存储元件的所述阈值电压的中心值。
3.根据权利要求1所述的方法,其中:
当判定所述多个存储单元中的第一存储单元和第二存储单元在所述组验证期间处于不同组中时,根据所述组验证的结果和所述第一编程测试的结果执行所述第二编程操作包括:
向所述第一存储单元的存储元件的控制端子和所述第二存储单元的存储元件的控制端子施加相同的编程电压;以及
向所述第一存储单元的所述存储元件的第一端子和所述第二存储单元的所述存储元件的第一端子施加不同的参考电压。
4.根据权利要求1所述的方法,其中:
当判定第一存储单元的阈值电压在所述组验证期间大于所述中间电压但判定所述第一存储单元的阈值电压在所述第一编程测试期间小于所述第一编程阈值电压,并且判定第二存储单元的阈值电压在所述组验证期间小于所述中间电压时,根据所述组验证的结果和所述第一编程测试的结果执行所述第二编程操作包括:
在所述第一存储单元的存储元件的控制端子和第一端子之间施加第一跨越电压;以及
在所述第二存储单元的存储元件的控制端子和第一端子之间施加第二跨越电压;并且
所述第二跨越电压大于所述第一跨越电压。
5.根据权利要求4所述的方法,其中:
在所述第一存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第一跨越电压包括:
向所述第一存储单元的所述存储元件的所述控制端子施加第二编程电压;以及
向所述第一存储单元的所述存储元件的所述第一端子施加增强参考电压;
所述第二编程电压大于所述第一编程电压;并且
所述增强参考电压大于所述基本参考电压。
6.根据权利要求5所述的方法,其中:
在所述第二存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第二跨越电压包括:
向所述第二存储单元的所述存储元件的所述控制端子施加所述第二编程电压;以及
向所述第二存储单元的所述存储元件的所述第一端子施加所述基本参考电压。
7.根据权利要求5所述的方法,其中:
当判定第三存储单元的阈值电压在所述第一编程测试期间大于所述第一编程阈值电压时,根据所述组验证的结果和所述第一编程测试的结果执行所述第二编程操作还包括:
向所述第三存储单元的存储元件的控制端子施加所述第二编程电压;以及
向所述第三存储单元的所述存储元件的第一端子施加禁止参考电压;并且
所述禁止参考电压大于所述增强参考电压。
8.根据权利要求7所述的方法,其中:
当判定第四存储单元的阈值电压在所述组验证期间大于所述中间电压并且判定所述第四存储单元的阈值电压在所述第一编程测试期间稍小于所述第一编程阈值电压时,根据所述组验证的结果和所述第一编程测试的结果执行所述第二编程操作包括:
向所述第四存储单元的存储元件的控制端子施加所述第二编程电压;以及
向所述第四存储单元的所述存储元件的第一端子施加第一中间参考电压;并且
所述第一中间参考电压大于所述增强参考电压并且小于所述禁止参考电压。
9.根据权利要求5所述的方法,其中:
当判定第五存储单元的阈值电压在所述组验证期间小于所述中间电压并且判定所述第五存储单元的阈值电压在所述第一编程测试期间稍小于所述第一编程阈值电压时,根据所述组验证的结果和所述第一编程测试的结果执行所述第二编程操作还包括:
向所述第五存储单元的存储元件的控制端子施加所述第二编程电压;以及
向所述第五存储单元的所述存储元件的第一端子施加第二中间参考电压;并且
所述第二中间参考电压大于所述基本参考电压并且小于所述增强参考电压。
10.根据权利要求1所述的方法,还包括:
执行第二编程测试,以检查所述存储元件的所述阈值电压在执行所述第二编程操作之后是否大于所述第一编程阈值电压;以及
根据所述组验证的结果和所述第二编程测试的结果,执行第三编程操作。
11.根据权利要求10所述的方法,其中:
当判定第六存储单元的阈值电压在所述组验证期间大于所述中间电压并且判定所述第六存储单元的阈值电压在所述第二编程测试期间小于所述第一编程阈值电压,并且判定第七存储单元的阈值电压在所述组验证期间小于所述中间电压并且判定所述第七存储单元的阈值电压在所述第二编程测试期间小于所述第一编程阈值电压时,根据所述组验证的结果和所述第二编程测试的结果执行所述第三编程操作包括:
在所述第六存储单元的存储元件的控制端子和第一端子之间施加第三跨越电压;以及
在所述第七存储单元的存储元件的控制端子和第一端子之间施加第四跨越电压;并且
所述第四跨越电压大于所述第三跨越电压。
12.根据权利要求11所述的方法,其中:
在所述第六存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第三跨越电压包括:
向所述第六存储单元的所述存储元件的所述控制端子施加第三编程电压;以及
向所述第六存储单元的所述存储元件的所述第一端子施加所述增强参考电压;并且
所述第三编程电压大于所述第二编程电压。
13.根据权利要求12所述的方法,其中:
在所述第七存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第四跨越电压包括:
向所述第七存储单元的所述存储元件的所述控制端子施加所述第三编程电压;以及
向所述第七存储单元的所述存储元件的所述第一端子施加所述基本参考电压。
14.根据权利要求10所述的方法,还包括:
执行第三编程测试,以检查所述存储元件的所述阈值电压在执行所述第三编程操作之后是否大于第二编程阈值电压;以及
根据所述组验证的结果和所述第三编程测试的结果,执行第四编程操作。
15.根据权利要求10所述的方法,其中:
当判定第八存储单元的阈值电压在所述组验证期间大于所述中间电压且判定所述第八存储单元的阈值电压在所述第三编程测试期间小于所述第二编程阈值电压,并且判定第九存储单元的阈值电压在所述组验证期间小于所述中间电压并且判定所述第九存储单元的阈值电压在所述第三编程测试期间小于所述第二编程阈值电压时,根据所述组验证的结果和所述第三编程测试的结果执行所述第四编程操作包括:
在所述第八存储单元的存储元件的控制端子和第一端子之间施加第五跨越电压;以及
在所述第九存储单元的存储元件的控制端子和第一端子之间施加第六跨越电压;并且
所述第六跨越电压大于所述第五跨越电压。
16.根据权利要求15所述的方法,其中:
在所述第八存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第五跨越电压包括:
向所述第八存储单元的所述存储元件的所述控制端子施加第四编程电压;以及
向所述第八存储单元的所述存储元件的所述第一端子施加所述增强参考电压;并且
所述第四编程电压大于所述第三编程电压。
17.根据权利要求16所述的方法,其中:
在所述第九存储单元的所述存储元件的所述控制端子和所述第一端子之间施加所述第六跨越电压包括:
向所述第九存储单元的所述存储元件的所述控制端子施加所述第四编程电压;以及
向所述第九存储单元的所述存储元件的所述第一端子施加所述基本参考电压。
18.一种存储器系统,包括:
多个存储单元,每个所述存储单元包括存储元件,所述存储元件具有第一端子以及耦合到字线的控制端子;
耦合到所述字线的字线驱动器;以及
多个电压控制器,每个所述电压控制器耦合到所述多个存储单元中的对应存储单元的存储元件的第一端子;
其中:
所述存储器系统被配置为执行所述多个存储单元的第一编程操作,并且在所述第一编程操作期间:
所述多个电压控制器被配置为向所述多个存储单元的存储元件的控制端子施加第一编程电压;并且
所述字线驱动器被配置为向所述多个存储单元的所述存储元件的第一端子传输基本参考电压;
所述存储器系统还被配置为在所述第一编程操作之后,通过对所述存储元件的阈值电压与中间电压进行比较来执行组验证;
所述存储器系统还被配置为执行第一编程测试,以检查在所述第一编程操作之后,所述存储元件的所述阈值电压是否大于第一编程阈值电压;
所述存储器系统还被配置为根据所述组验证的结果和所述第一编程测试的结果来执行第二编程操作;并且
所述中间电压小于所述第一编程阈值电压。
19.根据权利要求18所述的存储器系统,其中,所述中间电压是在所述第一编程操作之后所述存储元件的所述阈值电压的中心值。
20.根据权利要求18所述的存储器系统,其中:
当判定所述多个存储单元的第一存储单元和第二存储单元在所述组验证期间处于不同组中时,所述存储器系统通过如下方式执行所述第二编程操作:
所述字线驱动器向所述第一存储单元的存储元件的控制端子和所述第二存储单元的存储元件的控制端子施加相同的编程电压;以及
第一电压控制器和第二电压控制器向所述第一存储单元的所述存储元件的第一端子和所述第二存储单元的所述存储元件的第一端子分别施加两个不同的参考电压。
21.根据权利要求18所述的存储器系统,其中:
当判定第一存储单元的阈值电压在所述组验证期间大于所述中间电压但判定所述第一存储单元的阈值电压在所述第一编程测试期间小于所述第一编程阈值电压,并且判定第二存储单元的阈值电压在所述组验证期间小于所述中间电压时,所述存储器系统通过如下方式执行所述第二编程操作:
所述字线驱动器向所述第一存储单元的所述存储元件的所述控制端子和所述第二存储单元的所述存储元件的所述控制端子施加第二编程电压;
第一电压控制器向所述第一存储单元的所述存储元件的所述第一端子施加增强参考电压;以及
第二电压控制器向所述第二存储单元的所述存储元件的所述第一端子施加所述基本参考电压;
所述第二编程电压大于所述第一编程电压;并且
所述增强参考电压大于所述基本参考电压。
22.根据权利要求21所述的存储器系统,其中:
当判定第三存储单元的阈值电压在所述第一编程测试期间大于所述第一编程阈值电压时,所述存储器系统通过如下方式执行所述第二编程操作:
所述字线驱动器向所述第三存储单元的存储元件的控制端子施加所述第二编程电压;以及
第三电压控制器向所述第三存储单元的所述存储元件的第一端子施加禁止参考电压;以及
所述禁止参考电压大于所述增强参考电压。
23.根据权利要求21所述的存储器系统,其中:
当判定第四存储单元的阈值电压在所述组验证期间大于所述中间电压并且判定所述第四存储单元的阈值电压在所述第一编程测试期间稍小于所述第一编程阈值电压时,所述存储器系统通过如下方式执行所述第二编程操作:
所述字线驱动器向所述第四存储单元的存储元件的控制端子施加所述第二编程电压;以及
第四电压控制器向所述第四存储单元的所述存储元件的第一端子施加第一中间参考电压;并且
所述第一中间参考电压大于所述增强参考电压并且小于所述禁止参考电压。
24.根据权利要求21所述的存储器系统,其中:
当判定第五存储单元的阈值电压在所述组验证期间小于所述中间电压并且判定所述第五存储单元的阈值电压在所述第一编程测试期间稍小于所述第一编程阈值电压时,所述存储器系统通过如下方式执行所述第二编程操作:
所述字线驱动器向所述第五存储单元的存储元件的控制端子施加所述第二编程电压;以及
第五电压控制器向所述第五存储单元的所述存储元件的第一端子施加第二中间参考电压;并且
所述第二中间参考电压大于所述基本参考电压并且小于所述增强参考电压。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/072859 WO2020150935A1 (en) | 2019-01-23 | 2019-01-23 | Method for programming memory system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109863557A true CN109863557A (zh) | 2019-06-07 |
Family
ID=66889427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980000214.XA Pending CN109863557A (zh) | 2019-01-23 | 2019-01-23 | 用于对存储器系统进行编程的方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10943650B2 (zh) |
EP (1) | EP3853854A4 (zh) |
JP (1) | JP7250133B2 (zh) |
KR (1) | KR102649963B1 (zh) |
CN (1) | CN109863557A (zh) |
TW (1) | TWI719423B (zh) |
WO (1) | WO2020150935A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284541A (zh) * | 2021-06-17 | 2021-08-20 | 长江存储科技有限责任公司 | 存储器系统及其编程方法 |
CN113646843A (zh) * | 2021-06-25 | 2021-11-12 | 长江存储科技有限责任公司 | 存储装置及其多遍编程操作 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020150935A1 (en) * | 2019-01-23 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Method for programming memory system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1879175A (zh) * | 2003-10-20 | 2006-12-13 | 桑迪士克股份有限公司 | 基于非易失性存储器单元的行为的编程方法 |
CN1926637A (zh) * | 2004-01-21 | 2007-03-07 | 桑迪士克股份有限公司 | 编程非易失性存储器 |
CN101199025A (zh) * | 2005-06-15 | 2008-06-11 | 美光科技公司 | 快闪存储器装置中的选择性慢编程会聚 |
KR20120119533A (ko) * | 2011-04-21 | 2012-10-31 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법 |
CN103489479A (zh) * | 2012-06-13 | 2014-01-01 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN106067323A (zh) * | 2015-04-22 | 2016-11-02 | 桑迪士克科技有限责任公司 | 非易失性存储器的利用双脉冲编程的自然阈值电压压缩 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4282636B2 (ja) * | 2005-06-22 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置とそのデータ書き込み方法 |
JP2008130182A (ja) * | 2006-11-22 | 2008-06-05 | Sharp Corp | 不揮発性半導体記憶装置 |
KR100932368B1 (ko) * | 2007-11-21 | 2009-12-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 동작 방법 |
US7808819B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Method for adaptive setting of state voltage levels in non-volatile memory |
US8472256B2 (en) * | 2010-05-12 | 2013-06-25 | Micron Technology, Inc. | Non-volatile memory programming |
KR20110131648A (ko) * | 2010-05-31 | 2011-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법 |
US8310870B2 (en) | 2010-08-03 | 2012-11-13 | Sandisk Technologies Inc. | Natural threshold voltage distribution compaction in non-volatile memory |
US8385123B2 (en) * | 2010-08-18 | 2013-02-26 | Micron Technology, Inc. | Programming to mitigate memory cell performance differences |
JP2013077362A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9224494B2 (en) * | 2014-01-10 | 2015-12-29 | Sandisk Technologies Inc. | Erase speed adjustment for endurance of non-volatile storage |
KR20160108770A (ko) * | 2015-03-06 | 2016-09-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US9842657B1 (en) * | 2017-05-18 | 2017-12-12 | Sandisk Technologies Llc | Multi-state program using controlled weak boosting for non-volatile memory |
WO2020150935A1 (en) * | 2019-01-23 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Method for programming memory system |
-
2019
- 2019-01-23 WO PCT/CN2019/072859 patent/WO2020150935A1/en unknown
- 2019-01-23 EP EP19911685.6A patent/EP3853854A4/en not_active Ceased
- 2019-01-23 KR KR1020217014757A patent/KR102649963B1/ko active IP Right Grant
- 2019-01-23 JP JP2021530966A patent/JP7250133B2/ja active Active
- 2019-01-23 CN CN201980000214.XA patent/CN109863557A/zh active Pending
- 2019-03-14 TW TW108108637A patent/TWI719423B/zh active
- 2019-05-12 US US16/409,855 patent/US10943650B2/en active Active
-
2021
- 2021-01-27 US US17/160,338 patent/US11145362B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1879175A (zh) * | 2003-10-20 | 2006-12-13 | 桑迪士克股份有限公司 | 基于非易失性存储器单元的行为的编程方法 |
CN1926637A (zh) * | 2004-01-21 | 2007-03-07 | 桑迪士克股份有限公司 | 编程非易失性存储器 |
CN101199025A (zh) * | 2005-06-15 | 2008-06-11 | 美光科技公司 | 快闪存储器装置中的选择性慢编程会聚 |
KR20120119533A (ko) * | 2011-04-21 | 2012-10-31 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법 |
CN103489479A (zh) * | 2012-06-13 | 2014-01-01 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN106067323A (zh) * | 2015-04-22 | 2016-11-02 | 桑迪士克科技有限责任公司 | 非易失性存储器的利用双脉冲编程的自然阈值电压压缩 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284541A (zh) * | 2021-06-17 | 2021-08-20 | 长江存储科技有限责任公司 | 存储器系统及其编程方法 |
CN113646843A (zh) * | 2021-06-25 | 2021-11-12 | 长江存储科技有限责任公司 | 存储装置及其多遍编程操作 |
US11763902B2 (en) | 2021-06-25 | 2023-09-19 | Yangtze Memory Technologies Co., Ltd. | Memory device and multi-pass program operation thereof |
CN113646843B (zh) * | 2021-06-25 | 2023-12-15 | 长江存储科技有限责任公司 | 存储装置及其多遍编程操作 |
Also Published As
Publication number | Publication date |
---|---|
KR20210072818A (ko) | 2021-06-17 |
US11145362B2 (en) | 2021-10-12 |
TWI719423B (zh) | 2021-02-21 |
US10943650B2 (en) | 2021-03-09 |
JP2022508285A (ja) | 2022-01-19 |
JP7250133B2 (ja) | 2023-03-31 |
US20200234759A1 (en) | 2020-07-23 |
EP3853854A4 (en) | 2022-05-04 |
EP3853854A1 (en) | 2021-07-28 |
WO2020150935A1 (en) | 2020-07-30 |
KR102649963B1 (ko) | 2024-03-20 |
TW202029197A (zh) | 2020-08-01 |
US20210151100A1 (en) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109863557A (zh) | 用于对存储器系统进行编程的方法 | |
KR101134691B1 (ko) | 다중-레벨 비트 플래시 메모리 소거 알고리즘 | |
US20130077408A1 (en) | Nonvolatile semiconductor memory device | |
CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
US7826273B2 (en) | Method of verifying programming of a nonvolatile memory device | |
CN100463077C (zh) | 同时编程与编程验证存储器的方法及其集成电路 | |
US9036424B2 (en) | Memory device and method for verifying the same | |
US7151701B2 (en) | Self-adaptive program delay circuitry for programmable memories | |
US9378823B2 (en) | Programming a memory cell to a voltage to indicate a data value and after a relaxation time programming the memory cell to a second voltage to indicate the data value | |
CN101176165A (zh) | 快闪存储器装置中的存储块擦除 | |
WO2003058637A1 (en) | Programming non-volatile memory devices | |
CN106560897B (zh) | 用于非易失性存储装置的感测电路以及非易失性存储装置 | |
US8880964B2 (en) | Block and page level bad bit line and bits screening methods for program algorithm | |
CN102800365A (zh) | 非易失存储器的测试校验方法和系统 | |
CN101447231A (zh) | 用于执行非易失性存储器件中的擦除操作的方法 | |
US8482985B2 (en) | Nonvolatile semiconductor storage device | |
US20120002482A1 (en) | Charge equilibrium acceleration in a floating gate memory device via a reverse field pulse | |
CN105869673A (zh) | 页缓冲器电路及其操作方法 | |
US7184310B2 (en) | Sequential program-verify method with result buffering | |
CN110431633A (zh) | 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
US9136009B1 (en) | Method to improve accuracy of a low voltage state in flash memory cells | |
CN111081303B (zh) | 存储器编程方法、装置、电子设备及计算机可读存储介质 | |
CN102800356A (zh) | 非易失存储器的参考单元编程方法和系统 | |
US20100226171A1 (en) | Method of programming nonvolatile memory device | |
EP1782426B1 (en) | Self-adaptive program delay circuitry for programmable memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |