CN109842413B - 锁相环和延迟锁定环 - Google Patents

锁相环和延迟锁定环 Download PDF

Info

Publication number
CN109842413B
CN109842413B CN201811416249.5A CN201811416249A CN109842413B CN 109842413 B CN109842413 B CN 109842413B CN 201811416249 A CN201811416249 A CN 201811416249A CN 109842413 B CN109842413 B CN 109842413B
Authority
CN
China
Prior art keywords
signal
output signal
locked loop
frequency
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811416249.5A
Other languages
English (en)
Other versions
CN109842413A (zh
Inventor
许炯基
李东俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anapass Inc
Original Assignee
Anapass Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anapass Inc filed Critical Anapass Inc
Publication of CN109842413A publication Critical patent/CN109842413A/zh
Application granted granted Critical
Publication of CN109842413B publication Critical patent/CN109842413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种锁相环和延迟锁定环。当锁相环从睡眠状态转换至活动状态时，参考信号的频率与已经在先前活动状态中同步的参考信号的频率相同。

Description

锁相环和延迟锁定环
相关申请的交叉引用
本申请要求于2017年11月27日提交的第2017-0159536号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
本公开涉及锁相环和延迟锁定环。
背景技术
锁相环(PLL)指的是使用参考信号与通过对输出信号进行分频然后反馈而获得的信号之间的相位差来控制输出信号的系统。PLL检测输出信号的分频结果与输入信号之间的相位差、将检测的相位差确定为误差并调整压控振荡器的输入电压，使得能够减小误差。以此方式，改变输出频率。
当输入与输出的反馈之间的相位差变为0时，锁定相位，并且调整输出信号，使得能够保持锁定状态。输入与输出之间的频率差根据分频器而变化。输出信号的频率根据分频器的分频比来控制。在大多数PLL中，输出以比输入更高的频率振荡。
在模拟PLL的操作期间，参考信号作为相位频率检测器(PFD)的任何一个输入提供，并且分频器的与参考信号具有不同的相位和/或频率的输出信号作为另一输入提供。
PFD通过检测参考信号与分频器的输出信号之间的相位差和/或频率差来输出误差信号。电荷泵(CP)接收误差信号并输出与误差信号对应的电流信号，并且环路滤波器(LF)通过从电流信号中消除不必要的频率来输出控制信号以控制压控振荡器(VCO)。VCO输出具有与由LF输出的控制信号对应的频率的信号，并且将该信号提供至分频器以反馈给PFD。
延迟锁定环(DLL)是用于改变时钟信号的相位的电路。通常，DLL用作集成电路中的时钟缓冲器或用于时钟-数据恢复(CDR)电路中。DLL包括延迟链，多个延迟元件在延迟链中级联。作为输入提供的信号由延迟元件延迟，并且输出具有目标相位的信号。
发明内容
当提供与参考信号具有不同频率和/或相位的信号时，现有的PLL或DLL通过多次迭代输出具有目标频率和/或相位的信号。在此时，PLL或DLL被称为“锁定”，并且到该时间点的时间段被称为“锁定时间”。
PLL或DLL在睡眠状态和活动状态中交替地操作。每次PLL或DLL从睡眠状态重启到活动状态时，均消耗锁定时间，因此难以快速地重启PLL或DLL。通过将PLL或DLL连续保持在活动状态，可以保持频率和/或相位同步，但是消耗了不必要的功率。
本发明旨在提供一种锁相环(PLL)和延迟锁定环(DLL)，该锁相环(PLL)和延迟锁定环(DLL)在睡眠状态和活动状态中交替地操作，并且当需要从睡眠状态重启到活动状态时能够由于减少的锁定时间而快速地操作。
本发明还旨在提供一种降低睡眠状态中的功率消耗的PLL和DLL。
根据本发明的方面，提供了一种PLL，其在睡眠状态和活动状态中交替地操作并且使PLL的分频输出信号与分频参考信号同步。当PLL从睡眠状态转换至活动状态时，分频输出信号的频率与已经在先前活动状态中同步的分频输出信号的频率相同。
附图说明
通过参考附图详细地描述本发明的示例性实施方式，本发明的以上及其他目的、特征和优点对于本领域普通技术人员将变得更显而易见，在附图中：
图1是示出根据本发明的示例性实施方式的锁相环(PLL)的概览的框图；
图2中的(a)和(b)是示出环路滤波器的概览的电路图；
图3是示出用于控制压控振荡器的激活的压控振荡器激活信号和睡眠信号的时序图；
图4是示出同步器的概览的电路图；
图5是根据本发明的示例性实施方式的PLL的时序图；
图6是示出根据本发明的第二示例性实施方式的数字PLL的概览的图；
图7是示意地示出数字环路滤波器的示例性实施方式的电路图；
图8是示意地示出数控振荡器的示例性实施方式的电路图；
图9是根据本发明的示例性实施方式的PLL重启的情况下的时序图；
图10是示出根据本发明的示例性实施方式的延迟锁定环(DLL)的概览的框图；
图11是示出根据本发明的示例性实施方式的环路滤波器的概览的一组电路图；
图12是示意地示出电压控制延迟线的示例性实施方式的电路图；
图13是示出根据本发明的示例性实施方式的DLL的操作的示意性时序图；
图14是示出根据本发明的示例性实施方式的DLL的概览的框图；
图15是示出数字控制延迟线的概览的图；以及
图16是示出根据本发明的示例性实施方式的DLL的操作的示意性时序图。
具体实施方式
本发明的以下描述仅是用于结构或功能描述的示例性实施方式，并且本发明的范围不应被解释为限于本文中阐述的示例性实施方式。换句话说，示例性实施方式可不同地改变并且具有各种形式，并且本发明的范围应该被理解为包括实现该技术构思的等同物。
同时，本申请中描述的术语应如下进行理解。
诸如“第一”、“第二”等的术语用于将一个元件与另一元件区分开，并且本发明的范围不应由这些术语限制。例如，第一元件可被称为第二元件，并且类似地，第二元件可被称为第一元件。
除非上下文另有明确说明，否则如本文中所使用的，单数形式也旨在包括复数形式。当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”等表示所述特征、数目、操作、元件、部分或其组合的存在，但是不排除一个或多个其他特征、数目、操作、元件、部分或其组合的存在或添加。
术语“和/或”用于表示存在的项的所有可能的组合。例如，“A和/或B”应该被理解成表示“A、B以及A和B两者”。
在描述本发明的实施方式时，单线、差分线和总线彼此不作区分。然而，在需要将它们彼此区分开的时候，将对它们进行描述。
本发明是基于有效高信令和上升沿采样进行描述的。因此，当信号处于高电平时，实现信号的状态，并且在上升沿处执行采样。然而，这些旨在方便描述并且不旨在以任何方式限制本发明的范围。此外，本领域普通技术人员可通过使用有效低信令和下降沿采样来实现本发明。
第一示例性实施方式
以下将参考附图描述根据本实施方式的锁相环(PLL)1。图1是示出根据本实施方式的PLL 1的概览的框图。参考图1，根据本实施方式的PLL 1包括输出信号分频器300、参考信号分频器200和同步器100，其中，输出信号分频器300划分PLL 1的输出信号fo的频率，参考信号分频器200划分参考信号fr的频率，以及同步器100提供参考信号分频器复位信号RSTr并提供输出信号分频器复位信号RSTo，其中，参考信号分频器复位信号RSTr用于通过利用参考信号fr对睡眠信号PLLsleep进行采样来初始化参考信号分频器200，输出信号分频器复位信号RSTo用于通过利用输出信号fo对参考信号分频器复位信号RSTr进行采样来初始化输出信号分频器300。PLL 1使用由输出信号分频器300输出的分频输出信号CLKo和由参考信号分频器200输出的分频参考信号CLKr使输出信号fo与参考信号fr同步。
相位频率检测器PFD接收作为输入提供的分频参考信号CLKr和分频输出信号CLKo，并且检测两个信号之间的频率差和/或相位差。相位频率检测器PFD输出与所检测的频率差和/或相位差对应的误差信号err。
作为示例，当分频输出信号CLKo的频率和/或相位滞后于分频参考信号CLKr的频率和/或相位时，误差信号err可为用于控制随后的电荷泵CP以提供电荷的泵浦信号(pump-up signal)。作为另一示例，当分频输出信号CLKo的频率和/或相位在分频参考信号CLKr的频率和/或相位之前时，误差信号err可为用于控制电荷泵CP接收电荷的泵送信号(pump-down signal)。
图2中的(a)、(b)、(c)和(d)是示出环路滤波器LF的概览的电路图。环路滤波器LF接收从电荷泵CP输出的信号并产生用于控制压控振荡器VCO的控制信号。由于从电荷泵CP输出的信号包括高频带噪声分量以及用于控制压控振荡器VCO的分量，因此使用具有低带通特性的环路滤波器LF来去除噪声。由电荷泵CP提供的信号通过环路滤波器LF累积，从而可产生电压信号，并且电压信号控制从压控振荡器VCO输出的频率。
参考图2中的(a)和(b)中示出的示例性实施方式，在环路滤波器LF处形成的电压与由压控振荡器VCO输出的频率对应。当PLL 1在活动状态和睡眠状态中交替操作时，在活动状态中实现相位对准。随后，当PLL 1进入睡眠状态时或在PLL 1进入睡眠状态之后，提供控制信号Ccon以切断开关SW。
环路滤波器LF之后的级由开关SW阻挡，并且环路滤波器LF的前级的输出侧具有高输出阻抗。因此，可以使存储在环路滤波器LF中的电荷的放电最小化，并且保持已经实现相位对准的情况下的频率信息。
当PLL 1从睡眠状态转换至活动状态时，提供控制信号Ccon以接通开关SW。然后，环路滤波器LF可控制压控振荡器VCO输出与在先前活动状态中由压控振荡器VCO输出的信号具有相同的频率的信号。
根据示例性实施方式，开关SW可实施为电子设备，其中一个电极是否连接至另一电极是由提供至控制电极的信号控制的。作为示例，开关SW可为金属氧化物半导体(MOS)晶体管。用于控制是否接通开关SW的控制信号Ccon可由包括控制逻辑的控制器(未示出)提供。根据另一示例性实施方式，用于控制是否接通开关SW的控制信号Ccon可由已经接收到睡眠信号PLLsleep的同步器100提供。
参考图2中的(c)和(d)中示出的示例性实施方式，环路滤波器LF的前级和后级的输出侧具有高输出阻抗。因此，可以使存储在环路滤波器LF中的电荷的放电最小化，并且环路滤波器LF可保持已经实现相位对准的情况下的频率信息。
图3是示出用于控制压控振荡器VCO的激活的VCO激活信号VCO_en和睡眠信号PLLsleep的时序图。参考图3，在提供睡眠信号PLLsleep之后，通过VCO停止延迟时间确定可以使压控振荡器VCO停用的时间段。当提供睡眠信号PLLsleep、然后经过VCO停止延迟时间时，可停用压控振荡器VCO，并且可相应地降低压控振荡器VCO的功率消耗。此外，为了确保压控振荡器VCO的重启时间，在经过VCO重启延迟时间之后，睡眠信号PLLsleep转换至低电平，使得PLL 1可从睡眠状态转换。
图4是示出同步器100的概览的电路图。参考图1和图4，PLL 1的输出信号fo、参考信号fr和睡眠信号PLLsleep被提供至同步器100。根据示例性实施方式，同步器100可包括第一D触发器110和第二D触发器120，其中，第一D触发器110通过利用参考信号fr对睡眠信号PLLsleep进行采样来输出参考信号分频器复位信号RSTr，第二D触发器120通过利用输出信号fo对参考信号分频器复位信号RSTr进行采样来输出输出信号分频器复位信号RSTo。
在图4中作为示例示出的实施方式中，第一D触发器110在参考信号fr的上升沿对睡眠信号PLLsleep进行采样，并且第二D触发器120在输出信号fo的上升沿对参考信号分频器复位信号RSTr进行采样。因此，参考信号分频器复位信号RSTr的电平和输出信号分频器复位信号RSTo的电平可在输出信号fo的一个周期内改变。
根据示例性实施方式，参考信号fr是振荡器的输出信号并且具有预定频率。作为示例，振荡器可为晶体振荡器(XO；未示出)和温度补偿晶体振荡器(TCXO)中的任何一个。
返回参考图1，参考信号分频器200接收参考信号fr、根据预定的分频比划分参考信号fr的频率并输出分频参考信号CLKr。输出信号分频器300接收输出信号fo、根据预定的分频比划分输出信号fo的频率并输出分频输出信号CLKo。因此，当PLL 1在睡眠状态中重启时，压控振荡器VCO提供具有与先前同步状态中相同的频率的输出信号fo，并且输出信号分频器300的分频比是恒定的。因此，分频输出信号CLKo的频率与先前的同步状态中的相同。
下面将参考图1至图5描述根据本实施方式的PLL 1的重启操作。图5是根据本实施方式的PLL 1的时序图。为了在睡眠状态中重启PLL 1，控制器(未示出)提供控制信号Ccon和VCO激活信号VCO_en，从而可接通开关SW，并且可激活压控振荡器VCO。在经过VCO重启延迟时间之后，睡眠信号PLLsleep转换至低电平，从而可激活同步器100。
当同步器100被激活时，在参考信号fr的上升沿对处于低电平的睡眠信号PLLsleep进行采样以生成处于低电平的参考信号分频器复位信号RSTr。参考信号分频器复位信号RSTr被提供至参考信号分频器200并激活参考信号分频器200。在输出信号fo的上升沿对处于低电平的参考信号分频器复位信号RSTr进行采样以生成处于低电平的输出信号分频器复位信号RSTo。输出信号分频器复位信号RSTo被提供至输出信号分频器300并激活输出信号分频器300。
由于参考信号分频器复位信号RSTr与输出信号分频器复位信号RSTo之间的相位差处于输出信号fo的一个周期内，因此参考信号分频器200和输出信号分频器300可在输出信号fo的一个周期内被激活。因此，由激活的参考信号分频器200和输出信号分频器300输出的信号之间的相位差Δt可保持小于现有技术的相位差。因此，可以减少锁相所需的时间。
第二示例性实施方式
以下将参考附图描述本发明的第二示例性实施方式。为了清楚和简单描述，将省略与第一示例性实施方式的描述相同或相似的描述，并且可参考先前实施方式的附图描述执行相同或相似功能的元件。
图6是示出根据本发明的第二示例性实施方式的数字PLL 2的概览的图。参考图6，数字PLL 2包括同步器100、参考信号分频器200、输出信号分频器300、时间数字转换器TDC、数字环路滤波器DLF和数控振荡器DCO。
时间数字转换器TDC接收作为输入提供的分频参考信号CLKr和分频输出信号CLKo。时间数字转换器TDC检测提供的输入信号之间的频率差和/或相位差，并且输出与所检测的频率差和/或相位差对应的误差代码d_err。
图7是示意地示出根据本实施方式的数字环路滤波器DLF的电路图。参考图7，数字环路滤波器DLF接收作为输入的误差代码d_err并且通过去除误差代码d_err中所包括的噪声来生成用于控制数控振荡器DCO的控制代码DCOctrl。根据示例性实施方式，数字环路滤波器DLF可用作低通滤波器。
根据示例性实施方式，数字环路滤波器DLF包括比例路径510和包括存储设备522的积分路径520。比例路径510具有α的增益，并且与第一示例性实施方式的实施为模拟电路的环路滤波器LF的电阻对应，从而调整瞬时相位。积分路径520具有β的增益，并且与第一示例性实施方式的实施为模拟电路的环路滤波器LF的电容器对应，从而调整数控振荡器DCO的输出的频率。
积分路径520中所包括的存储设备522存储从积分路径520输出的信号。存储设备522可存储在数字PLL 2进入睡眠状态之前从积分路径520输出的信号，从而存储在已经完成相位对准的情况下的输出频率信息。作为示例性实施方式，存储设备522可为包括一个或多个D触发器的寄存器。存储设备522在数字PLL 2进入睡眠状态之前进行采样并保持从积分路径520输出的信息。当数字PLL 2脱离睡眠状态时，数字环路滤波器DLF可根据由存储设备522保持的信息生成用于控制数控振荡器DCO的控制代码DCOctrl，并且输出控制代码DCOctrl。
图8是示意地示出数控振荡器DCO的示例性实施方式的电路图。在图8中作为示例示出的实施方式中，数控振荡器DCO可包括电感器L和可变电容单元610，在可变电容单元610中，等效电容由通过数字环路滤波器DLF提供的控制代码DCOctrl控制。根据示例性实施方式，数控振荡器DCO的差分对的尾部可包括激活晶体管M_en，激活晶体管M_en的驱动由DCO激活信号DCO_en控制以控制数控振荡器DCO的激活。
在图8中作为示例示出的实施方式中，由从数字环路滤波器DLF输出的用于数控振荡器DCO的控制代码DCOctrl控制是否接通可变电容单元610中所包括的开关。通过接通或断开开关控制可变电容单元610的等效电容，使得能够控制数控振荡器DCO的输出信号的频率。
在附图中未示出的另一实施方式中，可变电容单元610可另外包括变容二极管，在变容二极管中，在阳极电极与阴极电极之间提供由控制代码DCOctrl产生的电压，并且控制耗尽层的厚度，使得电容受到控制。
图9是重启本实施方式的PLL的情况的时序图。将参考图9描述根据本实施方式的PLL 2的重启操作。提供DCO激活信号DCO_en，并且激活数控振荡器DCO。
在经过DCO重启延迟时间之后，睡眠信号PLLsleep转换至低电平，使得同步器100被激活。当实现相位对准时，数字环路滤波器DLF根据与由存储设备522采样并保持的频率对应的信息输出用于数控振荡器DCO的控制代码DCOctrl。
当同步器100被激活时，参考信号分频器200和输出信号分频器300被激活，并且输出信号fo的频率与在睡眠状态之前已经完成相位对准的情况的频率相同。因此，从参考信号分频器200输出的分频参考信号CLKr与从输出信号分频器300输出的分频输出信号CLKo之间的相位差Δt可保持小于现有技术的相位差。
根据附图中示出的示例性实施方式，通过利用输出信号fo对参考信号分频器复位信号RSTr进行采样来生成输出信号分频器复位信号RSTo。因此，参考信号分频器复位信号RSTr的下降沿与输出信号分频器复位信号RSTo的下降沿之间的相位差在输出信号fo的一个周期内。因此，参考信号分频器200和输出信号分频器300被激活的时间之间的差可处于输出信号fo的一个周期内。
此外，输出信号fo的频率与已经完成相位对准的情况的频率相同。由于输出信号分频器300的分频比是恒定的，因此分频输出信号CLKo的频率与先前同步状态的频率相同。因此，从参考信号分频器200输出的分频参考信号CLKr与从输出信号分频器300输出的分频输出信号CLKo之间的相位差Δt可保持小于现有技术的相位差。
当根据现有技术的PLL在睡眠状态中重启时，进行多次迭代直到PLL的输出信号的频率和相位与目标频率和相位相同，因此需要长的锁定时间。另一方面，即使当在睡眠状态中重启时，根据本发明的示例性实施方式的PLL 1和PLL 2使用与已经在先前活动状态中实现相位对准的情况下的输出信号的频率对应的信息执行相位对准。因此，减小重启之后的分频参考信号与重启之后的分频输出信号之间的相位差。因此，仅需要少量迭代，并且可减少用于相位对准的锁定时间。因此，与现有技术相比，PLL 1和PLL 2可迅速地重启。此外，由于PLL 1和PLL 2不在睡眠状态中操作，因此可以降低功率消耗。
第三示例性实施方式
以下将参考附图描述根据本发明的第三示例性实施方式的延迟锁定环(DLL)3。为了清楚和简单描述，将省略与以上描述的示例性实施方式的描述相同或相似的描述，并且可参考先前实施方式的附图描述执行相同或相似功能的元件。
图10是示出根据本实施方式的DLL 3的概览的框图。参考图10，根据本实施方式的DLL 3可包括相位检测器PD、电荷泵CP、环路滤波器LF和电压控制延迟线VCDL。
相位检测器PD检测作为输入提供的参考信号CLKr与输出信号CLKo之间的相位差，并且输出与相位差对应的误差信号err。作为示例性实施方式，相位检测器PD的激活可通过睡眠信号DLLsleep控制。误差信号err可为用于控制电荷泵CP以提供电荷的泵浦信号或用于控制电荷泵CP以接收电荷的泵送信号。
图11中的(a)、(b)和(c)是示出根据本实施方式的环路滤波器LF的概览的电路图。参考图11中的(a)和(b)，环路滤波器LF包括电容器Cf和开关SW，并且由开关控制信号Ccon控制开关SW是否接通。根据图11中的(a)中示出的示例性实施方式，开关SW可放置成使得电容器Cf可与前级和后级连接或断开。如图11中的(b)中例示的实施方式中示出的，开关SW可放置成断开与环路滤波器LF之后的级的连接。根据另一示例性实施方式，能够通过使环路滤波器LF的前级和后级的输出阻抗为高来防止存储在环路滤波器LF中的电压的放电。
环路滤波器LF接收从电荷泵CP输出的电流信号、从电流信号中去除噪声、根据电流信号生成电压信号并将电压信号提供至电压控制延迟线VCDL。在环路滤波器LF的电容器Cf处形成的电压信号与电压控制延迟线VCDL的延迟时间对应。因此，从环路滤波器LF输出的VCDL控制信号Vctrl用于控制从电压控制延迟线VCDL输出的信号的延迟时间，从而可对准输出信号CLKo和参考信号CLKr的相位。
当DLL 3在活动状态和睡眠状态中交替操作时，在活动状态中实现相位对准。此后，当DLL 3进入睡眠状态时或一旦DLL 3进入睡眠状态，可提供控制信号Ccon以切断开关SW。然后，能够防止存储在环路滤波器LF中的电荷的放电，并且保持关于已经实现相位对准的情况下的延迟时间的信息。
当DLL 3从睡眠状态转换至活动状态时，提供控制信号Ccon以接通开关SW。然后，从环路滤波器LF输出的VCDL控制信号Vctrl使电压控制延迟线VCDL具有已经实现相位对准的先前活动状态的延迟时间。
图12是示意地示出电压控制延迟线VCDL的示例性实施方式的电路图。参考图12，电压控制延迟线VCDL包括反相器Ia、Ib、Ic和Id，反相器Ia、Ib、Ic和Id级联以对作为输入提供的参考信号CLKr进行反相。反相器Ia、Ib、Ic和Id分别连接到对电流进行镜像的P型金属氧化物半导体(PMOS)晶体管Pa、Pb、Pc和Pd，并且偏置电流被提供至反相器Ia、Ib、Ic和Id。此外，反相器Ia、Ib、Ic和Id分别连接至流出(drain)偏置电流的N型金属氧化物半导体(NMOS)晶体管Na、Nb、Nc和Nd，并且VCDL控制信号Vctrl被提供至NMOS晶体管Na、Nb、Nc和Nd的栅极。
VCDL控制信号Vctrl被提供至NMOS晶体管Na、Nb、Nc和Nd的栅极并控制NMOS晶体管Na、Nb、Nc和Nd的接通电阻。因此，由NMOS晶体管Na、Nb、Nc和Nd流出的电流受到控制，并且提供至反相器Ia、Ib、Ic和Id的偏置电流被调节，从而控制每个反相器的延迟。
作为示例，当提供VCDL控制信号Vctrl以减小NMOS晶体管Na、Nb、Nc和Nd的导通电阻时，提供至反相器Ia、Ib、Ic和Id的偏置电流增加，并且每个反相器级的输出延迟减小，使得输入信号的延迟时间缩短。作为另一示例，当提供VCDL控制信号Vctrl以增加NMOS晶体管Na、Nb、Nc和Nd的导通电阻时，提供至反相器Ia、Ib、Ic和Id的偏置电流减小，并且每个反相器级的输出延迟增加，使得输入信号的延迟时间延长。
因此，如果环路滤波器LF存储已经实现锁相的情况下的电压、进入睡眠状态、然后再次被激活，则该电压可被提供至电压控制延迟线VCDL。然后，电压控制延迟线VCDL以已经实现锁相的情况下的延迟时间进行操作。
图13是示出根据本实施方式的DLL 3的操作的示意性时序图。参考图13，为了重启处于睡眠状态中的DLL 3，通过将VCDL激活信号VCDL_en转换至高电平来激活电压控制延迟线VCDL。根据示例性实施方式，提供开关控制信号Ccon，使得通过对环路滤波器LF充电而生成的VCDL控制信号Vctrl可被提供至电压控制延迟线VCDL。
为了确保电压控制延迟线VCDL的重启时间，电压控制延迟线VCDL在经过VCDL重启延迟时间之后脱离睡眠状态。VCDL重启延迟时间可为参考信号CLKr的一个周期或更长的时间。电压控制延迟线VCDL在VCDL重启延迟时间内激活，并且由于VCDL控制信号Vctrl而将输入信号延迟与先前活动状态中相同的延迟时间。
在由图13中的①表示的示例性实施方式中，可在VCDL重启延迟时间之后立即实现参考信号CLKr与输出信号CLKo之间的相位对准。根据由图13中的②表示的另一示例性实施方式中，与由①表示的示例性实施方式不同，由于包括电压控制延迟线VCDL的DLL 3的非理想特性，可能不能在重启延迟时间之后立即实现相位对准。然而，由于非理想特性引起的参考信号CLKr与输出信号CLKo之间的相位差很小。因此，可在参考信号CLKr和/或输出信号CLKo的一个周期内完成相位对准。
在VCDL重启延迟时间之后，睡眠信号DLLsleep转换至低电平。相位检测器PD被激活，并且可检测到已经在参考信号CLKr与输出信号CLKo之间实现相位对准。当睡眠信号DLLsleep处于高电平时，相位检测器PD不生成误差信号。因此，睡眠信号DLLsleep保持在高电平，直到电压控制延迟线VCDL重启。
第四示例性实施方式
以下将参考附图描述根据本发明的第四示例性实施方式的数字DLL 4。为了清楚和简单描述，将省略与以上描述的示例性实施方式的描述相同或相似的描述，并且可参考先前实施方式的附图描述执行相同或相似功能的元件。
图14是示出根据本实施方式的DLL 4的概览的框图。参考图14，数字DLL 4包括时间数字转换器TDC、数字环路滤波器DLF和数字转换延迟线DCDL。
时间数字转换器TDC检测作为输入提供的参考信号CLKr与输出信号CLKo之间的相位差，并且输出作为与所检测的相位差对应的数字代码的误差代码d_err。
数字环路滤波器DLF接收作为输入的误差代码d_err并生成用于控制数字控制延迟线DCDL的延迟时间的控制代码Dctrl。作为示例性实施方式，数字环路滤波器DLF包括具有β的增益、包括存储设备522(参见图7)、并且调整数字控制延迟线DCDL的延迟时间的积分路径520(参见图7)。
存储在存储设备522中的信息与在根据本实施方式的DLL 4的睡眠状态之前已经实现相位对准的数字控制延迟线DCDL的延迟时间对应。在DLL 4进入睡眠状态之前，存储设备522对从积分路径520输出的信号进行采样并保持，从而可存储与已经实现相位对准的情况下的延迟时间对应的信息。因此，利用存储在存储设备522中的信息，能够恢复在睡眠状态之前已经实现相位对准的情况下的延迟信息。
图15是本实施方式的DLL 4的框图，其示出数字控制延迟线DCDL的概览。参考图15，数字控制延迟线DCDL包括多个级联单元延迟元件D。单位延迟元件D中的每个延迟并输出作为输入提供的信号。由单位延迟元件D中的每个延迟并输出的信号作为输入被提供至多路复用器MUX。
DCDL激活信号DCDL_en被提供至数字控制延迟线DCDL以控制数字控制延迟线DCDL的激活，并且控制代码Dctrl被提供至多路复用器MUX，使得可选择并输出通过将参考信号CLKr延迟与控制代码Dctrl对应的延迟时间而获得的信号。因此，如果数字环路滤波器DLF存储已经实现相位对准的情况下的控制代码Dctrl、然后当在睡眠状态之后重启时输出所存储的控制代码Dctrl，则数字控制延迟线DCDL可将参考信号CLKr延迟与已经实现锁相的情况下的相同的时间，并且输出所延迟的参考信号CLKr。
图16是根据本实施方式的DLL 4的示意性时序图。参考图16，为了重启睡眠状态中的DLL 4，数字控制延迟线DCDL通过将DCDL激活信号DCDL_en转换至高电平而激活。
为了确保数字控制延迟线DCDL的重启时间，数字控制延迟线DCDL在经过DCDL重启延迟时间之后脱离睡眠状态。在图16中作为示例示出的实施方式中，DCDL重启延迟时间为参考信号CLKr的4.5个周期。然而，这仅为一个示例，并且DCDL重启延迟时间可比参考信号CLKr的4.5个周期长或比其短。
数字控制延迟线DCDL在DCDL重启延迟时间内被激活，并且具有与已经实现相位对准的先前活动状态中相同的延迟时间。此时，在参考信号CLKr与输出信号CLKo之间实现相位对准。
在由图16中的①表示的示例性实施方式中，可在DCDL重启延迟时间之后立即实现参考信号CLKr与输出信号CLKo之间的相位对准。根据由图16中的②表示的另一示例性实施方式中，与由①表示的示例性实施方式不同，由于包括数字控制延迟线DCDL的DLL 4的非理想特性，可能不能在重启延迟时间之后立即实现相位对准。然而，由于非理想特性引起的参考信号CLKr与输出信号CLKo之间的相位差很小。因此，可在参考信号CLKr和/或输出信号CLKo的一个周期内完成相位对准。
在DCDL重启延迟时间之后，睡眠信号DLLsleep转换至低电平，使得时间数字转换器TDC可检测到已经在参考信号CLKr与输出信号CLKo之间实现相位对准。
当根据现有技术的DLL在睡眠状态中重启时，进行多次迭代以使输出信号的相位与参考信号的相位对准。另一方面，根据本发明的示例性实施方式的DLL 3和DLL 4存储与已经实现相位对准的情况下的延迟时间对应的信息，并且在重启后使用所存储的信息执行相位对准。
因此，减少了由DDL3和DLL 4进行的迭代次数，并且可快速地执行相位对准。此外，可以降低功率消耗。
根据本发明的示例性实施方式，即使当PLL和/或DLL在睡眠状态和活动状态中交替地操作时，也能够在短锁定时间内执行频率校准和/或相位对准。此外，根据本发明的示例性实施方式，当PLL和/或DLL处于睡眠状态中时，PLL和/或DLL不需要进行操作，因此可以降低功率消耗。
虽然已经参考附图详细描述了本发明的示例性实施方式，但是这些实施方式仅仅是示例，并且本领域普通技术人员将理解，可根据示例性实施方式作出各种修改和等同物。因此，本发明的技术范围应该由所附权利要求确定。

Claims (6)

1.一种锁相环，所述锁相环在睡眠状态和活动状态中交替地操作，
其中，所述锁相环的分频输出信号与分频参考信号同步，
当所述锁相环从睡眠状态转换至活动状态时，所述分频输出信号的频率与已经在先前活动状态中同步的分频输出信号的频率相同，
其中，与已经在所述先前活动状态中同步的所述分频输出信号的频率对应的信息存储在电容器中，
其中，所述锁相环包括：
参考信号分频器，配置成划分参考信号的频率；
输出信号分频器，配置成划分所述锁相环的输出信号的频率；以及
同步器，所述同步器包括：第一触发器，配置成接收睡眠信号，利用所述参考信号对所述睡眠信号进行采样，以及输出用于激活所述参考信号分频器的参考信号分频器激活信号，其中，所述睡眠信号被提供以控制所述锁相环的睡眠状态和活动状态；以及第二触发器，配置成接收所述参考信号分频器激活信号，利用所述输出信号对所述参考信号分频器激活信号进行采样，以及输出用于激活所述输出信号分频器的输出信号分频器激活信号。
2.根据权利要求1所述的锁相环，还包括环路滤波器，
其中，所述电容器包括于所述环路滤波器中。
3.根据权利要求2所述的锁相环，所述锁相环是模拟锁相环。
4.一种锁相环，所述锁相环在睡眠状态和活动状态中交替地操作，其中，所述锁相环的分频输出信号与分频参考信号同步，
当所述锁相环从睡眠状态转换至活动状态时，所述分频输出信号的频率与已经在先前活动状态中同步的分频输出信号的频率相同，以及
与已经在所述先前活动状态中同步的所述分频输出信号的频率对应的信息存储在存储设备中，
其中，所述锁相环包括：
参考信号分频器，配置成划分参考信号的频率；
输出信号分频器，配置成划分所述锁相环的输出信号的频率，其中，所述分频输出信号与所述分频参考信号同步；以及
同步器，所述同步器包括：第一触发器，配置成接收睡眠信号，利用所述参考信号对所述睡眠信号进行采样，以及输出用于激活所述参考信号分频器的参考信号分频器激活信号，其中，所述睡眠信号被提供以控制所述锁相环的睡眠状态和活动状态；以及第二触发器，配置成接收所述参考信号分频器激活信号，利用所述输出信号对所述参考信号分频器激活信号进行采样，以及输出用于激活所述输出信号分频器的输出信号分频器激活信号。
5.根据权利要求4所述的锁相环，还包括数字环路滤波器，
其中，所述存储设备包括于所述数字环路滤波器中。
6.根据权利要求5所述的锁相环，其中，所述锁相环是数字锁相环。
CN201811416249.5A 2017-11-27 2018-11-26 锁相环和延迟锁定环 Active CN109842413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0159536 2017-11-27
KR1020170159536A KR101938674B1 (ko) 2017-11-27 2017-11-27 위상 고정 루프 및 지연 고정 루프

Publications (2)

Publication Number Publication Date
CN109842413A CN109842413A (zh) 2019-06-04
CN109842413B true CN109842413B (zh) 2023-08-22

Family

ID=65030349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811416249.5A Active CN109842413B (zh) 2017-11-27 2018-11-26 锁相环和延迟锁定环

Country Status (3)

Country Link
US (2) US10516400B2 (zh)
KR (1) KR101938674B1 (zh)
CN (1) CN109842413B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11199444B2 (en) * 2018-07-11 2021-12-14 Taiwan Semiconductor Manufacturing Company Limited Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing
US10848138B2 (en) * 2018-09-21 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for precision phase skew generation
US10965442B2 (en) * 2018-10-02 2021-03-30 Qualcomm Incorporated Low-power, low-latency time-to-digital-converter-based serial link
US11545987B1 (en) 2018-12-12 2023-01-03 Marvell Asia Pte, Ltd. Traversing a variable delay line in a deterministic number of clock cycles
US11402413B1 (en) 2018-12-12 2022-08-02 Marvell Asia Pte, Ltd. Droop detection and mitigation
US10784871B1 (en) * 2018-12-31 2020-09-22 Marvell Asia Pte, Ltd. Clocking architecture for DVFS with low-frequency DLL locking
US11545981B1 (en) 2018-12-31 2023-01-03 Marvell Asia Pte, Ltd. DLL-based clocking architecture with programmable delay at phase detector inputs
US11644547B2 (en) * 2019-06-27 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Time-of-light sensing device and method thereof
US10581439B1 (en) * 2019-06-28 2020-03-03 Nxp B.V. Clock synchronization in an ADPLL
US11025260B1 (en) * 2020-08-26 2021-06-01 Qualcomm Incorporated Phase-locked loop (PLL) with multiple error determiners
US10979057B1 (en) * 2020-09-17 2021-04-13 Winbond Electronics Corp. Delay lock loop and phase locking method thereof
US11726187B2 (en) * 2020-10-30 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. High resolution low power inter-correlation SPAD assisted time-of-flight sensor
US11545209B2 (en) * 2021-05-28 2023-01-03 Micron Technology, Inc. Power savings mode toggling to prevent bias temperature instability
KR20220167849A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
US11927612B1 (en) 2022-04-07 2024-03-12 Marvell Asia Pte Ltd Digital droop detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893094A (en) * 1989-03-13 1990-01-09 Motorola, Inc. Frequency synthesizer with control of start-up battery saving operations
CN1462508A (zh) * 2000-05-09 2003-12-17 高通股份有限公司 减少pll锁定时间的方法和设备
CN1745518A (zh) * 2002-12-30 2006-03-08 诺基亚公司 包括可变延迟和离散延迟的锁相环
CN101233689A (zh) * 2005-08-03 2008-07-30 Nxp股份有限公司 延迟锁定环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US8643414B1 (en) * 2012-02-13 2014-02-04 Rambus Inc. Fast locking phase-locked loop
US9685957B2 (en) 2014-04-09 2017-06-20 Altera Corporation System reset controller replacing individual asynchronous resets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893094A (en) * 1989-03-13 1990-01-09 Motorola, Inc. Frequency synthesizer with control of start-up battery saving operations
CN1462508A (zh) * 2000-05-09 2003-12-17 高通股份有限公司 减少pll锁定时间的方法和设备
CN1745518A (zh) * 2002-12-30 2006-03-08 诺基亚公司 包括可变延迟和离散延迟的锁相环
CN101233689A (zh) * 2005-08-03 2008-07-30 Nxp股份有限公司 延迟锁定环

Also Published As

Publication number Publication date
KR101938674B1 (ko) 2019-01-15
US20200083891A1 (en) 2020-03-12
CN109842413A (zh) 2019-06-04
US10516400B2 (en) 2019-12-24
US20190165792A1 (en) 2019-05-30
US10944405B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
CN109842413B (zh) 锁相环和延迟锁定环
US8063677B2 (en) Phase locked loop and method for operating the same
US6867627B1 (en) Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics
US7161398B2 (en) VCDL-based dual loop DLL having infinite phase shift function
US6326826B1 (en) Wide frequency-range delay-locked loop circuit
US9160353B2 (en) Phase frequency detector and charge pump for phase lock loop fast-locking
US9191187B2 (en) Reception circuit and semiconductor integrated circuit
US20060055434A1 (en) Phase frequency detector
US7538591B2 (en) Fast locking phase locked loop for synchronization with an input signal
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
EP2359469B1 (en) A phase frequency detector
JPH10242856A (ja) 可変速度位相ロック・ループ・システムおよびその方法
US20090167387A1 (en) Delay-locked loop for timing control and delay method thereof
US8866556B2 (en) Phase shift phase locked loop
KR100715154B1 (ko) 락킹속도가 향상되는 락킹루프회로 및 이를 이용한클락락킹방법
KR100672033B1 (ko) 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법
CN111835344B (zh) 锁相环电路及终端
KR20140090455A (ko) 위상 고정 루프 회로
US7233183B1 (en) Wide frequency range DLL with dynamically determined VCDL/VCO operational states
Chen et al. A fast-lock analog multiphase delay-locked loop using a dual-slope technique
US11923860B2 (en) PLL circuit
CN115765728B (zh) 一种鉴频鉴相器及锁相环
KR102541643B1 (ko) 입력 레퍼런스 클럭 간 위상차 기반의 딜레이 제어 장치
US11949423B2 (en) Clock and data recovery device with pulse filter and operation method thereof
Lee et al. Fast-locking phase-error compensation technique in PLL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant