CN109842205B - 一种电源自动切换电路 - Google Patents

一种电源自动切换电路 Download PDF

Info

Publication number
CN109842205B
CN109842205B CN201910306738.3A CN201910306738A CN109842205B CN 109842205 B CN109842205 B CN 109842205B CN 201910306738 A CN201910306738 A CN 201910306738A CN 109842205 B CN109842205 B CN 109842205B
Authority
CN
China
Prior art keywords
transistor
current
terminal
mirror
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910306738.3A
Other languages
English (en)
Other versions
CN109842205A (zh
Inventor
黄文灿
刘德佳
汪孝晃
王法翔
熊良勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Maling Microelectronics Technology Co ltd
Original Assignee
Fuzhou Maling Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Maling Microelectronics Technology Co ltd filed Critical Fuzhou Maling Microelectronics Technology Co ltd
Priority to CN201910306738.3A priority Critical patent/CN109842205B/zh
Publication of CN109842205A publication Critical patent/CN109842205A/zh
Application granted granted Critical
Publication of CN109842205B publication Critical patent/CN109842205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Abstract

本发明公开一种电源自动切换电路，包括第一电压端、第二电压端、电压输出端、电源负极，第一电压端与参考电流源的电流输入端连接，参考电流源的电流输出端与第一电流镜的参考电流输入端连接，第一电流镜的镜像电流输入端与第二电流镜的参考电流输出端连接，第二电流镜的第一镜像电流输出端与运放的反相输入端、第三电流镜的参考电流输入端连接，第三电流镜的镜像电流输入端与第四电流镜的参考电流输出端连接，第四电流镜的镜像电流输出端与第五电流镜的镜像电路输入端和迟滞比较电路的输入端连接，对电源电压的比较，通过内置的电流比较器实现低功耗电源自动切换，从而提高电源利用率，并且节省电子系统硬件设计成本。

Description

一种电源自动切换电路
技术领域
本发明涉及电源切换电路领域，尤其涉及一种电源自动切换电路。
背景技术
消费类电子领域，为了实现芯片外电源的自动切换设计，传统电路采用分立元件实现的，需要两个二极管相接实现片外的自动切换，这样会增加PCB设计面积和两个分立二级管的成本，并且会造成0.3V～0.7V的二极管开启结电压损失，电源利用率变差。
发明内容
为此，需要提供一种电源自动切换电路，解决现有电源切换电路成本高、利用率差的问题。
为实现上述目的，发明人提供了一种电源自动切换电路，包括第一电压端、第二电压端、电压输出端、电源负极，第一电压端与参考电流源的电流输入端连接，参考电流源的电流输出端与第一电流镜的参考电流输入端连接，第一电流镜的镜像电流输入端与第二电流镜的参考电流输出端连接，第二电流镜的第一镜像电流输出端与运放的反相输入端、第三电流镜的参考电流输入端连接，第三电流镜的镜像电流输入端与第四电流镜的参考电流输出端连接，第四电流镜的镜像电流输出端与第五电流镜的镜像电流输入端和迟滞比较电路的输入端连接，迟滞比较电路的输出端与LS电路的输入端连接，LS电路的输出端与DT死区电路的输入端连接，DT死区电路的输出端与晶体管PM7的栅端连接，死区电路的另一输出端与晶体管PM8的栅端连接，晶体管PM7的漏端与第二电压端连接，晶体管PM8的漏端与第一电压端连接，晶体管PM7的源端与晶体管PM8的源端和电压输出端连接；
第五电流镜的参考电流输入端与晶体管NM6的源端连接，晶体管NM6的栅端与运放的输出端连接，运放的正相输入端与第二电流镜的第二镜像电流输出端连接；
运放的输出端与电阻R1的一端连接，电阻R1的另外一端与电容C1的一端连接，电容C1的另外一端与第二电流镜的第一镜像电流输出端连接；
第一电流镜的参考电压输出端、第一电流镜的镜像电流输出端、第三电流镜的参考电压输出端、第三电流镜的镜像电流输出端、第五电流镜的参考电压输出端、第五电流镜的镜像电流输出端与电源负极连接，第二电流镜的参考电压输入端、第二电流镜的第一镜像电流输入端、第四电流镜的参考电压输入端、第四电流镜的镜像电流输入端与第一电压端连接，第二电流镜的第二镜像电流输入端与第二电压端连接。
进一步地，迟滞比较电路包括低通滤波器、施密特触发器Smt0、施密特触发器Smt1、信号选择器Mux2-0、信号选择器Mux2-1、晶体管PM5和晶体管PM6，低通滤波器的输入端与第四电流镜的镜像电流输出端、晶体管PM5的漏端和晶体管PM6的漏端连接，低通滤波器的输出端与施密特触发器Smt0的输入端连接，施密特触发器Smt0的输出端与施密特触发器Smt1的输入端、信号选择器Mux2-0的控制端和LS的输入端连接，施密特触发器Smt1的输出端与信号选择器Mux2-1的控制端连接，信号选择器Mux2-0的输出端与晶体管PM5的栅极连接，信号选择器Mux2-1的输出端与晶体管PM6的栅极连接，信号选择器Mux2-0的一输入端与信号选择器Mux2-1的一输入端和第一电压端连接，信号选择器Mux2-0的另一输入端与信号选择器Mux2-1的另一输入端和第四电流镜的参考电流输出端连接，晶体管PM5的源端和晶体管PM6的源端与第一电压端连接。
进一步地，第一电压端与二极管Diode1的P极连接，第二电压端与二极管Diode0的P极连接，二极管Diode0的N极与二极管Diode1的N极和电压输出端连接。
进一步地，电压输出端与电源负极之间连接有MOS电容。
进一步地，第二电流镜的第三镜像电流输出端与运放的偏置电流端连接。
进一步地，第一电流镜包括晶体管NM0和晶体管NM1，晶体管NM0的漏端与参考电流源的电流输出端、晶体管NM0的栅端和晶体管NM1的栅端连接，晶体管NM0的源端和晶体管NM1的源端与电源负极连接，晶体管NM1的漏端与第二电流镜的参考电流输出端连接。
进一步地，第二电流镜包括晶体管PM0、晶体管PM1和晶体管PM2，晶体管PM0的漏端与第一电流镜的镜像电流输入端、晶体管PM0的栅端、晶体管PM1的栅端和晶体管PM2的栅端连接，晶体管PM0的源端、晶体管PM1的源端和晶体管PM2的源端与第一电压端连接，晶体管PM1的漏端与运放的反相输入端连接，晶体管PM2的漏端与运放的正相输入端连接。
进一步地，第三电流镜包括晶体管NM2和晶体管NM3，晶体管NM2的漏端与运放的反相输入端、晶体管NM2的栅端和晶体管NM3的栅端连接，晶体管NM2的源端和晶体管NM3的源端与电源负极连接，晶体管NM3的漏端与第4电流镜的参考电流输出端连接。
进一步地，第四电流镜包括晶体管PM7和晶体管PM4，晶体管PM7的漏端与第三电流镜的镜像电流输入端、晶体管PM7的栅端和晶体管PM4的栅端连接，晶体管PM7的源端和晶体管PM4的源端与第一电压端连接，晶体管PM4的漏端与迟滞比较电路的输入端连接。
进一步地，第五电流镜包括晶体管NM4和晶体管NM5，晶体管NM4的漏端与晶体管NM6的源端、晶体管NM4的栅端和晶体管NM5的栅端连接，晶体管NM4的源端和晶体管NM5的源端与电源负极连接，晶体管NM5的漏端与迟滞比较电路的输入端连接。
区别于现有技术，上述技术方案通过对电源电压的比较，通过内置的电流比较器实现低功耗电源自动切换，大大减少了由分立二极管元件电路具有的0.3V～0.7V开启结电压损失，从而提高电源利用率，并且节省电子系统硬件设计成本。
附图说明
图1为一实施例的电路图；
图2为第一电压端AVDDL与第二电压端AVDDH的比较示意图；
图3为施密特触发器一实施例的电路结构图；
图4为死区电路(DT)的一实施例的电路结构图；
图5为电平位移(LS)的一实施例的电路结构图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图5，本实施例提供一种电源自动切换电路，包括第一电压端AVDDL、第二电压端AVDDH、电压输出端AVDDX、电源负极AVSS，第一电压端与参考电流源的电流输入端连接，参考电流源的电流输出端与第一电流镜的参考电流输入端连接，第一电流镜的镜像电流输入端与第二电流镜的参考电流输出端连接，第二电流镜的第一镜像电流输出端与运放的反相输入端、第三电流镜的参考电流输入端连接，第三电流镜的镜像电流输入端与第四电流镜的参考电流输出端连接，第四电流镜的镜像电流输出端与第五电流镜的镜像电流输入端和迟滞比较电路的输入端连接，迟滞比较电路的输出端与LS电路的输入端连接，LS电路的输出端与DT死区电路的输入端连接，DT死区电路的输出端与晶体管PM7的栅端连接，死区电路的另一输出端与晶体管PM8的栅端连接，晶体管PM7的漏端与第二电压端连接，晶体管PM8的漏端与第一电压端连接，晶体管PM7的源端与晶体管PM8的源端和电压输出端连接。
其中，迟滞比较电路是一个具有迟滞回环传输特性的比较器，集成电路领域常用6管结构组成，便于集成，该电路可以有效地提高对输入信号的噪声抑制能力。例如单限比较器，如果输入信号Uin在门限值附近有微小的干扰，则输出电压就会产生相应的抖动(起伏)，在电路中引入迟滞比较电路可以克服这一缺点。DT死区电路通常叫做死区时间控制电路，常用于功率开关控制信号翻转时避免发生误触发。最简单的实现方法是延时导通，电路上可采取一个施密特触发器延时和逻辑来实现，如图4所示。LS电路即电平位移电路，通过该电路可以实现数字信号由不同电源域之间的切换，如图5所示。
第五电流镜的参考电流输入端与晶体管NM6的源端连接，晶体管NM6的栅端与运放的输出端连接，运放的正相输入端与第二电流镜的第二镜像电流输出端连接；运放的输出端与电阻R1的一端连接，电阻R1的另外一端与电容C1的一端连接，电容C1的另外一端与第二电流镜的第一镜像电流输出端连接；电阻R1与电容C1构成了弥勒补偿电路，提高系统的闭合环路稳定性。
第一电流镜的参考电压输出端、第一电流镜的镜像电流输出端、第三电流镜的参考电压输出端、第三电流镜的镜像电流输出端、第五电流镜的参考电压输出端、第五电流镜的镜像电流输出端与电源负极连接，第二电流镜的参考电压输入端、第二电流镜的第一镜像电流输入端、第四电流镜的参考电压输入端、第四电流镜的镜像电流输入端与第一电压端连接，第二电流镜的第二镜像电流输入端与第二电压端连接。对电源电压的比较，通过内置的电流比较器实现低功耗电源自动切换，大大减少了由分立二极管元件电路具有的0.3V～0.7V开启结电压损失，从而提高电源利用率，并且节省电子系统硬件设计成本。
在工作时，参考电流源IREF，通过第一电流镜、第二电流镜产生电压VN1。第二电流镜的电压域为AVDDL，运放AMP为一个单级运放，运放输出端连接NM6的栅端，根据运放AMP的虚短和虚断的特性，通过运放调整晶体管NM6的等效电阻，从而保证两个电源域上电之后结点电压VN2和结点电压VN3近似相等(取决于运放的开环增益)。第二电流镜的第二镜像电流输入端的电流ID2通过第五电流镜流过电压结点VN4。第二电流镜的第一镜像电流输入端的电流ID1通过第三电流镜，流过第四电流镜流过电压结点VN4上。当电源域AVDDH和电源域AVDDL电压相同的时候，VGS1(第二电流镜的第一镜像电流输入端晶体管栅端与源端电压)和VGS2(第二电流镜的第二镜像电流输入端晶体管栅端与源端电压)相同，ΔID为0，电压结点VN4大致在中间电压的水平上。当AVDDH大于AVDDL的时候，|VGS2|>|VGS1|，ΔID<0。则有ID2>ID1,则在结点电压VN4上可以体现出低电平。当AVDDH小于AVDDL的时候，|VGS2|<|VGS1|，ΔID>0。则有ID2<ID1,在结点电压VN4上可以体现出高电平,从而实现初步比较的功能。为了提高系统电压切换时候的稳定性，引入迟滞比较电路。迟滞比较电路的输出信号首先通过了LS电路，该电路的作用是将比较的控制信号从电源域AVDDL切换到AVDDX上，而后通过DT死区电路实现对MOS功率管的切换，DT死区电路可以保证功率管PM7和功率管PM8不会同时导通，延长功率晶体管的使用寿命，即当AVDDH>AVDDL且超过迟滞电压的时候，通过死区时间，VHON输出低电平，开启功率管PM7,AVDDX输出的电压近似为AVDDH的电源电压；当AVDDH<AVDDL且超过迟滞电压的时候，通过死区时间，VLON输出低电平，开启功率管PM8,AVDDX输出的电压近似为AVDDL的电源电压，实现了电压切换。
作为一种可选实施例，迟滞比较电路包括低通滤波器、施密特触发器Smt0、施密特触发器Smt1、信号选择器Mux2-0、信号选择器Mux2-1、晶体管PM5和晶体管PM6，低通滤波器的输入端与第四电流镜的镜像电流输出端、晶体管PM5的漏端和晶体管PM6的漏端连接，低通滤波器的输出端与施密特触发器Smt0的输入端连接，施密特触发器Smt0的输出端与施密特触发器Smt1的输入端、信号选择器Mux2-0的控制端和LS的输入端连接，施密特触发器Smt1的输出端与信号选择器Mux2-1的控制端连接，信号选择器Mux2-0的输出端与晶体管PM5的栅极连接，信号选择器Mux2-1的输出端与晶体管PM6的栅极连接，信号选择器Mux2-0的一输入端与信号选择器Mux2-1的一输入端和第一电压端连接，信号选择器Mux2-0的另一输入端与信号选择器Mux2-1的另一输入端和第四电流镜的参考电流输出端连接，晶体管PM5的源端和晶体管PM6的源端与第一电压端连接。低通滤波器Filter截止频率设置较低水平，依据电路决定。其中晶体管PM5的宽长比为晶体管PM6的2倍，而PM4晶体管的宽长比与PM6相同；当AVDDH<AVDDL的时候，Mux2-0、Mux2-1控制PM5栅端电压等于PM4的栅端电压，此时结点VN4的P管上拉电流源有3个，分别为PM4、PM5控制构成，这样NM5需要更大的电流才能将VN4的电压下拉，即ID2需要更大的电流，具体体现在AVDDH与AVDDL需要更大的电压差才能实现比较，通过这个机制可以实现上迟滞Hys1。当AVDDH>AVDDL的时候，、Mux2-0、Mux2-1控制PM6的栅端电压等于PM4的栅端电压，此时结点VN4的P管上拉电流源有2个，分别为PM4、PM6控制构成，这样NM5需要较小的电流才能将VN4的电压下拉，即ID2需要较小的电流，具体体现在AVDDH与AVDDL需要较小的电压差就能实现比较，通过这个机制可以下迟滞Hys2，如图2所示。
Smt0的输出信号首先通过了LS电路，该电路的作用是将比较的控制信号从电源域AVDDL切换到AVDDX上，而后通过DT死区电路实现对MOS功率管的切换，DT死区电路可以保证功率管PM7和功率管PM8不会同时导通，延长功率晶体管的使用寿命，即当AVDDH>AVDDL且超过迟滞电压Hys1的时候，通过死区时间，VHON输出低电平，开启功率管PM7,AVDDX输出的电压近似为AVDDH的电源电压；当AVDDH<AVDDL且超过迟滞电压Hys2的时候，通过死区时间，VLON输出低电平，开启功率管PM8,AVDDX输出的电压近似为AVDDL的电源电压,实现了电压的切换，如图2所示。
为了保证电路的正常工作，第一电压端与二极管Diode1的P极连接，第二电压端与二极管Diode0的P极连接，二极管Diode0的N极与二极管Diode1的N极和电压输出端连接。二极管Diode0和Diode1作用是在开关切换过渡或者上电的时候确保DT死区电路和LS电路AVDDX电源域供电正常，从而保证这些电路的正常工作。
为了实现电压稳定电压输出端与电源负极之间连接有MOS电容Moscap，Moscap作用是在功率开关在切换过程中，AVDDX输出的电压相对稳定，起到一个储能的作用，可以替换成其他储能元器件。
在某些是实施例中，第二电流镜的第三镜像电流输出端与运放的偏置电流端连接。
作为第一电流镜的一种可选简易实施例，第一电流镜包括晶体管NM0和晶体管NM1，晶体管NM0的漏端与参考电流源的电流输出端、晶体管NM0的栅端和晶体管NM1的栅端连接，晶体管NM0的源端和晶体管NM1的源端与电源负极连接，晶体管NM1的漏端与第二电流镜的参考电流输出端连接。
作为第二电流镜的一种可选简易实施例，第二电流镜包括晶体管PM0、晶体管PM1和晶体管PM2，晶体管PM0的漏端与第一电流镜的镜像电流输入端、晶体管PM0的栅端、晶体管PM1的栅端和晶体管PM2的栅端连接，晶体管PM0的源端、晶体管PM1的源端和晶体管PM2的源端与第一电压端连接，晶体管PM1的漏端与运放的反相输入端连接，晶体管PM2的漏端与运放的正相输入端连接。
作为第三电流镜的一种可选简易实施例，第三电流镜包括晶体管NM2和晶体管NM3，晶体管NM2的漏端与运放的反相输入端、晶体管NM2的栅端和晶体管NM3的栅端连接，晶体管NM2的源端和晶体管NM3的源端与电源负极连接，晶体管NM3的漏端与第4电流镜的参考电流输出端连接。
作为第四电流镜的一种可选简易实施例，第四电流镜包括晶体管PM7和晶体管PM4，晶体管PM7的漏端与第三电流镜的镜像电流输入端、晶体管PM7的栅端和晶体管PM4的栅端连接，晶体管PM7的源端和晶体管PM4的源端与第一电压端连接，晶体管PM4的漏端与迟滞比较电路的输入端连接。
作为第五电流镜的一种可选简易实施例，第五电流镜包括晶体管NM4和晶体管NM5，晶体管NM4的漏端与晶体管NM6的源端、晶体管NM4的栅端和晶体管NM5的栅端连接，晶体管NM4的源端和晶体管NM5的源端与电源负极连接，晶体管NM5的漏端与迟滞比较电路的输入端连接。
如图1中的具体实施例中，其工作原理如下：参考电流源IREF，通过第一电流镜(MOS管NM0和NM1构成)、第二电流镜(PM0和PM1构成)并且通过NM2构成的二极管产生电压VN1。第二电流镜(PM0和PM1构成)的电压域为AVDDL，运放AMP为一个单级运放，其正端连接PM1的漏端，负端连接PM2的漏端，PM2的源端连接电源域AVDDH，运放输出端连接NM6的栅端，根据运放AMP的虚短和虚断的特性，可以保证两个电源域上电之后结点电压VN2和结点电压VN3相等，根据MOS管饱和特性可知，晶体管的电流特性方程可以由式子1近似表达：
其中VDS为晶体管的漏源电压，VGS为晶体管的栅源电压，VTH为晶体管的阈值电压。若晶体管的阈值电压在长宽固定的情况下可以看作不变，长沟道长度的晶体管在饱和区，VDS的变化对ID的贡献并不会太大，而VGS的贡献会变得更大。当MOS管在饱和区的时候，当VDS＝VGS–VTH的时候，存在最大的电流，并且在VDS>VGS–VTH的时候VDS对ID的影响不大，电流可以用式2近似表达:
本电路中MOS管PM1和PM2处于饱和区,VGS1为MOS管PM1的栅源电压，VGS2为MOS管PM2的栅源电压，晶体管PM1和PM2的阈值电压近似相同为VTH。
MOS管PM2的电流ID2通过第五电流镜(MOS管NM4和NM5构成)，流过电压结点VN4；MOS管PM1的电流ID1通过第三电流镜(MOS管NM2和NM3构成)，流过第四电流镜(MOS管PM4、PM5、PM6、PM7构成)，通过电流镜管PM4流过电压结点VN4上。当PM2上的电源域AVDDH和PM1上的电源域AVDDL电压相同的时候，VGS1和VGS2相同，ΔID为0，电压结点VN4大致在中间电压的水平上。当AVDDH大于AVDDL的时候，|VGS2|>|VGS1|，ΔID<0。则有ID2>ID1,则有流过NM5的电流大于流过PM4的电流，在结点电压VN4上可以体现出低电平；当AVDDH小于AVDDL的时候，|VGS2|<|VGS1|，ΔID>0。则有ID2<ID1,则有流过NM5的电流小于流过PM4的电流，在结点电压VN4上可以体现出高电平,从而实现初步比较的功能。为了提高系统电压切换时候的稳定性，引入迟滞比较电路，Filter(低通滤波器截止频率设置较低水平，依据电路决定)、Smt0、Smt1、Mux2-0、Mux2-1、PM5、PM6构成一个迟滞电路，其中晶体管PM5的宽长比为晶体管PM6的2倍，而PM4晶体管的宽长比与PM6相同；当AVDDH<AVDDL的时候，、Mux2-0、Mux2-1控制PM5栅端电压等于PM4的栅端电压，此时结点VN4的P管上拉电流源有3个，分别为PM4、PM5控制构成，这样NM5需要更大的电流才能将VN4的电压下拉，即ID2需要更大的电流，具体体现在AVDDH与AVDDL需要更大的电压差才能实现比较，通过这个机制可以实现上迟滞Hys1。当AVDDH>AVDDL的时候，、Mux2-0、Mux2-1控制PM6的栅端电压等于PM4的栅端电压，此时结点VN4的P管上拉电流源有2个，分别为PM4、PM6控制构成，这样NM5需要较小的电流才能将VN4的电压下拉，即ID2需要较小的电流，具体体现在AVDDH与AVDDL需要较小的电压差就能实现比较，通过这个机制可以下迟滞Hys2，如图2所示。
Smt0的输出信号首先通过了LS电路，该电路的作用是将比较的控制信号从电源域AVDDL切换到AVDDX上，而后通过DT死区电路实现对MOS功率管的切换，DT死区电路可以保证功率管PM7和功率管PM8不会同时导通，延长功率晶体管的使用寿命，即当AVDDH>AVDDL且超过迟滞电压Hys1的时候，通过死区时间，VHON输出低电平，开启功率管PM7,AVDDX输出的电压近似为AVDDH的电源电压；当AVDDH<AVDDL且超过迟滞电压Hys2的时候，通过死区时间，VLON输出低电平，开启功率管PM8,AVDDX输出的电压近似为AVDDL的电源电压,如图2所示。
本实施例的晶体管的宽长比关系可以如下：
NM0:NM1:NM2:NM3:NM4:NM5＝1:1:1:1:1:1；
PM0:PM1:PM2:PM3:PM4:PM5:PM6:PM7＝1:1:1:1:1:2:1:1。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (10)

1.一种电源自动切换电路，其特征在于，包括第一电压端、第二电压端、电压输出端、电源负极，第一电压端与参考电流源的电流输入端连接，参考电流源的电流输出端与第一电流镜的参考电流输入端连接，第一电流镜的镜像电流输入端与第二电流镜的参考电流输出端连接，第二电流镜的第一镜像电流输出端与运放的反相输入端、第三电流镜的参考电流输入端连接，第三电流镜的镜像电流输入端与第四电流镜的参考电流输出端连接，第四电流镜的镜像电流输出端与第五电流镜的镜像电流输入端和迟滞比较电路的输入端连接，迟滞比较电路的输出端与电平位移电路的输入端连接，电平位移电路的输出端与DT死区电路的输入端连接，DT死区电路的输出端与晶体管PM7的栅端连接，死区电路的另一输出端与晶体管PM8的栅端连接，晶体管PM7的漏端与第二电压端连接，晶体管PM8的漏端与第一电压端连接，晶体管PM7的源端与晶体管PM8的源端和电压输出端连接；
第五电流镜的参考电流输入端与晶体管NM6的源端连接，晶体管NM6的栅端与运放的输出端连接，运放的正相输入端与第二电流镜的第二镜像电流输出端连接；
运放的输出端与电阻R1的一端连接，电阻R1的另外一端与电容C1的一端连接，电容C1的另外一端与第二电流镜的第一镜像电流输出端连接；
第一电流镜的参考电压输出端、第一电流镜的镜像电流输出端、第三电流镜的参考电压输出端、第三电流镜的镜像电流输出端、第五电流镜的参考电压输出端、第五电流镜的镜像电流输出端与电源负极连接，第二电流镜的参考电压输入端、第二电流镜的第一镜像电流输入端、第四电流镜的参考电压输入端、第四电流镜的镜像电流输入端与第一电压端连接，第二电流镜的第二镜像电流输入端与第二电压端连接。
2.根据权利要求1所述的一种电源自动切换电路，其特征在于：迟滞比较电路包括低通滤波器、施密特触发器Smt0、施密特触发器Smt1、信号选择器Mux2-0、信号选择器Mux2-1、晶体管PM5和晶体管PM6，低通滤波器的输入端与第四电流镜的镜像电流输出端、晶体管PM5的漏端和晶体管PM6的漏端连接，低通滤波器的输出端与施密特触发器Smt0的输入端连接，施密特触发器Smt0的输出端与施密特触发器Smt1的输入端、信号选择器Mux2-0的控制端和LS的输入端连接，施密特触发器Smt1的输出端与信号选择器Mux2-1的控制端连接，信号选择器Mux2-0的输出端与晶体管PM5的栅极连接，信号选择器Mux2-1的输出端与晶体管PM6的栅极连接，信号选择器Mux2-0的一输入端与信号选择器Mux2-1的一输入端和第一电压端连接，信号选择器Mux2-0的另一输入端与信号选择器Mux2-1的另一输入端和第四电流镜的参考电流输出端连接，晶体管PM5的源端和晶体管PM6的源端与第一电压端连接。
3.根据权利要求1所述的一种电源自动切换电路，其特征在于：第一电压端与二极管Diode1的P极连接，第二电压端与二极管Diode0的P极连接，二极管Diode0的N极与二极管Diode1的N极和电压输出端连接。
4.根据权利要求1所述的一种电源自动切换电路，其特征在于：电压输出端与电源负极之间连接有MOS电容。
5.根据权利要求1所述的一种电源自动切换电路，其特征在于：第二电流镜的第三镜像电流输出端与运放的偏置电流端连接。
6.根据权利要求1所述的一种电源自动切换电路，其特征在于：第一电流镜包括晶体管NM0和晶体管NM1，晶体管NM0的漏端与参考电流源的电流输出端、晶体管NM0的栅端和晶体管NM1的栅端连接，晶体管NM0的源端和晶体管NM1的源端与电源负极连接，晶体管NM1的漏端与第二电流镜的参考电流输出端连接。
7.根据权利要求1所述的一种电源自动切换电路，其特征在于：第二电流镜包括晶体管PM0、晶体管PM1和晶体管PM2，晶体管PM0的漏端与第一电流镜的镜像电流输入端、晶体管PM0的栅端、晶体管PM1的栅端和晶体管PM2的栅端连接，晶体管PM0的源端、晶体管PM1的源端和晶体管PM2的源端与第一电压端连接，晶体管PM1的漏端与运放的反相输入端连接，晶体管PM2的漏端与运放的正相输入端连接。
8.根据权利要求1所述的一种电源自动切换电路，其特征在于：第三电流镜包括晶体管NM2和晶体管NM3，晶体管NM2的漏端与运放的反相输入端、晶体管NM2的栅端和晶体管NM3的栅端连接，晶体管NM2的源端和晶体管NM3的源端与电源负极连接，晶体管NM3的漏端与第4电流镜的参考电流输出端连接。
9.根据权利要求1所述的一种电源自动切换电路，其特征在于：第四电流镜包括晶体管PM7和晶体管PM4，晶体管PM7的漏端与第三电流镜的镜像电流输入端、晶体管PM7的栅端和晶体管PM4的栅端连接，晶体管PM7的源端和晶体管PM4的源端与第一电压端连接，晶体管PM4的漏端与迟滞比较电路的输入端连接。
10.根据权利要求1所述的一种电源自动切换电路，其特征在于：第五电流镜包括晶体管NM4和晶体管NM5，晶体管NM4的漏端与晶体管NM6的源端、晶体管NM4的栅端和晶体管NM5的栅端连接，晶体管NM4的源端和晶体管NM5的源端与电源负极连接，晶体管NM5的漏端与迟滞比较电路的输入端连接。
CN201910306738.3A 2019-04-17 2019-04-17 一种电源自动切换电路 Active CN109842205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910306738.3A CN109842205B (zh) 2019-04-17 2019-04-17 一种电源自动切换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910306738.3A CN109842205B (zh) 2019-04-17 2019-04-17 一种电源自动切换电路

Publications (2)

Publication Number Publication Date
CN109842205A CN109842205A (zh) 2019-06-04
CN109842205B true CN109842205B (zh) 2024-02-23

Family

ID=66887185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910306738.3A Active CN109842205B (zh) 2019-04-17 2019-04-17 一种电源自动切换电路

Country Status (1)

Country Link
CN (1) CN109842205B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518687B (zh) * 2019-08-06 2023-05-30 成都锐成芯微科技股份有限公司 一种电源自动切换电路
CN115224662A (zh) * 2022-08-05 2022-10-21 龙芯中科(南京)技术有限公司 功能电路的过温保护电路及电源芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086100A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 電源切換回路
CN105846812A (zh) * 2016-05-27 2016-08-10 南京德睿智芯电子科技有限公司 一种电流自动切换电路及其实现方法
CN109361201A (zh) * 2018-12-07 2019-02-19 福建超瑞创原信息技术有限公司 一种基于电流比较的ldo限流电路及电子设备
CN209472437U (zh) * 2019-04-17 2019-10-08 福建超瑞创原信息技术有限公司 一种电源自动切换电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086100A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 電源切換回路
CN105846812A (zh) * 2016-05-27 2016-08-10 南京德睿智芯电子科技有限公司 一种电流自动切换电路及其实现方法
CN109361201A (zh) * 2018-12-07 2019-02-19 福建超瑞创原信息技术有限公司 一种基于电流比较的ldo限流电路及电子设备
CN209472437U (zh) * 2019-04-17 2019-10-08 福建超瑞创原信息技术有限公司 一种电源自动切换电路

Also Published As

Publication number Publication date
CN109842205A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
JP3976165B2 (ja) 電荷ポンプ回路
US20080157861A1 (en) Standard voltage generation circuit
US20070096825A1 (en) Operational amplifier, integrating circuit, feedback amplifier, and controlling method of the feedback amplifier
CN109842205B (zh) 一种电源自动切换电路
JP5038710B2 (ja) レベル変換回路
US7714620B1 (en) Comparator with amplitude and time hysteresis
CN109690937B (zh) 可选择的电流限制器电路
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
CN209472437U (zh) 一种电源自动切换电路
US7167052B2 (en) Low voltage differential amplifier circuit for wide voltage range operation
JP4063047B2 (ja) レベルシフト回路
CN114268224A (zh) 基于降压转换器的高速电流采样电路
US9618959B2 (en) Reference generator circuit with dynamically tracking threshold
TWI479800B (zh) 差動放大器電路
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
US20050134364A1 (en) Reference compensation circuit
US8232828B2 (en) Analog circuit having improved response time
JP7085911B2 (ja) コンパレータ及び発振回路
US7501873B2 (en) Digitally controlled threshold adjustment circuit
KR20040062646A (ko) 향상된 제어 회로를 포함하는 출력 드라이버
US8847140B2 (en) Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points
CN218733247U (zh) 一种反向保护电路及负载开关
CN115328249B (zh) 上功率管电流峰值控制电路
CN218162208U (zh) 应用于降压型dc-dc转换器的多路脉宽调制比较器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 07, 19th Floor, Building 2, Wanfu Center, No. 10 Chuangye Road, Shangjie Town, Minhou County, Fuzhou City, Fujian Province, 350000

Applicant after: Fuzhou Maling Microelectronics Technology Co.,Ltd.

Address before: 1907, 19th Floor, Building 2, Wanfu Center, No. 8 Haixiyuan Chuangye Road, High tech Zone, Fuzhou City, Fujian Province, 350000

Applicant before: FUJIAN SUPERRISC INFORMATION TECHNOLOGY CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant