CN114268224A - 基于降压转换器的高速电流采样电路 - Google Patents
基于降压转换器的高速电流采样电路 Download PDFInfo
- Publication number
- CN114268224A CN114268224A CN202111628859.3A CN202111628859A CN114268224A CN 114268224 A CN114268224 A CN 114268224A CN 202111628859 A CN202111628859 A CN 202111628859A CN 114268224 A CN114268224 A CN 114268224A
- Authority
- CN
- China
- Prior art keywords
- node
- current
- mos transistor
- sampling
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明揭示了一种基于降压转换器的高速电流采样电路，所述高速电流采样电路包括：偏置电流产生单元，用于产生偏置电流Ib；电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第一节点Vx与第二节点Vy上或第一节点Vx与第三节点Vi上产生电压值相等的电压信号；功率管Mp，用于在采样阶段产生第一电流Ip；采样管Mps，用于在采样阶段产生第二电流Ips；开关管单元，包括第一开关管Ms1及第二开关管Ms2。本发明的高速电流采样电路在采样阶段和保持阶段采用不同的MOS管进行隔离，在状态切换的过程中，不会在采样管Mps的漏极产生扰动，从而消除了采样电流中的毛刺；消除了毛刺后的采样电流一方面可以快速到达稳定值，另一方面也避免了后级电路的误触发。
Description
技术领域
本发明属于降压转换器技术领域，具体涉及一种基于降压转换器的高速电流采样电路。
背景技术
随着电子技术的不断发展，电源类集成电路逐渐成为电子产品中一个成熟且重要的分支。其中，开关电源由于其高效的特性一直占据着电源产品中的主导位置，从而衍生出不同的功能拓扑与控制架构。
相对于电压模控制方案，电流模控制架构由于其快速的响应能力、逐周期的电感电流限制特性以及其他一些设计上的优势越来越受到设计师和工业界的青睐。其中，电感电流采样模块作为电流模控制架构中至关重要的一部分，其响应速度和采样精度直接影响到整个电压转换器的性能。
高速电流采样电路是一种低延迟、高精度、低功耗方案，包括功率管、采样管、电压镜、及开关管，其能够进行高速电流采样，得到采样信号，但是仍然存在一个比较突出的缺点：开关管在切换的瞬间会造成电压的快速抖动，经过电压镜的作用使得采样管的漏极电压产生相同的抖动信号，从而造成采样电流的毛刺，使得采样信号需要更多的时间达到稳定值，甚至在某些电路应用中会造成后级电路的误触发。
因此，针对上述技术问题，有必要提供一种基于降压转换器的高速电流采样电路。
发明内容
有鉴于此，本发明的目的在于提供一种基于降压转换器的高速电流采样电路，以消除由于开关管的耦合作用所造成的采样电流毛刺。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种基于降压转换器的高速电流采样电路，所述高速电流采样电路包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第一节点Vx与第二节点Vy上或第一节点Vx与第三节点Vi上产生电压值相等的电压信号，第一节点Vx、第二节点Vy及第三节点Vi分别与不同的MOS管电性连接；
功率管Mp，电性连接于输入电压VIN与降压转换器的SW节点之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
开关管单元，包括电性连接于电压镜单元的第三节点Vi与功率管Mp之间的第一开关管Ms1及电性连接于电压镜单元的第二节点Vy与输入电压VIN之间的第二开关管Ms2。
一实施例中，所述电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms为PMOS管，其中：
晶体管Ms的源极与第一节点Vx相连，漏极与基准电位相连；
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第五MOS管M5的源极与第二节点Vy相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连；
第三MOS管M3的源极与第三节点Vi相连，栅极与第四MOS管M4的栅极相连，漏极与晶体管Ms的栅极相连。
一实施例中，所述高速电流采样电路于采样阶段时，功率管Mp导通，第一开关管Ms1导通，第二开关管Ms2及第五MOS管M5关闭，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及晶体管Ms构成电压镜；
所述高速电流采样电路于保持阶段时，功率管Mp关闭，第二开关管Ms2及第五MOS管M5导通，第三节点Vi的电压被SW节点电压拉低直至第一开关管Ms1管关闭，第三MOS管M3自然关闭，第一MOS管M1、第二MOS管M2、第四MOS管M4、第五MOS管M5及晶体管Ms构成电压镜。
一实施例中，所述偏置电流产生单元包括电流源及第六MOS管M6，第六MOS管M6为NMOS管；
所述电流源的第一端与电源电压VDD相连，第二端与第六MOS管M6的漏极相连；
所述第六MOS管M6的栅极与漏极短接，漏极与电流源的第二端相连，栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
一实施例中，所述第一MOS管M1与第六MOS管M6、或第二MOS管M2与第六MOS管M6构成电流镜；
所述第一节点Vx与基准电位之间的电流及第二节点Vy与基准电位之间的电流、或所述第一节点Vx与基准电位之间的电流及第三节点Vi与基准电位之间的电流均为偏置电流Ib；
采样电流为流经晶体管Ms的电流，且采样电流为Is＝Ips-Ib。
一实施例中，所述功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与降压转换器的SW节点相连，栅极与第一控制信号Q相连；
所述采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连；
所述第一开关管Ms1为PMOS管，漏极与降压转换器的SW节点相连，源极与第三节点Vi相连，栅极与基准电位相连；
所述第二开关管Ms2为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与第二控制信号Qb相连。
一实施例中，所述高速电流采样电路中：
于t1-t2时刻，第一控制信号Q为低电平，第二控制信号Qb为高电平，SW节点电压为高电平；
于t2-t3时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为高电平；
于t3-t4时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t4-t5时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t5-t6时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为高电平；
其中，所述高速电流采样电路于t1-t2时刻处于采样阶段，所述高速电流采样电路于t2-t4阶段处于保持阶段。
一实施例中，所述高速电流采样电路中：
于t1-t2时刻，采样电流Is先以第一速率从0逐渐增大，再以第二速率逐渐增大；
于t2-t3时刻，采样电流Is逐渐减小至0；
于t3-t6时刻，采样电流Is为0。
一实施例中，所述功率管Mp和采样管Mps的尺寸比为N：1，第一开关管Ms1和采样管Mps的尺寸比例为1：K，采样电流为
且第一电流Ip取值为降压转换器中的电感电流IL。
一实施例中，所述晶体管Ms的漏极与基准电位之间电性连接有采样电阻Rs，用于根据采样电流Is产生采样电压Vs，采样电压Vs＝Is*Rs。
本发明具有以下有益效果：
本发明的高速电流采样电路在采样阶段和保持阶段采用不同的MOS管进行隔离，在状态切换的过程中，不会在采样管Mps的漏极产生扰动，从而消除了采样电流中的毛刺；
消除了毛刺后的采样电流一方面可以快速到达稳定值，另一方面也避免了后级电路的误触发。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一具体实施例中高速电流采样电路的电路图；
图2为本发明一具体实施例中高速电流采样电路的工作时序图；
图3为本发明一对比例中高速电流采样电路的电路图；
图4为本发明一对比例中高速电流采样电路的工作时序图；
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
参图1所示为本发明一具体实施例中基于降压转换器的高速电流采样电路的电路图，其包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第一节点Vx与第二节点Vy上或第一节点Vx与第三节点Vi上产生电压值相等的电压信号，第一节点Vx、第二节点Vy及第三节点Vi分别与不同的MOS管电性连接；
功率管Mp，电性连接于输入电压VIN与降压转换器的SW节点之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
开关管单元，包括电性连接于电压镜单元的第三节点Vi与功率管Mp之间的第一开关管Ms1及电性连接于电压镜单元的第二节点Vy与输入电压VIN之间的第二开关管Ms2。
本实施例中的基准电位均以地电位(GND)为例进行说明，在其他实施例中也可以为其他电位。
其中，本实施例中的电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms为PMOS管，其中：
晶体管Ms的源极与第一节点Vx相连，漏极与基准电位相连；
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第五MOS管M5的源极与第二节点Vy相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连；
第三MOS管M3的源极与第三节点Vi相连，栅极与第四MOS管M4的栅极相连，漏极与晶体管Ms的栅极相连。
优选地，晶体管Ms的漏极与基准电位之间电性连接有采样电阻Rs，用于根据采样电流Is产生采样电压Vs，采样电压Vs＝Is*Rs。
本实施例中的偏置电流产生单元包括电流源及第六MOS管M6，第六MOS管M6为NMOS管；
电流源的第一端与电源电压VDD相连，第二端与第六MOS管M6的漏极相连；
第六MOS管M6的栅极与漏极短接，漏极与电流源的第二端相连，栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
进一步地，本实施例中的功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与降压转换器的SW节点相连，栅极与第一控制信号Q相连；
采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连；
第一开关管Ms1为PMOS管，漏极与降压转换器的SW节点相连，源极与第三节点Vi相连，栅极与基准电位相连；
第二开关管Ms2为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与第二控制信号Qb相连。
本实施例中的第一MOS管M1与第六MOS管M6、或第二MOS管M2与第六MOS管M6构成电流镜。
第一节点Vx与基准电位之间的电流及第二节点Vy与基准电位之间的电流、或第一节点Vx与基准电位之间的电流及第三节点Vi与基准电位之间的电流均为偏置电流Ib；
采样电流为流经晶体管Ms的电流，且采样电流为Is＝Ips-Ib。
结合图2所示，本实施例中的高速电流采样电路在采样阶段和保持阶段采用两路不同的电压镜MOS管(第三MOS管M3和第五MOS管M5)进行隔离，具体为：
于采样阶段时，第一控制信号Q为低电平，功率管Mp导通，第一开关管Ms1导通(第一开关管Ms1作为电阻使用，其栅极始终为低电平)，第二开关管Ms2及第五MOS管M5关闭；此时，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及晶体管Ms构成电压镜；
于保持阶段时，第一控制信号Q为高电平，第二控制信号Qb为低电平，功率管Mp关闭，SW节点电压翻转为低电平，第二开关管Ms2及第五MOS管M5导通，第三MOS管M3、第四MOS管M4及第五MOS管M5的栅极电压仍旧维持在比较高的电平，第三节点Vi的电压被SW节点电压拉低直至第一开关管Ms1管关闭，第三MOS管M3自然关闭；此时，第一MOS管M1、第二MOS管M2、第四MOS管M4、第五MOS管M5及晶体管Ms构成电压镜。
本实施例中功率管Mp和采样管Mps的尺寸比为N：1，第一开关管Ms1和采样管Mps的尺寸比例为1：K，则功率管Mp的导通电阻Rp、第一开关管Ms1的导通电阻Rs1与采样管Mps的导通电阻Rps之间满足：
由于第一节点Vx与第三节点Vi的电压相等，那么采样管Mps两端的压降为：
Vps＝Rp×Ip+Rs1×Ib；
最终，产生的采样电流大小为：
由于第一电流Ip与降压转换器中的电感电流IL近似相等，采样电流Is可以表达为：
优选地，在实际电路中可以设置K为大于1的数值，这样可以弥补偏置电流Ib的影响，另外可以防止电流过低或者出现负值时采样信号为零的现象。同理，可以设置第二开关管Ms2与采样管Mps的尺寸成一定的比例，这样可以在保持阶段保证采样信号有一定的幅度，加快电路的响应速度。
参图2所示，本实施例的高速电流采样电路中：
于t1-t2时刻，第一控制信号Q为低电平，第二控制信号Qb为高电平，SW节点电压为高电平；
于t2-t3时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为高电平；
于t3-t4时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t4-t5时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t5-t6时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为高电平；
其中，高速电流采样电路于t1-t2时刻处于采样阶段，高速电流采样电路于t2-t4阶段处于保持阶段。
另外，高速电流采样电路中：
于t1-t2时刻，采样电流Is先以第一速率从0逐渐增大，再以第二速率(第二速率小于第一速率)逐渐增大；
于t2-t3时刻，采样电流Is逐渐减小至0；
于t3-t6时刻，采样电流Is为0。
具体讲，第一控制信号Q翻低，功率管Mp导通，SW节点电压接着升高，当SW节点电压升高后再关闭第二开关管Ms2，这样第一节点Vx的电压不会产生明显变化，因为第三节点Vi的电压在上升至第二节点Vy的电压之前，第三MOS管M3是关闭的。
经过短暂的延迟，第二控制信号Qb翻高，第五MOS管M5中的电流完全转移到第三MOS管M3管中，在第二开关管Ms2完全关闭之前第一节点Vx的电压几乎等于输入电压VIN，即使第二开关管Ms2关闭后，由于第二开关管Ms2中的沟道消失，第二节点Vy的电压一直不会对晶体管Ms的栅极电压产生影响。所以当Qb翻高，第一节点Vx的电压会迅速跟随第三节点Vi的电压变化，由于第三节点Vi的电压是平滑的从低电平过渡到高电平，所以第一节点Vx的电压不会产生任何的跳变，从而采样电流Is也是平滑地升高。
第一控制信号Q翻高，第二控制信号Qb翻低，在功率管Mp关闭、SW节点电压翻低之前，第五MOS管M5管几乎没有电流流过，直到第二节点Vy的电压高于第一节点的Vi后，第五MOS管M5管才完全导通，此时Qb早已翻转为低电平，经过短暂的延迟，SW节点电压翻低，电路平滑进入保持状态。
参图3所示为本发明一对比例中基于降压转换器的高速电流采样电路的电路图，其中，功率管和采样管分别为Mp和Mps，第一MOS管M1～第四MOS管M4和晶体管Ms构成电压镜，Ms1和Ms2分别为第一开关管和第二开关管。
该电路分别有两个工作状态：
1、当信号Q翻低，信号Qb翻高时，电路进入采样状态，功率管Mp开通，电流Ip近似等于IL，同时打开第一开关管Ms1，SW电压近似等于Vi，通过电压镜的作用使得Vx近似于Vi，那么可以强制使采样管Mps两端电压与功率管Mp两端电压相等。假设采样管与功率管的尺寸比例为1：N，那么可以获得最终的采样电流大小为：
2、当信号Q翻高，信号Qb翻低时，电路进入保持状态，功率管Mp和开关管Ms1关闭，第二开关管Ms2开通，将Vi节点电压上拉至高电平。如果第二开关管Ms2的导通电阻小于采样管Mps，那么晶体管Ms将被关闭，采样电流Is几乎为零；如果使得第二开关管Ms2的导通电阻大于采样管Mps的导通电阻，那么就会有多余的电流流过晶体管Ms，这样就能够在保持阶段使得晶体管Ms是导通状态，从而缩短采样阶段电流恢复的时间。
该对比例中的高速电流采样电路是一种低延迟、高精度、低功耗电路，但是仍然存在一个比较突出的缺点：
参图4所示，第一开关管Ms1和第二开关管Ms2在切换的瞬间会造成Vi节点电压的快速抖动，经过电压镜的作用使得采样管Mps的漏极电压产生相同的抖动信号，从而造成采样电流的毛刺，使得采样信号需要更多的时间达到稳定值，甚至在某些电路应用中会造成后级电路的误触发。
当信号Q由高翻低时，通过第一开关管Ms1栅源电容的耦合作用，Vi节点电压被迅速拉低，当第一开关管Ms1管完全导通后，Vi节点电压又会迅速跟随着SW节点电压变化，从而形成了一个向下的电压毛刺。经过电压镜的作用，在Vx节点产生同样的电压毛刺，从而使得采样电流Is在保持状态切换至采样状态时产生一个向上的电流毛刺。这个毛刺一方面会影响到采样信号的稳定时间，另一方面如果开关管过大，会造成采样信号的剧烈跳变从而引起后级电路的误触发。
当Q信号由低翻高时，同时信号Qb由高翻低，同样由于电容的耦合作用，Vi节点电压首先会被信号Q迅速拉高，然后被信号Qb拉低，最终当第二开关管Ms2完全导通后Vi节点电压近似等于电源电压。相反的，采样电流Is则会在下降过程中形成一个突然向上的毛刺。如果第二开关管Ms2的尺寸选取过大，这有可能造成毛刺信号高过功率管Mp关闭之前的采样信号。
本发明的具体实施例在对比例中高速电流采样电路的基础上去除了第一开关管Ms1，另外通过优化第一控制信号Q、第二控制信号Qb以及SW节点电压信号的翻转次序，消除了由于开关管的耦合作用所造成的采样电流毛刺。
由以上技术方案可以看出，本发明具有以下优点：
本发明的高速电流采样电路在采样阶段和保持阶段采用不同的MOS管进行隔离，在状态切换的过程中，不会在采样管Mps的漏极产生扰动，从而消除了采样电流中的毛刺；
消除了毛刺后的采样电流一方面可以快速到达稳定值，另一方面也避免了后级电路的误触发。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种基于降压转换器的高速电流采样电路，其特征在于，所述高速电流采样电路包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第一节点Vx与第二节点Vy上或第一节点Vx与第三节点Vi上产生电压值相等的电压信号，第一节点Vx、第二节点Vy及第三节点Vi分别与不同的MOS管电性连接；
功率管Mp，电性连接于输入电压VIN与降压转换器的SW节点之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
开关管单元，包括电性连接于电压镜单元的第三节点Vi与功率管Mp之间的第一开关管Ms1及电性连接于电压镜单元的第二节点Vy与输入电压VIN之间的第二开关管Ms2。
2.根据权利要求1所述的高速电流采样电路，其特征在于，所述电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3、第四MOS管M4、第五MOS管M5及晶体管Ms为PMOS管，其中：
晶体管Ms的源极与第一节点Vx相连，漏极与基准电位相连；
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第五MOS管M5的源极与第二节点Vy相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连；
第三MOS管M3的源极与第三节点Vi相连，栅极与第四MOS管M4的栅极相连，漏极与晶体管Ms的栅极相连。
3.根据权利要求2所述的高速电流采样电路，其特征在于，所述高速电流采样电路于采样阶段时，功率管Mp导通，第一开关管Ms1导通，第二开关管Ms2及第五MOS管M5关闭，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及晶体管Ms构成电压镜；
所述高速电流采样电路于保持阶段时，功率管Mp关闭，第二开关管Ms2及第五MOS管M5导通，第三节点Vi的电压被SW节点电压拉低直至第一开关管Ms1管关闭，第三MOS管M3自然关闭，第一MOS管M1、第二MOS管M2、第四MOS管M4、第五MOS管M5及晶体管Ms构成电压镜。
4.根据权利要求2所述的高速电流采样电路，其特征在于，所述偏置电流产生单元包括电流源及第六MOS管M6，第六MOS管M6为NMOS管；
所述电流源的第一端与电源电压VDD相连，第二端与第六MOS管M6的漏极相连；
所述第六MOS管M6的栅极与漏极短接，漏极与电流源的第二端相连，栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
5.根据权利要求4所述的高速电流采样电路，其特征在于，所述第一MOS管M1与第六MOS管M6、或第二MOS管M2与第六MOS管M6构成电流镜；
所述第一节点Vx与基准电位之间的电流及第二节点Vy与基准电位之间的电流、或所述第一节点Vx与基准电位之间的电流及第三节点Vi与基准电位之间的电流均为偏置电流Ib；
采样电流为流经晶体管Ms的电流，且采样电流为Is＝Ips-Ib。
6.根据权利要求5所述的高速电流采样电路，其特征在于，所述功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与降压转换器的SW节点相连，栅极与第一控制信号Q相连；
所述采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连；
所述第一开关管Ms1为PMOS管，漏极与降压转换器的SW节点相连，源极与第三节点Vi相连，栅极与基准电位相连；
所述第二开关管Ms2为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与第二控制信号Qb相连。
7.根据权利要求6所述的高速电流采样电路，其特征在于，所述高速电流采样电路中：
于t1-t2时刻，第一控制信号Q为低电平，第二控制信号Qb为高电平，SW节点电压为高电平；
于t2-t3时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为高电平；
于t3-t4时刻，第一控制信号Q为高电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t4-t5时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为低电平；
于t5-t6时刻，第一控制信号Q为低电平，第二控制信号Qb为低电平，SW节点电压为高电平；
其中，所述高速电流采样电路于t1-t2时刻处于采样阶段，所述高速电流采样电路于t2-t4阶段处于保持阶段。
8.根据权利要求7所述的高速电流采样电路，其特征在于，所述高速电流采样电路中：
于t1-t2时刻，采样电流Is先以第一速率从0逐渐增大，再以第二速率逐渐增大；
于t2-t3时刻，采样电流Is逐渐减小至0；
于t3-t6时刻，采样电流Is为0。
9.根据权利要求6所述的高速电流采样电路，其特征在于，所述功率管Mp和采样管Mps的尺寸比为N：1，第一开关管Ms1和采样管Mps的尺寸比例为1：K，采样电流为
且第一电流Ip取值为降压转换器中的电感电流IL。
10.根据权利要求2所述的高速电流采样电路，其特征在于，所述晶体管Ms的漏极与基准电位之间电性连接有采样电阻Rs，用于根据采样电流Is产生采样电压Vs，采样电压Vs＝Is*Rs。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628859.3A CN114268224B (zh) | 2021-12-28 | 2021-12-28 | 基于降压转换器的高速电流采样电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628859.3A CN114268224B (zh) | 2021-12-28 | 2021-12-28 | 基于降压转换器的高速电流采样电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114268224A true CN114268224A (zh) | 2022-04-01 |
| CN114268224B CN114268224B (zh) | 2023-09-15 |
Family
ID=80830934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111628859.3A Active CN114268224B (zh) | 2021-12-28 | 2021-12-28 | 基于降压转换器的高速电流采样电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114268224B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116207949A (zh) * | 2023-04-25 | 2023-06-02 | 拓尔微电子股份有限公司 | 电流采样电路及直流-直流变换器 |
| CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080174360A1 (en) * | 2007-01-23 | 2008-07-24 | Etron Technology, Inc. | Charge pump circuit for high voltage generation |
| CN105896975A (zh) * | 2014-04-23 | 2016-08-24 | 广州昂宝电子有限公司 | 用于电源变换系统中的输出电流调节的系统和方法 |
| CN105896980A (zh) * | 2015-04-27 | 2016-08-24 | 成都芯源系统有限公司 | 恒定导通时间控制的直流-直流变换器以及多相电源 |
| US20170222638A1 (en) * | 2016-01-29 | 2017-08-03 | Stmicroelectronics S.R.L. | Driver for a power field-effect transistor, related system and integrated circuit |
-
2021
- 2021-12-28 CN CN202111628859.3A patent/CN114268224B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080174360A1 (en) * | 2007-01-23 | 2008-07-24 | Etron Technology, Inc. | Charge pump circuit for high voltage generation |
| CN105896975A (zh) * | 2014-04-23 | 2016-08-24 | 广州昂宝电子有限公司 | 用于电源变换系统中的输出电流调节的系统和方法 |
| CN105896980A (zh) * | 2015-04-27 | 2016-08-24 | 成都芯源系统有限公司 | 恒定导通时间控制的直流-直流变换器以及多相电源 |
| US20170222638A1 (en) * | 2016-01-29 | 2017-08-03 | Stmicroelectronics S.R.L. | Driver for a power field-effect transistor, related system and integrated circuit |
Non-Patent Citations (1)
| Title |
|---|
| 吴了等: "一种适用于Buck 型DC／DC变换器的高精度片上电流采样电路", 微电子学与计算机, vol. 28, no. 6, pages 46 - 50 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116207949A (zh) * | 2023-04-25 | 2023-06-02 | 拓尔微电子股份有限公司 | 电流采样电路及直流-直流变换器 |
| CN116207949B (zh) * | 2023-04-25 | 2023-07-11 | 拓尔微电子股份有限公司 | 电流采样电路及直流-直流变换器 |
| CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
| CN117517753B (zh) * | 2024-01-03 | 2024-03-29 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114268224B (zh) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839197B2 (en) | Level shift circuit | |
| CN114268224B (zh) | 基于降压转换器的高速电流采样电路 | |
| JP7151325B2 (ja) | ドライバ回路 | |
| CN107634649B (zh) | 一种开关器件驱动电路、方法及电压转换电路 | |
| CN110109501B (zh) | 负载跳变快速响应电路及快速响应方法 | |
| CN114252684A (zh) | 基于降压转换器的高速电流采样电路 | |
| CN115940642B (zh) | 一种开关管导通速度控制电路 | |
| CN115833560B (zh) | 一种SenseFET型全波电感电流传感器 | |
| CN101976949B (zh) | 基于差分结构的快速抗干扰电流采样电路 | |
| CN217506424U (zh) | 具有软启动电路的低压差线性稳压器 | |
| JP2004112310A (ja) | トランジスタ回路 | |
| CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
| CN115167598A (zh) | 电源电压选择电路 | |
| CN110518903B (zh) | 一种电平移位电路 | |
| JP4599225B2 (ja) | スイッチング回路 | |
| CN109861503B (zh) | 用于功率器件的驱动电路 | |
| CN221010081U (zh) | 一种防止误触发且能提高比较器速度的信号产生电路 | |
| CN115113682B (zh) | 输入参考电压调整电路 | |
| CN112838764B (zh) | 一种供电电平转换电路及方法 | |
| CN113098467B (zh) | 一种降低泄漏功率的多阈值cmos电路 | |
| CN116722729B (zh) | 一种降低开关管关断尖峰电压的电路 | |
| CN117394689B (zh) | 一种自适应宽工作电压范围的供电单元及其控制方法 | |
| CN109709999B (zh) | 控制输出频率温度系数的实现方法及电路 | |
| CN220107960U (zh) | 一种用于半桥结构的驱动电路 | |
| CN110138221B (zh) | 一种电源及其开关电源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |