CN109841685B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109841685B
CN109841685B CN201811375094.5A CN201811375094A CN109841685B CN 109841685 B CN109841685 B CN 109841685B CN 201811375094 A CN201811375094 A CN 201811375094A CN 109841685 B CN109841685 B CN 109841685B
Authority
CN
China
Prior art keywords
contact hole
insulating layer
semiconductor substrate
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811375094.5A
Other languages
English (en)
Other versions
CN109841685A (zh
Inventor
长谷川贵史
斋藤浩一
工藤千秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109841685A publication Critical patent/CN109841685A/zh
Application granted granted Critical
Publication of CN109841685B publication Critical patent/CN109841685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供半导体装置及其制造方法。某实施方式中的半导体装置具备半导体基板、栅极绝缘层、栅极电极、层间绝缘层、接触孔、金属层和源极布线。栅极绝缘层位于半导体基板的表面。栅极电极位于栅极绝缘层上。层间绝缘层覆盖栅极电极。接触孔贯通栅极绝缘层以及层间绝缘层，使半导体基板的表面的一部分露出，具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。金属层覆盖层间绝缘层的上表面、接触孔的内侧面、以及露出的半导体基板的表面的一部分的至少一部分。源极布线经由接触孔与金属层中至少覆盖露出的半导体基板的表面的一部分的至少一部分的部分连接。在半导体装置中，金属层中至少覆盖接触孔的内侧面的下部的部分的厚度为35nm以上。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
功率半导体器件是在高耐压且流过大电流的用途中使用的半导体元件，期望为低损耗。以往，使用了硅(Si)基板的功率半导体器件为主流，但近年来，使用碳化硅(SiC)基板的功率半导体器件受到关注，正在推进开发。
碳化硅与硅相比，材料自身的绝缘破坏电压高一位数，因此具有即便使pn结部或者肖特基结部中的耗尽层变薄也能够维持耐压的特征。因此，若使用碳化硅，则能够减小器件的厚度，此外能够提高掺杂浓度，因此，碳化硅作为用于形成导通电阻低、高耐压且低损耗的功率半导体器件的材料而备受期待。
近年来，开发出了混合动力汽车、电动汽车、燃料电池汽车等以马达为驱动源的车辆。上述特征对于驱动这些车辆的马达的逆变器电路的开关元件有利，因此开发出了车载用的碳化硅功率半导体器件。
已知在使用碳化硅基板的功率半导体器件中，在高温环境下栅极的阈值电压可能变化。例如，专利文献1公开了抑制这样的栅极的阈值电压的变动的半导体装置。
在先技术文献
专利文献
专利文献1：日本特开2012-129503号公报
发明内容
本发明提供一种使功率半导体器件等半导体装置的可靠性提高的新的技术。以下，将功率半导体器件称为半导体装置。
本发明的一方式所涉及的半导体装置具备：半导体基板、栅极绝缘层、栅极电极、层间绝缘层、接触孔、金属层和源极布线。栅极绝缘层位于半导体基板的表面。栅极电极位于栅极绝缘层上。层间绝缘层覆盖栅极电极。接触孔贯通栅极绝缘层以及层间绝缘层，使半导体基板的表面的一部分露出，具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。金属层覆盖层间绝缘层的上表面、接触孔的内侧面、以及露出的半导体基板的表面的至少一部分。源极布线经由接触孔而与金属层中至少覆盖露出的半导体基板的表面的至少一部分的部分连接。在与半导体基板的表面垂直的截面中，接触孔的内侧面面向接触孔的开口部。接触孔的内侧面具备靠近半导体基板的表面的第一内侧面和靠近接触孔的所述开口部的第二内侧面。接触孔的第一内侧面与半导体基板的表面所成的角度小于接触孔的第二内侧面与半导体基板的表面所成的角度。
本发明的另一方式所涉及的半导体装置的制造方法包括第一～第十工序。在第一工序中，准备半导体基板。在第二工序中，在半导体基板的表面设置栅极绝缘层。在第三工序中，在栅极绝缘层上设置栅极电极。在第四工序中，利用层间绝缘层覆盖栅极电极。在第五工序中，在层间绝缘层上设置掩模层。在第六工序中，通过使用掩模层对层间绝缘层以及栅极绝缘层进行蚀刻来设置接触孔，该接触孔使半导体基板的表面的一部分露出，并具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。在第七工序中，除去掩模层。在第八工序中，利用金属覆盖通过接触孔而露出的半导体基板的表面的一部分，并通过进行退火处理来形成硅化物层。在第九工序中，设置金属层，该金属层覆盖层间绝缘层的上表面、接触孔的内侧面、以及硅化物层的至少一部分。在第十工序中，设置源极布线，该源极布线经由接触孔而与金属层中至少覆盖硅化物层的至少一部分的部分连接。金属层中至少覆盖接触孔的内侧面的下部的部分的厚度为35nm以上。
上述的总括性或者具体的方式也可以通过系统、方法、集成电路、计算机程序或者记录介质来实现。或者，还可以通过系统、装置、方法、集成电路、计算机程序以及记录介质的任意组合来实现。
根据本发明的技术，能够提高半导体装置的可靠性。
附图说明
图1是示意性地表示实施方式的半导体装置100的结构例的剖视图。
图2是表示实施方式的半导体装置100的截面的扫描电子显微镜的照片的一例的图。
图3是表示描绘实施方式的半导体装置100中的接触孔的下部的内侧面23s1处的金属层20的厚度与栅极寿命可靠性试验的不合格率的关系的图表的一例的图。
图4是表示描绘锥角与接触孔的上部的内侧面23s2处的金属层20的厚度的关系的图表的一例的图。
图5是表示以图4中的锥角0°为基准将金属层20的厚度标准化并作为覆盖率(coverage)表现的图表的一例的图。
图6A是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6B是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6C是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6D是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6E是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6F是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6G是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6H是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6I是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图6J是示意性地表示实施方式中的半导体装置100的制造工序的例子的图。
图7是表示描绘在图6F中蚀刻层间绝缘层38时使用6英寸晶片的情况下的蚀刻速率的晶片面内均匀性与锥角的关系的图表的一例的图。
图8是表示描绘各种蚀刻时间下的6英寸晶片内的测定位置与蚀刻速率的关系的图表的一例的图。
符号说明
11：半导体基板，11s：半导体基板的表面，17：栅极绝缘层，17s：栅极绝缘层的侧面，18：栅极电极，19：源极布线，20：金属层，21：硅化物层，23：接触孔，23o：接触孔的开口部，23s：接触孔的内侧面，23s1：接触孔的下部的内侧面，23s2：接触孔的上部的内侧面，31：掩模层，31o：掩模层的开口部，38：层间绝缘层，38s：层间绝缘层的侧面，38u：层间绝缘层的上表面，38su：层间绝缘层的表面，38fl：层间绝缘层的表面的平坦部，38sl：层间绝缘层的表面的倾斜部，100：半导体装置。
具体实施方式
本发明者们研究的结果发现，在专利文献1的半导体装置中，存在在高温环境下无法充分抑制栅极的阈值电压的变动的可能性。
专利文献1公开了如下的半导体装置，通过在层间绝缘层和源极布线之间设置阻挡金属层，从而抑制栅极的阈值电压随时间经过的下降，并且防止栅极-源极之间的短路。
栅极的阈值电压的变动由于可动离子侵入栅极绝缘层而产生。因此，认为如果阻挡金属层具有足够的厚度，则能够抑制栅极的阈值电压的变动。
在专利文献1的半导体装置中，阻挡金属层覆盖层间绝缘层的与半导体基板几乎垂直的侧面。但是，由于后述的理由，在该结构中，阻挡金属层难以在垂直的侧面具备充分的厚度。其结果是，有可能无法充分抑制栅极的阈值电压的变动。
本发明者们基于以上的研究，想到了在以下项目中记载的半导体装置及其制造方法。
[项目1]
半导体装置具备半导体基板、栅极绝缘层、栅极电极、层间绝缘层、接触孔、金属层和源极布线。
栅极绝缘层位于半导体基板的表面。
栅极电极位于栅极绝缘层上。
层间绝缘层覆盖栅极电极。
接触孔贯通栅极绝缘层以及层间绝缘层，使半导体基板的表面的一部分露出，具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。
金属层覆盖层间绝缘层的上表面、接触孔的内侧面、以及露出的半导体基板的表面的一部分的至少一部分。
源极布线经由接触孔与金属层中至少覆盖露出的半导体基板的表面的至少一部分的部分连接。
在半导体装置中，金属层中至少覆盖接触孔的内侧面的在所述半导体基板的附近的部分的厚度为35nm以上。
[项目2]
在项目1所记载的半导体装置中，将金属层中覆盖接触孔的内侧面的下部的部分的厚度设为第一厚度，将金属层中覆盖层间绝缘层的上表面的部分的厚度设为第二厚度时，第一厚度为第二厚度的35％以上。
[项目3]
在项目1或2所记载的半导体装置中，在与半导体基板的表面垂直的截面中，接触孔的内侧面面向接触孔的开口部，半导体基板的表面与接触孔的内侧面的下部所成的角度为75度以下。
[项目4]
在项目3所记载的半导体装置中，接触孔的内侧面具备靠近半导体基板的表面的第一内侧面和比第一内侧面远离半导体基板的表面的第二内侧面，接触孔的第一内侧面与半导体基板的表面所成的第一角度小于接触孔的第二内侧面与半导体基板的表面所成的第二角度，第一角度为75度以下。
[项目5]
半导体装置具备半导体基板、栅极绝缘层、栅极电极、层间绝缘层、接触孔、金属层和源极布线。
栅极绝缘层位于半导体基板的表面。
栅极电极位于栅极绝缘层上。
层间绝缘层覆盖栅极电极。
接触孔，贯通栅极绝缘层以及层间绝缘层，使半导体基板的表面的一部分露出，具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。
金属层覆盖层间绝缘层的上表面、接触孔的内侧面、以及露出的半导体基板的表面的一部分的至少一部分。
源极布线经由接触孔与金属层中至少覆盖露出的半导体基板的表面的一部分的至少一部分的部分连接。
在与半导体基板的表面垂直的截面中，接触孔的内侧面面向接触孔的开口部。接触孔的内侧面具备靠近半导体基板的表面的第一内侧面和靠近接触孔的开口部的第二内侧面。而且，接触孔的第一内侧面与半导体基板的表面所成的角度小于接触孔的第二内侧面与半导体基板的表面所成的角度。
[项目6]
在项目1～5中的任一项所记载的半导体装置中，露出的半导体基板的表面的一部分是由硅化物形成的硅化物层。
[项目7]
在项目6所记载的半导体装置中，硅化物层的一部分覆盖栅极绝缘层的侧面。
[项目8]
在项目1～7中的任一项所记载的半导体装置中，金属层具备由两种不同的金属形成的双层构造。
[项目9]
在项目1～8中的任一项所记载的半导体装置中，半导体装置是MOSFET。
[项目10]
半导体装置的制造方法包括以下所示的第一工序～第十工序。
第一工序是准备半导体基板的工序。
第二工序是在半导体基板的表面设置栅极绝缘层的工序。
第三工序是在栅极绝缘层上设置栅极电极的工序。
第四工序是利用层间绝缘层覆盖栅极电极的工序。
第五工序是在层间绝缘层上设置掩模层的工序。
第六工序是通过使用掩模层对层间绝缘层以及栅极绝缘层进行蚀刻来设置接触孔的工序，该接触孔使半导体基板的表面的一部分露出，并具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。
第七工序是除去掩模层的工序。
第八工序是利用金属覆盖通过接触孔而露出的半导体基板的表面的一部分并进行退火处理而形成硅化物层的工序。
第九工序是设置覆盖层间绝缘层的上表面、接触孔的内侧面以及硅化物层的至少一部分的金属层的工序。
第十工序是设置经由接触孔而与金属层中至少覆盖硅化物层的至少一部分的部分连接的源极布线的工序。
在上述半导体装置的制造方法中，金属层中至少覆盖接触孔的内侧面的下部的部分的厚度为35nm以上。
[项目11]
半导体装置的制造方法包括以下所示的第一工序～第十工序。
第一工序是准备半导体基板的工序。
第二工序是在半导体基板的表面设置栅极绝缘层的工序。
第三工序是在栅极绝缘层上设置栅极电极的工序。
第四工序是利用层间绝缘层覆盖栅极电极的工序。
第五工序是在层间绝缘层上设置掩模层的工序。
第六工序是通过使用掩模层对层间绝缘层以及栅极绝缘层进行蚀刻来设置接触孔的工序，该接触孔使半导体基板的表面的一部分露出，并具备由层间绝缘层的侧面以及栅极绝缘层的侧面规定的内侧面。
第七工序是除去掩模层的工序。
第八工序是利用金属覆盖通过接触孔而露出的半导体基板的表面的一部分并通过进行退火处理而形成硅化物层的工序。
第九工序是设置覆盖层间绝缘层的上表面、接触孔的内侧面以及硅化物层的至少一部分的金属层的工序。
第十工序是设置经由接触孔而与金属层中至少覆盖硅化物层的至少一部分的部分连接的源极布线的工序。
关于上述半导体装置的制造方法，在与半导体基板的表面垂直的截面中，接触孔的内侧面面向接触孔的开口部。接触孔的内侧面具备靠近半导体基板的表面的第一内侧面和靠近接触孔的开口部的第二内侧面。此外，接触孔的第一内侧面与半导体基板的表面所成的角度，小于接触孔的第二内侧面与半导体基板的表面所成的角度。
[项目12]
关于项目11所记载的半导体装置的制造方法，第四工序中的覆盖栅极电极的层间绝缘层的表面具备平坦部和倾斜部。第五工序中的掩模层具备用于规定接触孔的开口部。在掩模层的开口部内，存在层间绝缘层的表面中的平坦部和倾斜部。
[项目13]
关于项目10～12中的任一项所记载的半导体装置的制造方法，在第六工序中，通过CHF3、CF4以及Ar的混合气体实施蚀刻。
[项目14]
关于项目13所记载的半导体装置的制造方法，在第六工序中反复进行实施60秒的蚀刻的工序和在蚀刻之后进行冷却的工序。
由此，能够提高半导体装置的可靠性。
以下，对本发明的更具体的实施方式进行说明。但是，有时省略必要以上的详细说明。例如，存在省略对已知的事项的详细说明以及实质上相同的结构的重复说明的情况。这是为了避免以下的说明不必要地变得冗长，使本领域技术人员容易理解。另外，发明者为了本领域技术人员充分理解本发明而提供附图以及以下的说明，并不意图通过这些来限定权利要求所记载的主题。在以下的说明中，对具有相同或者类似的功能的结构要素标注相同的符号。
(实施方式)
以下，使用示意图，总括地说明本发明。本发明涉及后述的接触孔的内侧面的形状与位于该侧面的金属层的厚度的关系。本实施方式的半导体装置例如是MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。
图1是示意性地表示本实施方式的半导体装置100的结构例的剖视图。图2是表示本实施方式的半导体装置100的截面的扫描电子显微镜的照片的一例的图。在图1以及2所示的例子中，半导体装置100是MOSFET。以下，有时对与现有结构相同的结构省略说明。
本实施方式的半导体装置100具备半导体基板11、栅极绝缘层17、栅极电极18、层间绝缘层38、接触孔23、金属层20和源极布线19。
半导体基板11由碳化硅形成，但也可以由碳化硅以外的半导体材料形成。
栅极绝缘层17位于半导体基板的表面11s。栅极绝缘层17例如是对半导体基板的表面11s进行热氧化而得到的绝缘层。
栅极电极18位于栅极绝缘层17上。栅极电极18例如是多晶硅。
层间绝缘层38覆盖栅极电极18。层间绝缘层38例如是无掺杂氧化硅玻璃(NSG)。
接触孔23贯通栅极绝缘层17以及层间绝缘层38，使半导体基板的表面11s的一部分露出。接触孔23的上部的孔是接触孔的开口部23o。接触孔的内侧面23s由层间绝缘层的侧面38s以及栅极绝缘层的侧面17s规定。
露出的半导体基板的表面11s的一部分可以是由作为硅以及金属的化合物的硅化物形成的硅化物层21。硅化物层21实现欧姆接合。硅化物层21例如由作为Si以及Ni的化合物的NiSi形成。以下，设露出的半导体基板的表面11s的一部分为硅化物层21。
金属层20覆盖层间绝缘层的上表面38u、接触孔的内侧面23s以及硅化物层21的至少一部分。金属层20中至少覆盖后述的接触孔的下部的内侧面23s1的部分的厚度为35nm以上。接触孔的下部的内侧面23s1存在于从半导体基板的表面11s起在垂直方向上为0nm以上600nm以下的范围。金属层20可以具备由两种不同的金属形成的双层构造。金属层20例如是由Ti层以及TiN层形成的双层构造。
金属层20能够覆盖栅极绝缘层的侧面17s。此外，在硅化物层21形成为比本来的半导体基板的表面11s隆起的情况下，硅化物层21的一部分能够覆盖栅极绝缘层的侧面17s。
源极布线19经由接触孔23与金属层20中至少覆盖硅化物层21的上述至少一部分的部分连接。此时，半导体基板11中的与硅化物层21接触的部分相当于未图示的源极电极。源极布线19也可以将金属层20全部覆盖。源极布线19例如是铝(Al)。也可以在源极布线19上进一步设置其他的导电性材料。
实际上，未图示的漏极电极位于半导体基板11中的与栅极绝缘层17等所处的面相反的一侧的面。其他布线也可以位于漏极电极上。
已知在金属层20薄的现有的半导体装置中，在高温环境下栅极的阈值电压发生变动。作为该变动的原因，考虑以下的两个理由。
(理由1)如果金属层20较薄，则在高温环境下，存在于半导体装置的外部环境下的可动离子会通过金属层20的较薄的部分而从栅极绝缘层的侧面17s以及层间绝缘层的侧面38s的至少一方侵入。侵入的可动离子的一部分被捕捉在栅极绝缘层17中的半导体基板11与栅极电极18之间。其结果是，栅极的阈值电压可能变动。
(理由2)层间绝缘层38所包括的可动离子被金属层20捕捉。但是，在金属层20薄的情况下，可动离子的捕捉量少。因此，残留在层间绝缘层38的可动离子被捕捉在栅极绝缘层17中的半导体基板11和栅极电极18之间。其结果是，栅极的阈值电压可能变动。
为了抑制由可动离子向栅极绝缘层17的侵入导致的栅极的阈值电压的变动，金属层20在接触孔的内侧面23s具备足够的厚度即可。即，金属层20作为防止可动离子向栅极绝缘层17侵入的阻挡金属或者捕获层而发挥功能。认为如果金属层20在接触孔的内侧面23s中的接触孔的下部的内侧面23s1具有足够的厚度，则能够得到抑制栅极的阈值电压的变动的效果。
但是，在现有的半导体装置中，金属层20在接触孔的内侧面23s难以具备足够的厚度。这是因为，在现有的半导体装置中，接触孔的内侧面23s相对于半导体基板的表面11s几乎垂直。
通常，金属层20通过溅射金属而设置于接触孔的内侧面23s。金属粒子通过溅射而相对于半导体基板的表面11s从垂直方向和倾斜方向向层间绝缘层38飞出。此时，金属层20中覆盖层间绝缘层的上表面38u的部分由从垂直方向和倾斜方向这两个方向飞来的金属粒子形成。在垂直方向和倾斜方向中，垂直方向对于堆积层的厚度的贡献度极大。通常，与垂直方向平行的金属粒子数最多。随着角度从垂直方向变大，金属粒子数减少。另一方面，金属层20中覆盖垂直的接触孔的内侧面23s的部分由于相对于垂直方向的投影面积小，因此，主要由从倾斜方向飞来的金属粒子形成。因此，垂直的接触孔的内侧面23s处的金属层20的厚度比层间绝缘层的上表面38u处的金属层20的厚度小。
此外，接触孔的内侧面23s处的金属层20的厚度随着远离接触孔的开口部23o而变小。这是因为，随着远离接触孔的开口部23o，从倾斜方向飞来的金属粒子相对于垂直方向的角度变大，金属粒子的贡献变少。因此，在现有的半导体装置中，金属层20在垂直的接触孔的内侧面23s处难以具备足够的厚度。
因此，在本实施方式的半导体装置100中，使接触孔的内侧面23s的倾斜相对于半导体基板的表面11s变缓。倾斜越变缓，则在设置金属层20时，相对于垂直方向的投影面积越变大，从垂直方向飞出的金属粒子的贡献越变大。因此，能够期待金属层20在接触孔的内侧面23s具备足够的厚度。
在图1以及2所示的例子中，为了使接触孔的内侧面23s的倾斜变缓，在与半导体基板的表面11s垂直的截面中，接触孔的内侧面23s面对接触孔的开口部23o，相对于半导体基板的表面11s具有小于90度的角度。接触孔的内侧面23s处的金属层20的厚度比层间绝缘层的上表面38u处的金属层20的厚度小。此外，接触孔的内侧面23s处的金属层20的厚度随着远离接触孔的开口部23o而变小。其理由与在现有的半导体装置中上述的理由相同。
在图1以及2所示的例子中，接触孔的内侧面23s具备靠近半导体基板的表面11s的下部的内侧面23s1、和靠近接触孔的开口部23o的上部的内侧面23s2。接触孔的下部的内侧面23s1与半导体基板的表面11s所成的角度θ，比接触孔的上部的内侧面23s2与半导体基板的表面11s所成的角度小/>即，接触孔的下部的内侧面23s1的倾斜比接触孔的上部的内侧面23s2的倾斜缓。角度θ、/>相当于倾斜角。
在图1以及2所示的例子中，接触孔的下部的内侧面23s1处的金属层20的厚度比接触孔的上部的内侧面23s2处的金属层20的厚度小。但是，由于与上部以及下部的倾斜相同的情况相比下部的倾斜更缓，因此能够在一定程度上抑制接触孔的下部的内侧面23s1处的金属层20的厚度的减少。
以下，以接触孔的下部的内侧面23s1处的金属层20的厚度为中心进行说明。其他部分处的金属层20的厚度比接触孔的下部的内侧面23s1处的金属层20的厚度大。
图3是表示描绘本实施方式的半导体装置100中的、接触孔的下部的内侧面23s1处的金属层20的厚度与栅极寿命可靠性试验的不合格率的关系的图表的一例的图。另外，在本实施例的栅极寿命可靠性试验中，将半导体元件封入塑料封装物中，在将塑料封装物内的温度保持为175度的状态下向栅极电极18施加25V的电压。不合格率表示在该条件下保持1000小时后测定电特性的情况下，源极-漏极间的漏电流增加了的半导体元件的比例。源极-漏极间的漏电流的增加是由于栅极的阈值电压在栅极电极18的下部的至少一部分降低而产生的。金属层20具备上层由TiN形成、下层由Ti形成的双层构造。上层与下层的厚度之比典型地为2∶1。
如图3所示，若接触孔的下部的内侧面23s1处的金属层20的厚度变大，则栅极寿命可靠性试验的不合格率减少。栅极绝缘层的侧面17s处的金属层20的厚度为35nm以上时，栅极寿命可靠性试验的不合格率几乎为0％。即，如果接触孔的内侧面23s中的至少接触孔的下部的内侧面23s1处的金属层20的厚度为35nm以上，则能够在高温环境下抑制栅极的阈值电压的变动。由此，半导体装置100的可靠性提高。
栅极绝缘层的侧面17s处的金属层20的厚度随着栅极绝缘层的侧面17s的倾斜变缓而增加。通过上述的角度θ定义接触孔的下部的内侧面23s1的倾斜(参照图1)。以下，将角度θ称为“锥角”。
图4是表示描绘锥角与接触孔的上部的内侧面23s2处的金属层20的厚度的关系的图表的一例的图。在图4所示的例子中，示出了在作为平坦部分的层间绝缘层的上表面38u堆积了厚度60nm的金属层20的情况和堆积了厚度55nm的金属层20的情况。如图4所示，可知随着锥角从0°增大，接触孔的上部的内侧面23s2处的金属层20的厚度变薄。此外，可知即使作为平坦部分的层间绝缘层的上表面38u处的金属层20的厚度变化，锥角与金属层20的厚度的关系也以大致相同的曲线变化。锥角0°表示未形成接触孔23的情况，即，层间绝缘层38中堆积金属层20的部分与半导体基板的表面11s平行的情况。锥角0°处的金属层20的厚度相当于层间绝缘层的上表面38u处的金属层20的厚度。
图5是表示以图4中的锥角0°为基准将金属层20的厚度标准化并作为覆盖率表现的图表的一例的图。圆形、菱形、三角形分别表示作为平坦部分的层间绝缘层的上表面38u处的金属层20的厚度为60nm、90nm以及120nm的情况。黑色的标记表示接触孔的上部的内侧面23s2处的覆盖率，灰色的标记表示接触孔的下部的内侧面23s1处的覆盖率。
如图5所示，可知接触孔的上部的内侧面23s2处的覆盖率不依赖于作为平坦部分的层间绝缘层的上表面38u处的金属层20的厚度，而是取决于锥角而以曲线变化。另一方面，可知接触孔的下部的内侧面23s1处的覆盖率比如上所述的接触孔的上部的内侧面23s2处的覆盖率小，即，金属层20的厚度在接触孔的下部的内侧面23s1处比在接触孔的上部的内侧面23s2处薄。接触孔的上部的内侧面23s2以及下部的内侧面23s1处的金属层20相对于锥角呈现大致相同的变化。因此，在接触孔的内侧面23s中的接触孔的上部的内侧面23s2以及下部的内侧面23s1这双方，通过减小锥角，能够增厚金属层20。
在图1以及2所示的例子中，为了将接触孔的下部的内侧面23s1处的金属层20的厚度设为35nm以上，有减小锥角的方法和使堆积的金属层20变厚的方法。
在现有的半导体装置中，锥角实际上也能够比90°小。但是，如果不是有意地使接触孔的内侧面23s的倾斜变缓，则不能实现比90°小的例如85°以下的锥角。
此外，在锥角为90°的情况下，在接触孔的下部的内侧面23s1，覆盖率为25％，因此，使作为平坦部分的层间绝缘层的上表面38u处的金属层20的厚度为140nm(＝35nm÷0.25)以上即可。然而，金属层20的厚度在半导体装置的电流流过的路径上作为串联电阻而发挥作用。因此，存在产生电阻上升的副作用。此外，一般而言，在通过蚀刻除去作为源极布线19的铝层的一部分的情况下，位于源极布线19之下的金属层20也同时通过干式蚀刻而被除去。但是，若金属层20厚，则存在金属层20的干式蚀刻变得困难这样的副作用。因此，优选金属层20的厚度的增加较小。
在本发明者们的实验中，能够进行控制的锥角为70°。如果考虑生产时的富裕度以及偏差，则可知相对于锥角75°设定金属层20的厚度即可。在该意义上，75°以下的锥角能够成为用于抑制高温环境下的栅极的阈值变动的指标。
在锥角75°的情况下，覆盖率成为35％。因此，作为平坦部分的层间绝缘层的上表面38u处的金属层20的厚度为100nm(＝35nm÷0.35)以上即可。已知如果金属层20的厚度为100nm左右，则在通过于式蚀刻除去源极布线19时，通过调整过蚀刻量能够除去层间绝缘层的上表面38u处的金属层20，串联电阻的增加也小。
接下来，对本实施方式中的半导体装置100的制造方法进行说明。以下，有时对与现有工序相同的工序省略说明。
图6A～6J是示意性地表示本实施方式中的半导体装置100的制造工序的例子的图。
本实施方式中的半导体装置100的制造工序包括以下工序。
在图6A所示的第一工序中，准备半导体基板11。半导体基板11也可以通过半导体的外延生长而设置。尽管未图示，但是第一工序与一般的碳化硅半导体装置的制造方法同样包括通过掩膜形成而在半导体基板11上规定区域的工序、将杂质注入到所规定的区域的工序以及通过热处理来使杂质活性化的工序。由此，形成主体区域、连接主体区域的接触区域以及源极区域等。
在图6B所示的第二工序中，在半导体基板的表面11s设置栅极绝缘层17。栅极绝缘层17可以通过对半导体基板的表面11s进行热氧化来设置，也可以通过在半导体基板的表面11s堆积绝缘层而设置。
在图6C所示的第三工序中，在栅极绝缘层17上设置栅极电极18。栅极电极18可以通过对由多晶硅或者金属材料形成的导电层进行图案化而设置。
在图6D所示的第四工序中，利用层间绝缘层38覆盖栅极电极18。层间绝缘层的表面38su在正下方存在栅极绝缘层17的区域，具备平坦部38fl和倾斜部38sl。
在图6E所示的第五工序中，在层间绝缘层38上设置掩模层31。掩模层31具备用于规定接触孔23的开口部31o。在掩模层的开口部31o内，存在平坦部38fl和倾斜部38sl。掩模层31也可以通过对光致蚀刻剂进行图案化而设置。
在图6F所示的第六工序中，通过使用掩模层31对层间绝缘层38以及栅极绝缘层17进行蚀刻，从而设置使半导体基板的表面11s的一部分露出的接触孔23。如上所述，接触孔的内侧面23s由层间绝缘层的侧面38s以及栅极绝缘层的侧面17s规定。作为蚀刻气体，例如使用CHF3、CF4以及Ar的混合气体。在腔室内进行60秒蚀刻后停止蚀刻，一边使气体流动60秒钟一边进行冷却。通过反复进行该作业来设置接触孔23。
在图6G所示的第七工序中，除去掩模层31。
在图6H所示的第八工序中，利用Ni等金属覆盖通过接触孔23而露出的半导体基板的表面11s的一部分，并通过进行退火处理来形成硅化物层21。
在图6I所示的第九工序中，设置金属层20，该金属层20覆盖层间绝缘层的上表面38u、接触孔的内侧面23s、以及硅化物层21的至少一部分。金属层20也可以通过溅射金属而设置。
在图6J所示的第十工序中，设置经由接触孔23而与金属层20中至少覆盖硅化物层21的上述至少一部分的部分连接的源极布线19。
接下来，对接触孔的内侧面23s具备两个不同的倾斜度的理由进行说明。
如图6E所示，通过平坦部38fl以及倾斜部38sl，在层间绝缘层的表面38su产生高低差。通过该高低差，蚀刻的方法不同。因此，如图6F所示，接触孔的内侧面23s具备下部的内侧面23s1以及上部的内侧面23s2。接触孔的下部的内侧面23s1的倾斜角比接触孔的上部的内侧面23s2的倾斜角小。这是由于平坦部38fl的倾斜角为0°，倾斜部38sl的倾斜角大一定程度而引起的。
在本实施方式的制造方法中，为了在接触孔的内侧面23s设置倾斜，不需要另外增加蚀刻工序。仅通过图6F所示的第六工序在接触孔的内侧面23s设置倾斜。因此，能够以与现有的制造方法相同的工序数使金属层20在接触孔的内侧面23s具备足够的厚度。由此，能够抑制高温环境下的栅极的阈值电压的变动。其结果是，半导体装置100的可靠性提高。
在现有的制造方法中，为了使接触孔的内侧面23s相对于半导体基板的表面11s几乎垂直，在图6E所示的第五工序中，掩模层31仅露出平坦部38fl。
接下来，说明蚀刻层间绝缘层38时的蚀刻速率的晶片面内均匀性与锥角的关系。蚀刻速率的晶片面内均匀性通过将晶片面内的多个位置处的蚀刻速率中最大值与最小值之差除以全部点的平均值的2倍而得到的值来定义。
图7是表示描绘在图6F中蚀刻层间绝缘层38时使用了6英寸晶片的情况下的蚀刻速率的晶片面内均匀性与锥角的关系的图表的一例的图。图7所示的各种标示表示了改变蚀刻气体的流量比率、压力或者电力等所谓的蚀刻参数的情况。另外，图7所示的结果是对平坦基板进行蚀刻时的实验结果。因此，图7所示的锥角等价于接触孔的上部的内侧面23s2处的倾斜角。
如图7所示，在将蚀刻时间设为作为能够对层间绝缘层38一并进行蚀刻的时间的150秒的情况下，蚀刻速率的晶片面内均匀性与锥角呈现逆相关的关系。即，不能同时实现小的锥角和良好的均匀性。
因此，本发明者们调查了蚀刻速率的晶片面内分布与蚀刻时间的关系。
图8是表示描绘了各种蚀刻时间下的6英寸晶片内的测定位置与蚀刻速率的关系的图表的一例的图。如图8所示，可知随着蚀刻时间变长，蚀刻速率会降低，并且晶片面内的蚀刻速率的偏差会变大。此外，还可知，如果蚀刻时间为60秒以下，则能够抑制蚀刻速率的晶片面内均匀性的恶化。这主要起因于在蚀刻腔室的内部因放电而过热从而在蚀刻腔室的侧壁堆积生成物时，生成物的堆积量根据蚀刻时间而变化。
在图7所示的例子中，示出了从图8判明的蚀刻时间为60秒的情况下的蚀刻速率的晶片面内均匀性和此时的锥角的关系。通过将蚀刻时间设为60秒，能够同时实现70°的锥角和5％以下的良好的蚀刻速率的晶片面内均匀性。
在60秒的蚀刻时间中，无法对层间绝缘层38进行全部蚀刻。因此，本发明者们发现，通过反复进行60秒的蚀刻工序、和在将晶片保持在蚀刻腔室内的状态下停止放电来进行冷却的冷却工序，从而即使在层间绝缘层38较厚的情况下也能够同时实现低锥角和良好的均匀性的蚀刻方法。由此，能够实现抑制高温环境下的栅极的阈值电压的变动的高可靠性且高品质的半导体装置100。
产业上的可利用性
本实施方式中的半导体装置及其制造方法能够应用于功率器件等用途。

Claims (12)

1.一种半导体装置，具备：
半导体基板；
栅极绝缘层，位于所述半导体基板的表面；
栅极电极，位于所述栅极绝缘层上；
层间绝缘层，具有单层构造，覆盖所述栅极电极；
接触孔，贯通所述栅极绝缘层以及所述层间绝缘层，使所述半导体基板的所述表面的一部分露出，具备由所述层间绝缘层的侧面以及所述栅极绝缘层的侧面规定的内侧面；
金属层，覆盖所述层间绝缘层的上表面、所述接触孔的所述内侧面、以及露出的所述半导体基板的所述表面的至少一部分；和
源极布线，经由所述接触孔，与所述金属层中至少覆盖露出的所述半导体基板的所述表面的所述至少一部分的部分连接，
所述金属层中至少覆盖所述接触孔的在所述半导体基板的所述表面附近的所述内侧面的部分的厚度为35nm以上，
在与所述半导体基板的所述表面垂直的截面中，所述接触孔的所述内侧面是所述接触孔的开口部的一部分，
所述接触孔的所述内侧面具备第一内侧面和比所述第一内侧面远离所述半导体基板的所述表面的第二内侧面，所述第一内侧面包括所述层间绝缘层的侧面的一部分和所述栅极绝缘层的侧面，
所述接触孔的所述第一内侧面与所述半导体基板的所述表面所成的第一角度，小于所述接触孔的所述第二内侧面与所述半导体基板的所述表面所成的第二角度，
所述第一角度为75度以下。
2.根据权利要求1所述的半导体装置，其中，
将所述金属层中覆盖所述接触孔的在所述半导体基板的所述表面附近的所述内侧面的部分的厚度设为第一厚度，
将所述金属层中覆盖所述层间绝缘层的所述上表面的部分的厚度设为第二厚度时，所述第一厚度为所述第二厚度的35％以上。
3.一种半导体装置，具备：
半导体基板；
栅极绝缘层，位于所述半导体基板的表面；
栅极电极，位于所述栅极绝缘层上；
层间绝缘层，具有单层构造，覆盖所述栅极电极；
接触孔，贯通所述栅极绝缘层以及所述层间绝缘层，使所述半导体基板的所述表面的一部分露出，具备由所述层间绝缘层的侧面以及所述栅极绝缘层的侧面规定的内侧面；
金属层，覆盖所述层间绝缘层的上表面、所述接触孔的所述内侧面、以及露出的所述半导体基板的所述表面的所述一部分的至少一部分；和
源极布线，经由所述接触孔，与所述金属层中至少覆盖露出的所述半导体基板的所述表面的所述至少一部分的部分连接，
在与所述半导体基板的所述表面垂直的截面中，所述接触孔的所述内侧面面向所述接触孔的开口部，
所述接触孔的所述内侧面具备靠近所述半导体基板的所述表面的第一内侧面和靠近所述接触孔的所述开口部的第二内侧面，所述第一内侧面包括所述层间绝缘层的侧面的一部分和所述栅极绝缘层的侧面，
所述接触孔的所述第一内侧面与所述半导体基板的所述表面所成的第一角度，小于所述接触孔的所述第二内侧面与所述半导体基板的所述表面所成的第二角度，
所述第一角度为75度以下。
4.根据权利要求1或3所述的半导体装置，其中，
露出的所述半导体基板的所述表面的所述一部分是由硅化物形成的硅化物层。
5.根据权利要求4所述的半导体装置，其中，
所述硅化物层的一部分覆盖所述栅极绝缘层的所述侧面。
6.根据权利要求1或3所述的半导体装置，其中，
所述金属层具备由两种不同的金属形成的双层构造。
7.根据权利要求1或3所述的半导体装置，其中，
所述半导体装置为MOSFET。
8.一种半导体装置的制造方法，包括：
第一工序，准备半导体基板；
第二工序，在所述半导体基板的表面设置栅极绝缘层；
第三工序，在所述栅极绝缘层上设置栅极电极；
第四工序，利用具有单层构造的层间绝缘层覆盖所述栅极电极；
第五工序，在所述层间绝缘层上设置掩模层；
第六工序，通过使用所述掩模层对所述层间绝缘层以及所述栅极绝缘层进行蚀刻来设置接触孔，该接触孔使所述半导体基板的所述表面的一部分露出，并具备由所述层间绝缘层的侧面以及所述栅极绝缘层的侧面规定的内侧面；
第七工序，除去所述掩模层；
第八工序，利用金属覆盖通过所述接触孔而露出的所述半导体基板的所述表面的所述一部分，并通过进行退火处理而形成硅化物层；
第九工序，设置金属层，该金属层覆盖所述层间绝缘层的上表面、所述接触孔的所述内侧面、以及所述硅化物层的至少一部分；和
第十工序，设置源极布线，该源极布线经由所述接触孔而与所述金属层中至少覆盖所述硅化物层的所述至少一部分的部分连接，
所述金属层中至少覆盖所述接触孔的所述内侧面的下部的部分的厚度为35nm以上，
在与所述半导体基板的所述表面垂直的截面中，所述接触孔的所述内侧面是所述接触孔的开口部的一部分，
所述接触孔的所述内侧面具备第一内侧面和比所述第一内侧面远离所述半导体基板的所述表面的第二内侧面，所述第一内侧面包括所述层间绝缘层的侧面的一部分和所述栅极绝缘层的侧面，
所述接触孔的所述第一内侧面与所述半导体基板的所述表面所成的第一角度，小于所述接触孔的所述第二内侧面与所述半导体基板的所述表面所成的第二角度，
所述第一角度为75度以下。
9.一种半导体装置的制造方法，包括：
第一工序，准备半导体基板；
第二工序，在所述半导体基板的表面设置栅极绝缘层；
第三工序，在所述栅极绝缘层上设置栅极电极；
第四工序，利用具有单层构造的层间绝缘层覆盖所述栅极电极；
第五工序，在所述层间绝缘层上设置掩模层；
第六工序，通过使用所述掩模层对所述层间绝缘层以及所述栅极绝缘层进行蚀刻来设置接触孔，该接触孔使所述半导体基板的所述表面的一部分露出，并具备由所述层间绝缘层的侧面以及所述栅极绝缘层的侧面规定的内侧面；
第七工序，除去所述掩模层；
第八工序，利用金属覆盖通过所述接触孔而露出的所述半导体基板的所述表面的所述一部分，并通过进行退火处理而形成硅化物层；
第九工序，设置金属层，该金属层覆盖所述层间绝缘层的上表面、所述接触孔的所述内侧面、以及所述硅化物层的至少一部分；
第十工序，设置源极布线，该源极布线经由所述接触孔而与所述金属层中至少覆盖所述硅化物层的所述至少一部分的部分连接，
在与所述半导体基板的所述表面垂直的截面中，所述接触孔的所述内侧面面向所述接触孔的开口部，
所述接触孔的所述内侧面具备靠近所述半导体基板的所述表面的第一内侧面和靠近所述接触孔的所述开口部的第二内侧面，所述第一内侧面包括所述层间绝缘层的侧面的一部分和所述栅极绝缘层的侧面，
所述接触孔的所述第一内侧面与所述半导体基板的所述表面所成的第一角度，小于所述接触孔的所述第二内侧面与所述半导体基板的所述表面所成的第二角度，
所述第一角度为75度以下。
10.根据权利要求9所述的半导体装置的制造方法，其中，
所述第四工序中的覆盖所述栅极电极的所述层间绝缘层的表面具备平坦部和倾斜部，所述第五工序中的所述掩模层具备用于规定所述接触孔的开口部，
在所述掩模层的所述开口部内，存在所述层间绝缘层的所述表面中的所述平坦部和所述倾斜部。
11.根据权利要求8或9所述的半导体装置的制造方法，其中，
在所述第六工序中，通过CHF3、CF4以及Ar的混合气体实施所述蚀刻。
12.根据权利要求11所述的半导体装置的制造方法，其中，
在所述第六工序中，反复进行实施60秒的所述蚀刻的工序和在所述蚀刻之后进行冷却的工序。
CN201811375094.5A 2017-11-28 2018-11-19 半导体装置及其制造方法 Active CN109841685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017227649A JP7054797B2 (ja) 2017-11-28 2017-11-28 半導体装置およびその製造方法
JP2017-227649 2017-11-28

Publications (2)

Publication Number Publication Date
CN109841685A CN109841685A (zh) 2019-06-04
CN109841685B true CN109841685B (zh) 2024-03-12

Family

ID=66632714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811375094.5A Active CN109841685B (zh) 2017-11-28 2018-11-19 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10439034B2 (zh)
JP (1) JP7054797B2 (zh)
CN (1) CN109841685B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
CN102610639A (zh) * 2010-11-25 2012-07-25 三菱电机株式会社 半导体装置
CN106463541A (zh) * 2014-05-23 2017-02-22 松下知识产权经营株式会社 碳化硅半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476915A (ja) * 1990-07-19 1992-03-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP3842852B2 (ja) * 1995-11-27 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4260334B2 (ja) * 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
JP6296970B2 (ja) * 2014-12-12 2018-03-20 三菱電機株式会社 半導体装置及びその製造方法
WO2016114057A1 (ja) * 2015-01-16 2016-07-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
CN102610639A (zh) * 2010-11-25 2012-07-25 三菱电机株式会社 半导体装置
CN106463541A (zh) * 2014-05-23 2017-02-22 松下知识产权经营株式会社 碳化硅半导体装置

Also Published As

Publication number Publication date
US20190165119A1 (en) 2019-05-30
CN109841685A (zh) 2019-06-04
US10439034B2 (en) 2019-10-08
JP7054797B2 (ja) 2022-04-15
JP2019096848A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
US9356138B2 (en) Semiconductor device
JP4180800B2 (ja) オン抵抗が低減されたスーパー自己整列トレンチｄｍｏｓｆｅｔ
US7838946B2 (en) Method for fabricating semiconductor structure and structure of static random access memory
US9728607B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US11145711B2 (en) Capacitor and method for manufacturing capacitor
EP2015364A2 (en) SiC semiconductor device with BPSG insulation film and method for manufacturing the same
KR101047947B1 (ko) 트렌치 금속 산화물 반도체
TWI502742B (zh) 形成在具有基板頂面之半導體基板上之半導體元件及其製備方法
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2004266140A (ja) 半導体装置及びその製造方法
US8420421B2 (en) Method for fabricating a GaN-based thin film transistor
CN111613665A (zh) 半导体装置及其制造方法
US10763329B2 (en) Semiconductor device
CN107403838B (zh) 功率金氧半导体场效晶体管
US20200251565A1 (en) Gate structure of split-gate metal oxide semiconductor field effect transistor and manufacturing method thereof
US9640438B2 (en) Integrated circuits with inactive gates and methods of manufacturing the same
CN109841685B (zh) 半导体装置及其制造方法
JP2004288890A (ja) 炭化珪素半導体素子
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4878739B2 (ja) 半導体装置の製造方法
US20230261084A1 (en) Fabrication method of forming silicon carbide mosfet
US11469175B2 (en) Semiconductor device with programmable unit and method for fabricating the same
JP6926261B2 (ja) 半導体装置及びその製造方法
US20230178663A1 (en) Semiconductor device and method for manufacturing semiconductor device
US10644166B2 (en) Method for forming semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant