CN109817606A - 嵌入式金属绝缘体金属结构 - Google Patents

嵌入式金属绝缘体金属结构 Download PDF

Info

Publication number
CN109817606A
CN109817606A CN201810587321.4A CN201810587321A CN109817606A CN 109817606 A CN109817606 A CN 109817606A CN 201810587321 A CN201810587321 A CN 201810587321A CN 109817606 A CN109817606 A CN 109817606A
Authority
CN
China
Prior art keywords
layer
metal
insertion piece
capacitor
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810587321.4A
Other languages
English (en)
Inventor
廖文翔
周淳朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817606A publication Critical patent/CN109817606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明实施例描述一种形成金属绝缘体金属(MIM)去耦电容器的方法，所述金属绝缘体金属去耦电容器可集成(或嵌入)到例如衬底上晶片上芯片(CoWoS)芯片封装或集成扇出型(InFO)芯片封装的3D集成电路封装中。举例来说，方法包含提供玻璃载体，在玻璃载体上方具有保护层。方法还包含通过以下来在保护层上形成电容器：在保护层的一部分上形成底部金属层；在底部金属层上形成一或多个第一金属触点和第二金属触点，其中一或多个第一金属触点具有大于第二金属触点的宽度；在一或多个第一金属触点上形成介电层；以及在介电层上形成顶部金属层。

Description

嵌入式金属绝缘体金属结构
技术领域
本发明实施例是有关于一种嵌入式金属绝缘体金属结构及其制造方法。
背景技术
去耦电容器(decoupling capacitors)可内置到芯片中以例如在最初对芯片供电时或在启用芯片的各种组件时防止电源中的电压尖峰。在芯片制造工艺中，去耦电容器可在芯片的封装期间或之后于最后段制程中集成。
发明内容
本发明实施例提供一种形成插入件结构的方法，所述方法包括：提供其上具有保护层的载体基板；以及在所述保护层上形成电容器，其中形成所述电容器包括：在所述保护层的一部分上沉积底部金属层，其中所述底部金属层包括重布层；在所述底部金属层上方沉积光阻层；蚀刻所述光阻层以在所述光阻中形成多个插入件穿孔开口，其中所述多个插入件穿孔开口暴露所述底部金属层的多个相应部分；在所述多个插入件穿孔开口中沉积金属堆叠以形成多个插入件穿孔；去除所述光阻层；在所述多个插入件穿孔之间设置模制化合物；在所述模制化合物和所述多个插入件穿孔上沉积介电层；以及在所述介电层上沉积顶部金属层以形成所述电容器。
附图说明
当结合附图阅读以下详细描述会最好地理解本发明实施例的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1示出根据本发明一些示例性实施例的嵌入于集成扇出型封装中的示范性金属绝缘体金属电容器的形成的示范性制造工艺的流程图。
图2示出根据本发明一些示例性实施例的具有顶部保护层的玻璃载体的横截面图。
图3示出根据本发明一些示例性实施例在形成重布层之后具有顶部保护层的玻璃载体的横截面图。
图4示出根据本发明一些示例性实施例的重布层上方的图案化光刻胶层的横截面图。
图5示出根据本发明一些示例性实施例在铜晶种层沉积之后重布层上方的图案化光刻胶层的横截面图。
图6示出根据本发明一些示例性实施例在铜电镀工艺和后续化学机械平坦化操作之后重布层上方的图案化光刻胶层的横截面图。
图7示出根据本发明一些示例性实施例的具有形成于其上的重布层和插入件穿孔的玻璃载体衬底的横截面图。
图8示出根据本发明一些示例性实施例的附接到玻璃载体的顶部保护层的管芯的横截面图。
图9示出根据本发明一些示例性实施例的其上具有重布层、插入件穿孔以及嵌入于模制化合物中的管芯的玻璃载体的横截面图。
图10示出根据本发明一些示例性实施例的部分形成的金属绝缘体金属电容器上的金属/介电堆叠上方的图案化光刻胶层的横截面图。
图11示出根据本发明一些示例性实施例的玻璃载体上方的金属绝缘体金属电容器的横截面图。
图12示出根据本发明一些示例性实施例的玻璃载体上方的金属绝缘体金属电容器上的重布层的横截面图。
图13示出根据本发明一些示例性实施例的玻璃载体上方的金属绝缘体金属电容器上的两个重布层的横截面图。
图14示出根据本发明一些示例性实施例的在玻璃载体上方具有集成式金属绝缘体金属电容器的集成扇出型封装结构的横截面图。
图15示出根据本发明一些示例性实施例的在已分离玻璃载体之后具有集成式金属绝缘体金属电容器的集成扇出型封装结构的横截面图。
[附图标号说明]
100：方法；
110、120、130、140、150、160、170、180：操作；
200：玻璃载体衬底；
210、1200、1400：顶部保护层/PBO层；
220：光热转换层；
300、310：金属线；
400：光刻胶层；
410、420、430：开口；
500：钛层和铜晶种层堆叠；
600：铜层；
610、620、630：插入件穿孔；
800：管芯；
810：管芯贴合膜；
900：模制化合物；
1010：介电层；
1020：金属层；
1030：光刻胶；
1100：图案化介电层；
1110：图案化金属层；
1120：金属绝缘体金属电容器；
1130：插入件结构；
1210：第一重布层；
1300：第二重布层；
1410：凸块下金属触点；
1420、1430、1440：焊料凸块。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本发明实施例。当然，这些组件和布置仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含额外特征可形成于第一特征与第二特征之间以使得第一特征和第二特征不直接接触的实施例。另外，本发明实施例可在各种实例中重复参考标号和/或字母。这种重复本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，如“在…下方(beneath)”、“在…下(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等的空间相对术语可在本文中用以描述如图式中所说明的一个元件或特征与另一(一些)元件或特征的关系。除图式中所描绘的定向以外，空间相对术语意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
如本文中所使用的术语“标称(nominal)”是指在产品或工艺的设计阶段期间设定的用于组件或工艺操作的特征或参数的所需或目标值，以及所需值以上和/或以下的值的范围。数值的范围可能是由于制造工艺或公差中的微小变化。
如本文中所使用，术语“竖直(vertical)”意指标称地垂直于衬底的表面。
去耦电容器(Decoupling capacitors；DeCAP)可内置到芯片中以例如在最初对芯片供电时或在启用芯片的各种组件时防止电源中的电压尖峰。由于电源不能即刻响应于这类功率需求改变，芯片的供电电压可在短暂期间改变直到电源可响应且稳定电压为止。电压尖峰可在这过渡期间(transient time)发生。去耦电容器可抑制这些电压尖峰。尖峰抑制性能可利用特征为较高电容的去耦电容器来改进。
在芯片制造工艺中，去耦电容器可在芯片的封装期间或之后于最后段制程中集成。举例来说，去耦电容器可使用贴片技术(surface-mount technology；SMT)表面安装到封装衬底上。然而，SMT需要封装衬底与去耦电容器之间的外部地安装的长外部互连件(long external interconnects)。外部互连件或连接件可增加时间延迟，例如尖峰发生与尖峰抑制之间的延迟。本文中所描述的实施例是关于一种形成去耦电容器的方法，所述去耦电容器可集成到例如衬底上晶片上芯片(chip-on-wafer-on-substrate；CoWoS)芯片封装或集成扇出型(integrated fan-out；InFO)芯片封装的3D集成电路(integratedcircuit；IC)封装中。将去耦电容器集成到3D集成电路封装中有内部互连件的益处，内部互连件短于外部互连件。衬底上晶片上芯片和集成扇出型芯片封装可将多个功能性管芯集成到具有在各管芯之间的分配的间隔的插入件上，以使得可形成输入/输出(input/output；I/O)连接点。在一些实施例中，形成为衬底上晶片上芯片和集成扇出型芯片封装的插入件的部分的去耦电容器是可包含高介电常数(高k)绝缘体(例如，介电常数高于3.9)的金属绝缘体金属(metal insulator metal；MIM)结构。相比于使用SMT技术安装于衬底上的去耦电容器，根据本文中所描述的实施例的集成MIM电容器可(i)由于较短互连件长度而减少时间延迟，(ii)具有较高电容和较大电容范围，(iii)降低功耗，(iv)改进操作速度，且(v)减少封装占据面积(footprint)。
图1示出根据本发明一些示例性实施例的嵌入于集成扇出型3D集成电路封装中的MIM去耦电容器的制造的示范性方法100的流程图。在示范性方法100的各种操作之间可执行其它制造操作且为了清楚起见省略上述可执行的其它制造操作。这一示范性MIM去耦电容器的形成方法不限于方法100。出于举例目的，方法100将描述于集成扇出型3D集成电路封装的内文中。然而，示范性方法100还可应用于例如衬底上晶片上芯片3D集成电路封装的封装类型。这些其它类型的封装也落在本发明实施例的精神和范围内。
提供来描述方法100的图式仅出于说明性目的且不按比例。另外，图式可不反映实际结构、特征或膜的实际几何结构。出于说明性目的，可能已有意地增强了一些结构、膜或几何结构。
示范性制造方法100开始于操作110，其中玻璃载体衬底200设置有顶部保护层210，如图2所示。在一些实施例中，玻璃载体衬底200提供对于后续操作中将附接或内置的结构元件的支撑。以举例而非限制来说，顶部保护层210可以是聚酰亚胺(polyimide；PI)或聚苯并恶唑(polybenzoxazole；PBO)材料。顶部保护层210(在本文中也称作“PBO层210”)是在形成重布层(redistribution layer；RDL)之前用作保护层或“缓冲涂层”的应力消除涂层。在一些实施例中，光热转换层(light to heat conversion layer；LTHC)220夹在玻璃载体衬底200与PBO层210之间。光热转换层220是可利用紫外(ultra-violet；UV)光固化以在顶部保护层210与玻璃载体衬底200之间产生暂时性粘合的粘着层。在完成集成扇出型封装形成工艺之后，这一暂时性粘合可被断开以从玻璃载体衬底200分离PBO层210。以举例而非限制来说，利用集中激光束穿过玻璃载体衬底200的背侧对光热转换层220的辐照可产生充足热量分解光热转换层220且从PBO层210释放玻璃载体衬底200。对于这一释放，光源可透射玻璃载体衬底200，所述光源可辐照和分解光热转换层220。
在示范性方法100的操作120中，同时参考图3，底部重布层可形成于PBO层210上方。底部重布层可包含金属线300和金属线310。在一些实施例中，重布层可包含从图案化金属堆叠形成的金属线，所述图案化金属堆叠由例如电镀铜顶部层、铜晶种中间层以及钛底部层制成。钛底部层和铜晶种中间层可利用物理气相沉积(physical vapor deposition；PVD)工艺来沉积，且分别具有约100纳米和约500纳米的厚度。电镀铜顶部层可具有约7微米的厚度。最初，可“毯式沉积(blanket deposited)”金属堆叠(例如，沉积以使得其覆盖PBO层210)，且随后使用光刻和刻蚀操作来图案化以形成重布层的金属线。举例来说，光刻胶可旋转涂布于金属堆叠上方且图案化以使得开口形成于光刻胶层中以暴露金属堆叠的多个区域。金属堆叠的所暴露多个区域可随后利用湿式刻蚀工艺来去除。由光刻胶覆盖的金属堆叠的区域将不会被去除。换句话说，光刻胶可充当湿式刻蚀掩模。湿式刻蚀化学物质可去除金属堆叠的所暴露多个区域直到暴露PBO层210为止。在湿式刻蚀操作之后，可去除光刻胶，留下金属堆叠的图案化区域，如金属线300和金属线310。在一些实施例中，金属线300可以是MIM电容器的底部金属板。金属线310可以是另一MIM电容器的底板或可与封装结构内的不同元件电性连接的线路。在一些实施例中，可形成额外线路。因此，底部重布层可不受限于金属线300和金属线310。
在示范性制造方法100的操作130中，一或多个插入件穿孔(through interposervia；TIV)形成于底部重布层(例如，金属线300和金属线310)的顶部上。以举例而非限制来说，可使用光刻和刻蚀操作形成一或多个插入件穿孔。举例来说，参看图4，厚度在约180微米到约250微米之间的光刻胶层400旋转涂布于金属线300、金属线310和PBO层210上方。光刻胶400可图案化以形成开口410和开口420以暴露金属线300的一部分，且形成开口430以暴露金属线310的一部分。在一些实施例中，开口420和开口430可具有相较于开口410不同的宽度。举例来说，开口410可具有约300微米的宽度，且开口420和开口430可具有约120微米的宽度。在图5中，钛层和铜晶种层堆叠500利用PVD工艺沉积于图案化光刻胶层400上方以覆盖开口410、开口420以及开口430的侧壁和底部表面。在一些实施例中，钛层和铜晶种层堆叠500可沉积于光刻胶层400上方。在一些实施例中，钛层可以是约1000埃且铜晶种层可以是约5000埃。在图6中，铜层600通过电镀于开口410、开口420以及开口430中的钛层和铜晶种层堆叠500上方分别形成插入件穿孔610、插入件穿孔620以及插入件穿孔630。在一些实施例中，已沉积的铜层600可在光刻胶层400上方和钛层和铜晶种层堆叠500上方生长。铜层600可利用化学机械平坦化(chemical mechanical planarization；CMP)工艺进行平坦化，所述工艺将去除铜层600在光刻胶层400的顶部上方的部分。在一些实施例中，可在CMP工艺期间去除光刻胶层400上方的钛层和铜晶种层堆叠500。在一些实施例中，光刻胶层400的厚度范围约180微米到约250微米之间，光刻胶层400的厚度可界定插入件穿孔610、插入件穿孔620以及插入件穿孔630的高度。
在形成插入件穿孔610、插入件穿孔620以及插入件穿孔630之后，可如图7中所示利用湿式刻蚀去除光刻胶层400。根据一些实施例，插入件穿孔620和插入件穿孔630可具有相较于插入件穿孔610不同的宽度。举例来说，插入件穿孔610可具有约300微米的宽度，且插入件穿孔620和插入件穿孔630可具有约120微米的宽度。在一些实施例中，下文所描述的较大宽度插入件穿孔610可用作MIM电容器结构的主要组成部分(integral part)，而插入件穿孔620和插入件穿孔630可用作集成扇出型封装内的层与层之间的电性连接。在一些实施例中，插入件穿孔610的纵横比(宽度相比于高度)可以在1:2到1:1.2范围内。
在操作140中且参看图8，将管芯800附接到PBO层210。在一些实施例中，管芯800可具有例如射频通信功能(RF管芯)，或可具有其它或额外功能。管芯800可已使用芯片制造工艺预制，且可包含配置成实施其功能(例如，RF通信)的多个晶体管和多个互连层。在一些实施例中，管芯贴合膜(die attach film；DAF)810可用于将管芯800附接在PBO层210上。根据一些实施例，管芯贴合膜810可具有约10微米的厚度。在一些实施例中，管芯贴合膜810并不由导电材料制成。以举例而非限制来说，管芯800的高度可与插入件穿孔610、插入件穿孔620以及插入件穿孔630的高度相当。根据一些实施例，可在操作140期间将多于一个管芯附接到PBO层210。
在操作150中且参看图9，模制化合物(molding compound；MC)900可旋转涂布于PBO层210上方。根据一些实施例，模制化合物900是环氧基材料，所述环氧基材料在室温下是固体且当加热至温度大于180℃(例如，约180℃与约200℃之间)时是液体。在一些实施例中，在旋转涂布于PBO层210上之前融化模制化合物900。根据一些实施例，管芯800以及插入件穿孔610、插入件穿孔620和插入件穿孔630可变为嵌入于模制化合物900中。以举例而非限制来说，旋转涂布的模制化合物可具有约230微米与约300微米之间的厚度。这意味着已涂布的模制化合物900可具有约50微米的表面覆盖(overburden)，例如其可在管芯800以及插入件穿孔610、插入件穿孔620和插入件穿孔630的顶部表面上方延伸约50微米。
在模制化合物900应用于玻璃载体衬底200上之后，使模制化合物900冷却和硬化。在模制化合物900硬化之后，可将其部分地研磨以去除约98％的50微米表面覆盖。研磨工艺可使得模制材料化合物900的顶部表面粗糙。根据一些实施例，CMP工艺可随后用于平坦化、抛光模制材料化合物900，以去除模制化合物900的剩余部分(例如，50微米表面覆盖的剩余2％，约1微米)，直到暴露管芯800以及插入件穿孔610、插入件穿孔620和插入件穿孔630的顶部表面为止。在一些实施例中，模制化合物900为管芯800以及插入件穿孔610、插入件穿孔620和插入件穿孔630提供结构支撑。在一些实施例中，模制化合物900为集成扇出型封装结构提供结构支撑。
在示范性制造方法100的操作160中，介电质形成于一或多个插入件穿孔上方。在一些实施例中，介电层最初毯式沉积于模制化合物900、插入件穿孔(例如，插入件穿孔610、插入件穿孔620以及插入件穿孔630)以及管芯800上方。介电层随后图案化以分别形成绝缘体以用于MIM电容器。参看图10，介电层1010以毯式膜的方式沉积于模制化合物900上方。在一些实施例中，介电层1010在约250℃以下的温度下进行沉积；例如视介电层的类型和沉积方法而定，在约180℃或约210℃下。此外，介电层1010的厚度可视介电材料的介电常数(k值)和MIM电容器的目标电容而定在约0.1微米到约10微米的范围内。然而，前述厚度范围是示范性，并不具限制性。
以举例而非限制来说，介电层1010是高介电常数(高k)材料。以举例而非限制来说，介电层1010可视材料类型而定，而具有大于3.9的k值(例如，等于约7)。以举例而非限制来说，介电层1010可以是具有约7的k值的氮化硅(silicon nitride；SiNx)膜，其在约180℃的沉积温度下利用等离子体增强化学气相沉积(plasma-enhanced chemical vapordeposition；PECVD)工艺进行沉积且具有大于约300埃的厚度。另外，介电层1010可以是利用化学气相沉积(chemical vapor deposition；CVD)、PECVD、大气压化学气相沉积(atmospheric pressure chemical vapor deposition；APCVD)、次大气压化学气相沉积(sub-atmospheric pressure chemical vapor deposition；SACVD)、金属有机化学气相沉积(metal organic chemical vapor deposition；MOCVD)等进行沉积的氧化硅(siliconoxide；SiO2)或氮氧化硅(siliocn oxynitride；SiONx)。在一些实施例中，介电层1010可以是可在约210℃的温度下进行沉积且具有大于约13的k值(例如，13.6)的介电堆叠，其可包含氧化锆(zirconium oxide；ZrO2)的底部层、氧化铝(aluminum oxide；Al2O3)的中间层、氧化锆的顶部层。在一些实施例中，介电层1010可以是包含铪类介电质(例如，氧化铪(hafnium oxide；HfOx)和硅酸铪(hafnium silicate；HfSiOx))、氧化钛(titanium oxide；TiO2)或氧化钽(tantalum oxide；TaOx)的堆叠。介电层1010还可以是可在约温度250℃以下固化和硬化的液相高k聚合物(liquid phase high-k polymer)，如PBO或PI。介电层1010还可以是具有低固化温度(例如，约250℃以下)和约4与约4.2之间的k值的旋涂式玻璃(spinon glass；SOG)或液相SiO2。此外，介电层1010可以是具有100与200之间的k值的氧化锶钛(strontium-titanium oxide；SrTiO3)、具有约500的k值的氧化钡钛(barium-titaniumoxide；BaTiO3)、具有约500到1000之间的k值的氧化钡锶钛(barium-strontium-titaniumoxide；BaSrTiO3)或具有约1000的k值的氧化铅锆钛(lead-zirconium-titanium oxide；PbZrTiO3)。
在一些实施例中，介电层1010可以是在沉积温度约250℃以下(例如，180℃或210℃)利用PVD、CVD、PECVD、APCVD、SACVD、MOCVD或CVD类沉积工艺进行沉积的高k介电材料(例如，k>3.9)。或者，在一些实施例中，介电层1010可以是在约温度250℃以下(例如，180℃或210℃)进行旋转涂布的具有高于约3.9的介电常数的高k介电材料。
根据一些实施例，对于MIM电容器的固定电容(fixed capacitance)，具有较高k值的介电材料的介电层1010的厚度可是较大的。另外，在电容器的板与板之间具有固定距离和固定面积的MIM结构来说，根据平行板电容的下式，较高k值的材料可为电容器提供较高的电容值：
其中C是MIM结构的电容，k是MIM结构中的绝缘体的介电常数(例如，介电层1010的介电常数)，εo是自由空间的介电常数，A是MIM结构中的板的面积，且d是MIM结构的板与板之间的距离(例如，介电层1010的厚度)。
在图1的操作170中，同时参看图10，金属层1020以毯式膜的方式沉积于介电层1010上。在一些实施例中，图案化金属层1020，可形成MIM电容器结构的顶部金属板。类似于金属线300和金属线310的金属层1020是由电镀铜顶部层、铜晶种中间层以及钛底部层制成的金属堆叠。钛底部层和铜晶种中间层可利用PVD工艺进行沉积，且分别具有约100纳米和500纳米的厚度。电镀铜顶部层可具有约7微米的厚度。
光刻和刻蚀操作可用于图案化金属层1020和介电层1010。举例来说，光刻胶可旋转涂布于金属堆叠上方且随后图案化以使得光刻胶1030的“区块”如图10中所示形成于插入件穿孔610上方。图案化光刻胶1030可与插入件穿孔610对准。湿式刻蚀工艺可去除金属层1020不由图案化光刻胶1030覆盖的部分，且后续干式刻蚀工艺可去除介电层1010不由图案化光刻胶1030覆盖的部分。图11绘示在图案化光刻胶1030的去除工艺之后的图案化介电层1100和图案化金属层1110。根据一些实施例，金属线300、图案化介电层1100、图案化金属层1110以及插入件穿孔610可形成MIM电容器1120的元件。根据一些实施例，金属线300和图案化金属层1110可具有约7微米的厚度。
以举例而非限制来说，如图11中所描绘，MIM电容器1120包含四个插入件穿孔结构。然而，具有约300微米的宽度的较少或额外插入件穿孔是可能的。在一些实施例中，多个插入件穿孔的数目与MIM电容器1120的电容成比例。举例来说，较少数目的插入件穿孔610可产生较低电容的MIM电容器1120(由于较小电容板面积A)，且相反地，较大数目的插入件穿孔610可产生较高电容的MIM电容器1120(由于较大电容板面积A)。在一些实施例中，插入件穿孔620可用于将金属线300(MIM电容器1120的底板)电性连接到外部接地连接件。
在示范性方法100的操作180中，根据一些实施例，额外重布层可形成于插入件结构1130的顶部上以将电性连接添加到金属层1110、底部重布层以及管芯800。在一些实施例中，各额外重布层形成于如PBO层210的新PBO或PI层上方。举例来说，参看图12，类似于PBO层210的PBO层1200设置于插入件结构1130上。PBO层1200可随后图案化以在其中形成开口，其中将于开口中形成重布层金属线。举例来说，在图12中，第一重布层1210可形成于插入件穿孔630和插入件穿孔620、管芯800以及金属层1110上方。第一重布层1210与插入件结构1130的元件(例如，插入件穿孔630和插入件穿孔620、管芯800以及金属层1110)的对准可使用一或多个光刻和刻蚀操作(例如，光刻胶图案化的使用)来达成。以举例而非限制来说，光刻胶层可旋转涂布于PBO层1200上方。光刻胶层可图案化以使得与插入件穿孔630和插入件穿孔620、管芯800以及金属层1110对准的开口可形成于光刻胶层中。刻蚀工艺可通过光刻胶中的开口去除PBO层1200的一部分以形成于PBO层1200中与插入件穿孔630和插入件穿孔620、管芯800以及金属层1110对准的开口。随后，去除光刻胶层，且毯式地沉积并图案化金属堆叠以形成第一重布层1210的线路。
第一重布层1210的线路可由与金属层1110和金属线300、金属线310(例如，由电镀铜顶部层、铜晶种中间层以及钛底部层制成的金属堆叠)相同的材料制成。钛底部层和铜晶种中间层可利用PVD工艺进行沉积，且分别具有约100纳米和500纳米的厚度。电镀铜顶部层可具有约7微米的厚度。在一些实施例中，金属堆叠可如图12中所示部分地填充PBO层1200中的开口。
以上操作可连续重复以形成第二重布层1300，如图13中所示。本文中所提供的重布层的膜层数目是示范性的且不应视为限制性的。因此，可视集成扇出型封装设计而定形成较少或额外的重布层膜层。在图14中，PBO层1400设置于第二重布层1300上和随后图案化。根据一些实施例，后续金属沉积和图案化可形成凸块下金属(under bump metallurgy；UBM)触点1410。凸块下金属触点1410可以是重布层1300与焊料凸块1420、焊料凸块1430以及焊料凸块1440之间的界面。在一些实施例中，凸块下金属触点1410可以是由钛(Ti)和铜(Cu)、钛(Ti)-钨(W)和铜(Cu)、铝(Al)-镍(Ni)-钒(V)和铜(Cu)或铬(Cr)和铜(Cu)制成的合金。焊料凸块1420、焊料凸块1430以及焊料凸块1440可以是球栅阵列(ball grid array；BGA)的部分，且可由可含有锡(Sn)、银(Ag)和铜(Cu)的金属合金或可含有铅(Pb)和锡(Sn)的金属合金制成。
在一些实施例中，玻璃载体衬底200可从PBO层210剥离(释放)。举例来说，利用集中激光束穿过玻璃载体衬底200的背侧对光热转换层220的辐照可产生充足热量分解光热转换层220且从PBO层210释放玻璃载体衬底200。PBO层210称为“背侧PBO”，且可充当集成扇出型封装的保护层。
在一些实施例中，通过插入件穿孔620电性连接到线路300的焊料凸块1420可连接到外部接地连接件，且电性连接到图案化金属层1110的焊料凸块1430可电性连接到应用于MIM电容器1120的顶部金属板的外部电源(例如，正电压)。在一些实施例中，电性连接到管芯800的焊料凸块1440可电性连接到向管芯800提供输入信号的外部电源。图15中所示的焊料凸块的数目不是限制性的，且因此，较少或额外焊料凸块是可能的。
根据一些实施例，焊料凸块可将集成扇出型封装电性连接到一或多个外部电源或电性连接到接地连接件。根据一些实施例，外部电源不是集成到集成扇出型制造工艺中的电源。举例来说，具有MIM电容器1120的集成扇出型封装可通过焊料凸块1420、焊料凸块1430以及焊料凸块1440附接到具有焊料凸块接受器的管芯或印刷电路板(printedcircuit board；PCB)。附接的管芯或PCB可向MIM电容器1120提供功率信号。
根据一些实施例，例如MIM电容器1120的具有高介电常数介电层1100的MIM电容器与具有较低介电常数介电层1100的MIM电容器相比可包含较少插入件穿孔610(例如，具有较小电极板面积A)但具有标称地类似的电容，根据平行板电容的下式：
在一些实施例中，由示范性方法100形成的MIM电容器的电容可在约50纳法(nF)到约0.547纳法范围内。然而，这一范围不具限制性。以举例而非限制来说，由示范性方法100形成的MIM电容器的电容可经由介电层1100的介电常数(例如，k值)、插入件穿孔610的数目(例如，电容器的电极板面积A)、插入件穿孔610的高度(例如，电容器的板与板的间距d)或其组合来调整。
本发明实施例涉及一种形成MIM去耦电容器的方法，所述MIM去耦电容器可集成(或嵌入)到例如衬底上晶片上芯片和集成扇出型封装的3D集成电路封装中。MIM去耦电容器集成到封装结构中可减小互连件长度和封装大小。根据一些实施例，MIM去耦电容器可包含具有不同介电常数的多种介电材料。另外，MIM电容器可具有不同的电容器板面积。其结果是，通过本发明实施例中的方法形成的MIM电容器可呈现一系列电容值。此外，相比于使用SMT技术安装于衬底上的去耦电容器，根据本文实施例中所描述的衬底上晶片上芯片或集成扇出型封装中的集成MIM电容器可(i)由于较短互连件长度而减少时间延迟，(ii)提供较高电容和较大电容范围，(iii)降低功耗，(iv)改进操作速度，且(v)减小3D集成电路封装大小。
在一些实施例中，一种形成插入件结构的方法包含提供其上具有保护层的载体衬底以及在保护层上形成电容器，其中形成电容器包含以下操作。在保护层的一部分上沉积具有重布层的底部金属层，在底部金属层上方沉积光刻胶层，刻蚀光刻胶层以在光刻胶中形成插入件穿孔开口，其中插入件穿孔开口暴露底部金属层的相应部分。此外，形成电容器包含：在插入件穿孔开口中沉积金属堆叠以形成插入件穿孔；去除光刻胶层；在插入件穿孔之间设置模制化合物；在模制化合物和插入件穿孔上沉积介电层，以及在介电层上沉积顶部金属层以形成电容器，所述电容器具有基于(i)介电层的介电常数、(ii)插入件穿孔的数目以及(iii)模制化合物的厚度的电容。
在一些实施例中，一种形成插入件结构的方法，所述方法包括：提供其上具有保护层的载体衬底；以及在所述保护层上形成电容器，其中形成所述电容器包括：在所述保护层的一部分上沉积底部金属层，其中所述底部金属层包括重布层；在所述底部金属层上方沉积光刻胶层；刻蚀所述光刻胶层以在所述光刻胶中形成多个插入件穿孔开口，其中所述多个插入件穿孔开口暴露所述底部金属层的多个相应部分；在所述多个插入件穿孔开口中沉积金属堆叠以形成多个插入件穿孔；去除所述光刻胶层；在所述多个插入件穿孔之间设置模制化合物；在所述模制化合物和所述多个插入件穿孔上沉积介电层；以及在所述介电层上沉积顶部金属层以形成所述电容器。
在一些实施例中，所述的形成插入件结构的方法进一步包括：将一或多个管芯附接到所述保护层上方。在一些实施例中，所述的形成插入件结构的方法进一步包括：在所述电容器和所述一或多个管芯上方设置第一重布层以形成与所述顶部金属层和与所述一或多个管芯的电性连接；在所述第一重布层上方设置第二重布层；将焊料凸块附接到所述第二重布层；将印刷电路板附接到所述焊料凸块；以及去除所述载体衬底。在一些实施例中，在所述的形成插入件结构的方法中的所述介电层包括氮化硅、氧化硅、氮氧化硅、氧化铪、硅酸铪、氧化钛、氧化钽、聚苯并恶唑、聚酰亚胺、旋涂式玻璃、液相氧化硅、氧化锶钛、氧化钡钛、氧化钡锶钛、氧化铅锆钛或其组合。在一些实施例中，在所述的形成插入件结构的方法中，其中沉积所述介电层包括通过化学气相沉积、等离子体增强式化学气相沉积、大气压化学气相沉积、次大气压化学气相沉积或金属有机化学气相沉积工艺来沉积所述介电层。在一些实施例中，在所述的形成插入件结构的方法中的所述介电层包括氧化锆的底部层、氧化铝的中间层以及氧化锆的顶部层。在一些实施例中，在所述的形成插入件结构的方法中的所述电容器的电容范围介于0.5纳法到50纳法。在一些实施例中，在所述的形成插入件结构的方法中的所述介电层具有大于3.9的介电常数。
在一些实施例中，一种插入件结构包含：保护层；第一重布层，位于保护层上方；电容器结构，位于第一重布层上方；管芯，附接到保护层上方；模制化合物，围绕管芯和电容器结构的一或多个插入件穿孔；以及第二重布层，位于管芯和电容器结构上方。电容器结构进一步包含：底部金属层；一或多个插入件穿孔，位于底部金属层上；介电材料，位于一或多个插入件穿孔上；以及顶部金属层，位于介电材料上。
在一些实施例中，所述的插入件结构中的所述第二重布层包括与所述管芯、所述电容器结构的所述顶部金属层以及所述电容器结构的所述底部金属层的电性触点。在一些实施例中，所述的插入件结构进一步包括：第三重布层，位于所述第二重布层上方；以及焊料凸块，位于配置成电性连接到所述电容器结构的所述底部金属层和所述顶部金属层的所述第三重布层上方。在一些实施例中，所述的插入件结构中的所述一或多个插入件穿孔具有介于1:2与1:1.2之间的纵横比。在一些实施例中，所述的插入件结构中的所述介电材料具有介于3.9与1000之间的介电常数。在一些实施例中，所述的插入件结构中的所述电容器结构的电容范围介于0.5纳法到50纳法。在一些实施例中，所述的插入件结构中的所述电容器结构的所述电容是基于所述介电材料的介电常数、所述一或多个插入件穿孔的数目以及所述一或多个插入件穿孔的高度。
在一些实施例中，一种系统包含：第一重布层，包含焊料凸块；插入件结构，电性连接到第一重布层；一或多个第二管芯，经由焊料凸块电性连接到第一重布层。插入件结构进一步包含电容器结构，所述电容器结构包含：底部金属层；一或多个插入件穿孔，位于底部金属层上；介电材料，位于一或多个插入件穿孔上；以及顶部金属层，位于介电材料上。插入件结构进一步包含：一或多个第一管芯；以及模制化合物层，围绕一或多个第一管芯和电容器结构的插入件穿孔。
在一些实施例中，所述的系统中的所述一或多个插入件穿孔具有介于1:2与1:1.2之间的纵横比。在一些实施例中，所述的系统中的所述介电材料具有介于3.9与1000之间的介电常数。在一些实施例中，所述的系统中的所述电容器结构的电容范围介于0.5纳法到50纳法。在一些实施例中，所述的系统中的所述电容器结构的所述电容是基于所述介电材料的介电常数、所述一或多个插入件穿孔的数目以及所述一或多个插入件穿孔的高度。
应了解，实施方式部分而非说明书摘要旨在用以解释权利要求书。说明书摘要部分可将一或多个但非全部可能的本发明实施例的实施例阐述为本发明人所预期，且因此，并不希望以任何方式限制所附权利要求书。
前述公开内容概述若干实施例的特征以使得本领域的技术人员可更好地理解本发明实施例的各方面。本领域的技术人员应了解，其可容易地使用本发明实施例作为设计或修改用于执行本文中所引入的实施例的相同目的和/或获得相同优势的其它制程和结构的基础。本领域的技术人员还将认识到，这类等效构造不脱离本发明实施例的精神和范围，且本领域的技术人员可在不脱离本发明实施例的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (1)

1.一种形成插入件结构的方法，所述方法包括：
提供其上具有保护层的载体衬底；以及
在所述保护层上形成电容器，其中形成所述电容器包括：
在所述保护层的一部分上沉积底部金属层，其中所述底部金属层包括重布层；
在所述底部金属层上方沉积光刻胶层；
刻蚀所述光刻胶层以在所述光刻胶中形成多个插入件穿孔开口，其中所述多个插入件穿孔开口暴露所述底部金属层的多个相应部分；
在所述多个插入件穿孔开口中沉积金属堆叠以形成多个插入件穿孔；
去除所述光刻胶层；
在所述多个插入件穿孔之间设置模制化合物；
在所述模制化合物和所述多个插入件穿孔上沉积介电层；以及
在所述介电层上沉积顶部金属层以形成所述电容器。
CN201810587321.4A 2017-11-22 2018-06-08 嵌入式金属绝缘体金属结构 Pending CN109817606A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589849P 2017-11-22 2017-11-22
US62/589,849 2017-11-22
US15/963,725 2018-04-26
US15/963,725 US10651053B2 (en) 2017-11-22 2018-04-26 Embedded metal insulator metal structure

Publications (1)

Publication Number Publication Date
CN109817606A true CN109817606A (zh) 2019-05-28

Family

ID=66532530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810587321.4A Pending CN109817606A (zh) 2017-11-22 2018-06-08 嵌入式金属绝缘体金属结构

Country Status (3)

Country Link
US (1) US10651053B2 (zh)
CN (1) CN109817606A (zh)
TW (1) TW201926494A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
US10879343B2 (en) * 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
US11362026B2 (en) * 2019-07-23 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded metal insulator metal structure
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
EP4124182A4 (en) * 2020-12-16 2023-09-06 Shennan Circuits Co., Ltd. PRINTED CIRCUIT BOARD AND PREPARATION METHOD THEREFOR

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US8841185B2 (en) * 2012-08-13 2014-09-23 International Business Machines Corporation High density bulk fin capacitor
KR102406971B1 (ko) * 2015-12-24 2022-06-10 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 이의 제조 방법
US20180190761A1 (en) * 2017-01-03 2018-07-05 Micron Technology, Inc. Mim capacitor with enhanced capacitance
US10468345B2 (en) 2017-05-19 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. 3D IC decoupling capacitor structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20190157108A1 (en) 2019-05-23
US10651053B2 (en) 2020-05-12
TW201926494A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
CN109817606A (zh) 嵌入式金属绝缘体金属结构
US11004818B2 (en) Package with passive devices and method of forming the same
TWI553749B (zh) 封裝結構及其形成方法
CN103579204B (zh) 包括电容器的封装结构及其形成方法
JP3207430B2 (ja) コンデンサ構造およびその製造方法
CN105408999B (zh) 高电压混合聚合陶瓷电介质电容器
CN108511426A (zh) 封装
TWI495038B (zh) 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法
CN108122857A (zh) 封装结构
US20100127346A1 (en) Power distribution for cmos circuits using in-substrate decoupling capacitors and back side metal layers
TW201117686A (en) Semiconductor device and method of forming integrated passive device
KR100752198B1 (ko) 반도체 소자의 제조 방법
CN105990263B (zh) Mim电容器及其形成方法
US10290697B2 (en) Magnetic core inductor semiconductor structure and method
JP2002237523A (ja) 金属−酸化物−金属コンデンサ及び関連する装置を製造する方法
US20240363505A1 (en) Embedded metal insulator metal structure
CN107275229A (zh) 半导体封装及其制造方法
US10242943B2 (en) Forming a stacked capacitor
US10276421B2 (en) Integrated fan-out package, integrated fan-out package array, and method of manufacturing integrated fan-out packages
US9472516B2 (en) Fan out package structure and methods of forming
CN206541824U (zh) 电子装置
US20240339369A1 (en) Structure and formation method of package structure with capacitor
US20240071936A1 (en) Interposer substrate, package structure and manufacturing method of package structure
TW516158B (en) Fabrication method and structure of polysilicon capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190528

WD01 Invention patent application deemed withdrawn after publication