CN109817524A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109817524A CN109817524A CN201711172792.0A CN201711172792A CN109817524A CN 109817524 A CN109817524 A CN 109817524A CN 201711172792 A CN201711172792 A CN 201711172792A CN 109817524 A CN109817524 A CN 109817524A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- fin
- gate structure
- gate
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；在所述鳍部的表面形成栅介质层；在所述半导体衬底上形成横跨所述鳍部的栅极结构；向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；在所述置换槽内形成源漏掺杂区。本发明方案可以有效地间隔源漏掺杂区与栅极结构，提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，通常包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
具体地，在形成栅极结构之前，通常会在鳍部的表面形成栅介质层，以保护鳍部，并且避免源漏掺杂区与栅极结构之间产生漏电流。
然而在现有技术中，当形成源漏掺杂区时，如刻蚀、清洗等多种工艺均会对栅介质层造成影响，严重时导致源漏掺杂区与栅极结构之间发生短路，产生漏电。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，可以有效地间隔源漏掺杂区与栅极结构，提高半导体器件的性能。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；在所述鳍部的表面形成栅介质层；在所述半导体衬底上形成横跨所述鳍部的栅极结构；向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；在所述置换槽内形成源漏掺杂区。
可选的，向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层包括：进行离子注入，以在所述栅极结构两侧的栅介质层内形成初始掺杂层；对所述初始掺杂层进行退火处理，以形成所述掺杂介质层。
可选的，向所述栅介质层进行离子注入的掺杂离子为：氮离子或硅离子。
可选的，向所述栅介质层进行离子注入的注入参数包括：注入能量为0.1KeV至10KeV；注入剂量为1E6atom/cm2至1E20atom/cm2；注入角度为0度至20度。
可选的，在对所述栅极结构两侧的鳍部进行刻蚀之前，所述半导体器件的形成方法还包括：
可选的，形成侧墙，所述侧墙包括覆盖所述栅极结构的栅侧墙以及覆盖所述栅极结构以外的鳍部的鳍侧墙，所述置换槽与所述栅极结构之间保留的所述掺杂介质层位于所述栅侧墙下方。
可选的，在所述置换槽内形成源漏掺杂区之前，所述半导体器件的形成方法还包括：对所述置换槽进行预清洗处理。
可选的，在所述鳍部的表面形成栅介质层包括：在所述半导体衬底的表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁；在未被所述隔离层覆盖的鳍部的表面形成所述栅介质层。
可选的，所述半导体器件的形成方法还包括：去除所述栅极结构及其下方的栅介质层，以形成栅沟槽；在所述栅沟槽中填充金属栅极。
为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底；鳍部，位于所述半导体衬底的表面；栅介质层，位于所述鳍部的表面；栅极结构，所述栅极结构横跨所述鳍部并位于所述栅介质层表面，所述栅极结构两侧的栅介质层包括掺杂介质层，所述掺杂介质层中具有注入的掺杂离子；置换槽，位于所述栅介质层两侧的鳍部内；源漏掺杂区，位于所述置换槽内；其中，所述置换槽是通过对所述栅极结构两侧的鳍部进行刻蚀得到的，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率。
可选的，向所述栅介质层进行离子注入的掺杂离子为：氮离子或硅离子。
可选的，向所述栅介质层进行离子注入的注入参数包括：注入能量为0.1KeV至10KeV；注入剂量为1E6atom/cm2至1E20atom/cm2；注入角度为0度至20度。
可选的，所述半导体器件还包括：侧墙，所述侧墙包括覆盖所述栅极结构的栅侧墙以及覆盖所述栅极结构以外的鳍部的鳍侧墙，所述置换槽与所述栅极结构之间保留的所述掺杂介质层位于所述栅侧墙下方。
可选的，所述半导体器件还包括：隔离层，所述隔离层位于所述半导体衬底的表面，并且覆盖所述鳍部的部分侧壁。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；在所述鳍部的表面形成栅介质层；在所述半导体衬底上形成横跨所述鳍部的栅极结构；向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；在所述置换槽内形成源漏掺杂区。采用上述方案，通过向栅介质层进行离子注入，在栅极结构的两侧的栅介质层内形成掺杂介质层，由于在后续刻蚀鳍部的工艺中，刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率，因此可以减少掺杂介质层的损耗，从而有效地间隔源漏掺杂区与栅极结构，避免源漏掺杂区与栅极结构之间发生短路而产生漏电，有利于提高半导体器件的性能。
进一步，在本发明实施例中，向所述栅介质层进行离子注入的掺杂离子可以为氮离子或硅离子，从而可以形成Si-N键或者Si-Si键，并且由于在后续刻蚀鳍部的工艺中，刻蚀对于含有Si-N键或者Si-Si键的掺杂介质层的刻蚀率较低，从而可以在刻蚀鳍部的工艺中有效地减少掺杂介质层的损耗。
进一步，在本发明实施例中，在置换槽内形成源漏掺杂区之前还包括有对所述置换槽进行预清洗处理的工艺步骤，通常需要采用NF3结合NH3Plasma溶液进行清洗，与现有技术中采用SiO2相比，由于含有Si-N键或者Si-Si键的掺杂介质层相对于所述溶液具有更低的刻蚀率，从而可以在预清洗处理的工艺过程中有效地减少掺杂介质层的损耗。
附图说明
图1至图2是现有技术中一种半导体器件的结构示意图；
图3是本发明实施例中一种半导体器件的形成方法的流程图；
图4至图12是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件的结构示意图；
图13是本发明实施例中刻蚀率与注入剂量的关系的示意图。
具体实施方式
在现有的鳍式场效应晶体管中，在形成栅极结构之前，通常会在鳍部的表面形成栅介质层，以保护鳍部，并且避免源漏掺杂区与栅极结构之间产生漏电流。
参照图1和图2，图1至图2是现有技术中一种半导体器件的结构示意图。其中，图1是一种半导体器件的立体结构示意图，图2是一种半导体器件的剖面结构示意图。
下面结合图1至图2对该鳍式场效应晶体管进行说明。
如图1示出的半导体器件为一种鳍式场效应晶体管，可以包括半导体衬底100、鳍部111、隔离层103、栅介质层120以及栅极结构130。
其中，所述鳍部111位于所述半导体衬底100的表面，所述栅介质层120位于所述鳍部111的表面，所述隔离层103位于所述半导体衬底100的表面，并且覆盖所述鳍部111的部分侧壁，所述栅极结构130横跨所述鳍部111并位于所述栅介质层120表面。
如图2所示，形成覆盖所述栅极结构的栅侧墙140，并且在所述栅极结构130两侧的鳍部111进行刻蚀，以在所述鳍部111内形成置换槽(图未示)，进而在所述置换槽内形成源漏掺杂区153。
在现有技术中，容易在源漏掺杂区153与栅极结构130之间发生短路，产生漏电。
本发明的发明人经过研究发现，在现有技术中，依赖所述栅介质层120隔离所述源漏掺杂区153与栅极结构130，然而在形成源漏掺杂区153的过程中，对鳍部111进行刻蚀容易损伤栅介质层120，导致源漏掺杂区153延伸至栅介质层120中，与栅极结构130的距离缩短，严重时导致源漏掺杂区153与栅极结构120之间发生短路，产生漏电。
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；在所述鳍部的表面形成栅介质层；在所述半导体衬底上形成横跨所述鳍部的栅极结构；向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；在所述置换槽内形成源漏掺杂区。采用上述方案，通过向栅介质层进行离子注入，在栅极结构的两侧的栅介质层内形成掺杂介质层，由于在后续刻蚀鳍部的工艺中，刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率，因此可以减少掺杂介质层的损耗，从而有效地间隔源漏掺杂区与栅极结构，避免源漏掺杂区与栅极结构之间发生短路，产生漏电，提高半导体器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图3，图3是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S31至步骤S36：
步骤S31：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；
步骤S32：在所述鳍部的表面形成栅介质层；
步骤S33：在所述半导体衬底上形成横跨所述鳍部的栅极结构；
步骤S34：向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；
步骤S35：对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；
步骤S36：在所述置换槽内形成源漏掺杂区。
下面结合图4至图12对上述各个步骤进行说明。
图4至图12是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件的结构示意图。
其中，图5是一种半导体器件的立体结构示意图，图4、图6至图12是一种半导体器件的形成方法中各步骤对应的器件的剖面结构示意图，图6为沿图5中切割线A1-A2的剖面图。
参照图4，提供半导体衬底200，所述半导体衬底200的表面形成有凸出的鳍部211，在所述鳍部211的表面形成栅介质层220，在所述半导体衬底200上形成横跨所述鳍部211的栅极结构230。
在本发明实施例中，以半导体器件为鳍式场效应晶体管，半导体衬底200为硅衬底作为示例。需要指出的是，本发明实施例的方案并不限于此。
在其他实施例中，所述半导体衬底200的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
其中，所述栅极结构230的材料可以包括多晶硅。由于多晶硅与半导体衬底200的热胀冷缩系数的差值较小，在后续形成源漏掺杂区的过程中，在栅极结构230与半导体衬底200之间不容易产生应力，有利于改善所形成的半导体结构的性能。
进一步地，在所述半导体衬底200的表面形成隔离层203，所述隔离层203覆盖所述鳍部211的部分侧壁；在未被所述隔离层203覆盖的鳍部211的表面形成所述栅介质层220。
其中，所述隔离层203可以用于实现相邻鳍部之间的电隔离，所述隔离层203还可以用于实现后续形成的栅极结构230与半导体衬底200之间的电隔离。
在本发明实施例的一种具体实施方式中，所述隔离层203的材料可以为氧化硅。在本发明实施例的另一种具体实施方式中，所述隔离层203的材料还可以为氮化硅或氮氧化硅。
进一步地，在本发明实施例的一种具体实施方式中，形成所述隔离层203的工艺可以包括化学气相沉积工艺。在本发明实施例的另一种具体实施方式中，形成所述隔离层203的工艺还可以为物理气相沉积工艺或原子层沉积工艺。
所述栅介质层220的材料可以为氧化硅，进一步地，形成所述栅介质层220的工艺可以包括：热氧化工艺或原位水汽生成工艺。所述栅介质层220可以在后续形成栅极结构230的过程中，起到刻蚀停止的作用。
结合参照图5和图6，图6为沿图5中切割线A1-A2的剖面图。
具体地，向所述栅介质层220进行离子注入，以在所述栅极结构230的两侧的栅介质层220内形成掺杂介质层222。
在具体实施中，在形成掺杂介质层222时，还可以在进行离子注入后，进行退火处理。其中，所述退火处理可以选自：炉管退火、快速热退火、尖峰退火以及激光退火。
进一步地，向所述栅介质层220进行离子注入的掺杂离子可以为：氮离子或硅离子。
进一步地，作为一个非限制性的例子，向所述栅介质层220进行离子注入的注入参数包括：
注入能量为0.1KeV至10KeV；
注入剂量为1E6atom/cm2至1E20atom/cm2；
注入角度为0度至20度。
优选地，注入角度可以为0度，以在栅介质层220两侧预设面积内的栅介质层220内注入相似剂量。
在本发明实施例中，通过向所述栅介质层220进行氮离子或硅离子的离子注入，可以在栅介质层220中形成Si-N键或者Si-Si键，并且由于在后续刻蚀鳍部211的工艺中，刻蚀对于含有Si-N键或者Si-Si键的掺杂介质层222的刻蚀率较低，从而可以在刻蚀鳍部211的工艺中有效地减少掺杂介质层222的损耗。
参照图7，形成侧墙，所述侧墙包括覆盖所述栅极结构230的栅侧墙240以及覆盖所述栅极结构230以外的鳍部211的鳍侧墙(图未示)，在所述栅侧墙240下方覆盖有部分掺杂介质层222。
在具体实施中，可以通过形成覆盖所述栅极结构230的初始侧墙(图未示)，进而去除所述栅极结构230的顶部表面的初始侧墙，并且暴露出所述栅极结构230的顶部表面。
其中，在去除所述栅极结构230的顶部表面的初始侧墙的过程中，覆盖在隔离层203表面的初始侧墙也会被去除。
需要指出的是，在形成侧墙之后，还可以包括在栅极结构230两侧的鳍部211内形成轻掺杂漏区(Lightly Doped Drain，LDD)的步骤，所述轻掺杂漏区(图未示)位于所述半导体器件的沟道中并与后续形成的源区或漏区的位置邻接，所述源区及漏区位于栅极结构两侧的鳍部内。
参照图8，对所述栅极结构230以及栅侧墙240两侧的鳍部211进行刻蚀，以在所述鳍部211内形成置换槽251，所述置换槽251与所述栅极结构230之间保留有所述掺杂介质层222。
在具体实施中，在对所述鳍部211进行刻蚀的过程中，通常采用氢氟酸(DHF)作为刻蚀剂，而DHF对于栅介质层220的刻蚀率较高，对于掺杂介质层222的刻蚀率较低，因此可以减少掺杂介质层222的损耗。
需要指出的是，虽然在本发明实施例中，采用DHF为例进行描述。但是采用本发明实施例的方案，对采用的刻蚀鳍部211的具体刻蚀剂不做限制。
参照图9，对所述置换槽251进行预清洗处理。
在具体实施中，在对所述置换槽251进行预清洗处理的过程中，通常采用NF3结合NH3等离子体(Plasma)溶液，也即NF3+NH3Plasma作为清洗剂，而NF3结合NH3Plasma溶液对于栅介质层220的刻蚀率较高，对于掺杂介质层222的刻蚀率较低，因此可以减少掺杂介质层222的损耗。
需要指出的是，虽然在本发明实施例中，采用NF3结合NH3Plasma溶液为例进行描述，但是采用本发明实施例的方案，对采用的预清洗置换槽251的具体清洗剂不做限制。
在本发明实施例中，在置换槽内形成源漏掺杂区之前还包括有对所述置换槽进行预清洗处理的工艺步骤。与现有技术中栅介质层220的材料为SiO2相比，由于含有Si-N键或者Si-Si键的掺杂介质层222相对于NF3结合NH3Plasma溶液具有更低的刻蚀率，从而可以在预清洗处理的工艺过程中有效地减少掺杂介质层的损耗。
参照图10，在所述置换槽251内形成源漏掺杂区253。
具体地，形成所述源漏掺杂区253的工艺包括外延生长工艺。所述源漏掺杂区253的材料为掺杂第一离子的硅，所述第一离子的导电类型可以为N型或P型。
参照图11，去除所述栅极结构230及其下方的栅介质层220(参照图9)，以形成栅沟槽232。
在本发明实施例的一种具体实施方式中，可以在图5至图6示出的工艺步骤中向所述栅介质层220进行离子注入，而非在图4示出的形成栅介质层的工艺步骤之后立即进行离子注入。
具体而言，在去除栅极结构230覆盖的栅介质层220的过程中，如果栅极结构230覆盖的栅介质层220与栅侧墙240覆盖的栅介质层220材料相同，例如均为掺杂后的掺杂介质层，则容易在去除栅极结构230覆盖的栅介质层220时，由于横向刻蚀而损伤栅侧墙240覆盖的栅介质层220，也有可能导致源漏掺杂区253与栅极结构230之间发生短路，产生漏电，降低半导体器件的性能。
参照图12，在所述栅沟槽232中填充金属栅极234。
在先进的工艺制程中，采用金属栅极234代替传统栅极，所述金属栅极234可以为高介电系数金属栅极(High-k Metal Gate，HKMG)。
接下来，可以实施常规的半导体器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。
参照图13，图13是本发明实施例中刻蚀率与注入剂量的关系的示意图。
其中，所述位置I用于表示未经过离子注入的第一栅介质层，例如为SiO2；所述位置II用于表示经过少量离子注入的第二栅介质层，例如为含有少量Si-N键或者少量Si-Si键的第二栅介质层，其中，少量Si-N键形成的化合物可以包括SiON；所述位置III用于表示经过大量离子注入的第三栅介质层，例如为含有大量Si-N键或者大量Si-Si键的第三栅介质层，其中，大量Si-N键形成的化合物可以包括SiN。
所述线条131用于表示对鳍部进行刻蚀的刻蚀剂对于第一栅介质层、第二栅介质层以及第三栅介质层的刻蚀率的变化趋势，如图所示，位置I对应的刻蚀率大于位置II对应的刻蚀率，位置II对应的刻蚀率大于位置III对应的刻蚀率；所述线条132用于表示对置换槽进行预清洗处理的清洗剂对于第一栅介质层、第二栅介质层以及第三栅介质层的刻蚀率的变化趋势，如图所示，位置I对应的刻蚀率大于位置II对应的刻蚀率，位置II对应的刻蚀率大于位置III对应的刻蚀率。
如图13所示，在栅介质层中进行离子注入且形成掺杂介质层，有助于降低所述刻蚀剂或清洗剂对栅介质层的刻蚀率，从而减少掺杂介质层的损耗。
在本发明实施例中，还提供了一种半导体器件，以下结合图10对所述半导体器件进行说明。
所述半导体器件可以包括：半导体衬底200；鳍部211，位于所述半导体衬底200的表面；栅介质层220，位于所述鳍部211的表面；栅极结构230，所述栅极结构230横跨所述鳍部211并位于所述栅介质层220表面，所述栅极结构230两侧的栅介质层220包括掺杂介质层222，所述掺杂介质层222中具有注入的掺杂离子；置换槽(图未示)，位于所述栅介质层220两侧的鳍部211内；源漏掺杂区253，位于所述置换槽内；其中，所述置换槽是通过对所述栅极结构230两侧的鳍部211进行刻蚀得到的，所述刻蚀对于所述掺杂介质层222的刻蚀率低于对所述栅介质层220的刻蚀率。
进一步地，向所述栅介质层220进行离子注入的掺杂离子为：氮离子或硅离子。
进一步地，向所述栅介质层220进行离子注入的注入参数包括：注入能量为0.1KeV至10KeV；注入剂量为1E6atom/cm2至1E20atom/cm2；注入角度为0度至20度。
进一步地，所述半导体器件还包括：侧墙(图未示)，所述侧墙包括覆盖所述栅极结构的栅侧墙240以及覆盖所述栅极结构以外的鳍部的鳍侧墙(图未示)，所述置换槽与所述栅极结构230之间保留的所述掺杂介质层222位于所述栅侧墙240下方。
进一步地，所述半导体器件还包括：隔离层203，所述隔离层203位于所述半导体衬底200的表面，并且覆盖所述鳍部211的部分侧壁。
关于该半导体器件的原理、具体实现和有益效果请参照前文及图3至图13示出的关于半导体器件的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体器件的形成方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；
在所述鳍部的表面形成栅介质层；
在所述半导体衬底上形成横跨所述鳍部的栅极结构；
向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层；
对所述栅极结构两侧的鳍部进行刻蚀，以在所述鳍部内形成置换槽，所述置换槽与所述栅极结构之间保留有所述掺杂介质层，其中，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率；
在所述置换槽内形成源漏掺杂区。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，向所述栅介质层进行离子注入，以在所述栅极结构的两侧的栅介质层内形成掺杂介质层包括：
进行离子注入，以在所述栅极结构两侧的栅介质层内形成初始掺杂层；
对所述初始掺杂层进行退火处理，以形成所述掺杂介质层。
3.根据权利要求1或2所述的半导体器件的形成方法，其特征在于，向所述栅介质层进行离子注入的掺杂离子为：氮离子或硅离子。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，向所述栅介质层进行离子注入的注入参数包括：
注入能量为0.1KeV至10KeV；
注入剂量为1E6atom/cm2至1E20atom/cm2；
注入角度为0度至20度。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，在对所述栅极结构两侧的鳍部进行刻蚀之前，还包括：
形成侧墙，所述侧墙包括覆盖所述栅极结构的栅侧墙以及覆盖所述栅极结构以外的鳍部的鳍侧墙，所述置换槽与所述栅极结构之间保留的所述掺杂介质层位于所述栅侧墙下方。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述置换槽内形成源漏掺杂区之前，还包括：
对所述置换槽进行预清洗处理。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述鳍部的表面形成栅介质层包括：
在所述半导体衬底的表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁；
在未被所述隔离层覆盖的鳍部的表面形成所述栅介质层。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：
去除所述栅极结构及其下方的栅介质层，以形成栅沟槽；
在所述栅沟槽中填充金属栅极。
9.一种半导体器件，其特征在于，包括：
半导体衬底；
鳍部，位于所述半导体衬底的表面；
栅介质层，位于所述鳍部的表面；
栅极结构，所述栅极结构横跨所述鳍部并位于所述栅介质层表面，所述栅极结构两侧的栅介质层包括掺杂介质层，所述掺杂介质层中具有注入的掺杂离子；
置换槽，位于所述栅介质层两侧的鳍部内；
源漏掺杂区，位于所述置换槽内；
其中，所述置换槽是通过对所述栅极结构两侧的鳍部进行刻蚀得到的，所述刻蚀对于所述掺杂介质层的刻蚀率低于对所述栅介质层的刻蚀率。
10.根据权利要求9所述的半导体器件，其特征在于，向所述栅介质层进行离子注入的掺杂离子为：氮离子或硅离子。
11.根据权利要求10所述的半导体器件，其特征在于，向所述栅介质层进行离子注入的注入参数包括：
注入能量为0.1KeV至10KeV；
注入剂量为1E6atom/cm2至1E20atom/cm2；
注入角度为0度至20度。
12.根据权利要求9所述的半导体器件，其特征在于，还包括：
侧墙，所述侧墙包括覆盖所述栅极结构的栅侧墙以及覆盖所述栅极结构以外的鳍部的鳍侧墙，所述置换槽与所述栅极结构之间保留的所述掺杂介质层位于所述栅侧墙下方。
13.根据权利要求9所述的半导体器件，其特征在于，还包括：
隔离层，所述隔离层位于所述半导体衬底的表面，并且覆盖所述鳍部的部分侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711172792.0A CN109817524B (zh) | 2017-11-22 | 2017-11-22 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711172792.0A CN109817524B (zh) | 2017-11-22 | 2017-11-22 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109817524A true CN109817524A (zh) | 2019-05-28 |
| CN109817524B CN109817524B (zh) | 2022-02-15 |
Family
ID=66601117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711172792.0A Active CN109817524B (zh) | 2017-11-22 | 2017-11-22 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817524B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856257A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN103377924A (zh) * | 2012-04-12 | 2013-10-30 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN104752211A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20170207117A1 (en) * | 2015-10-14 | 2017-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interlayer Dielectric Film in Semiconductor Devices |
-
2017
- 2017-11-22 CN CN201711172792.0A patent/CN109817524B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856257A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN103377924A (zh) * | 2012-04-12 | 2013-10-30 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN104752211A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20170207117A1 (en) * | 2015-10-14 | 2017-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interlayer Dielectric Film in Semiconductor Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109817524B (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067479B (zh) | 半导体结构及其制造方法 | |
| CN103579176B (zh) | 半导体器件的接触结构 | |
| CN103578954B (zh) | 具有金属栅极的半导体集成电路 | |
| CN104241250B (zh) | 用于形成接触件的掺杂保护层 | |
| CN104051266A (zh) | 用于鳍式场效应晶体管的鳍形状及其形成方法 | |
| KR101522792B1 (ko) | 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서 | |
| CN110265301B (zh) | 半导体结构及其形成方法 | |
| KR20140112376A (ko) | 반도체 소자의 소스/드레인 구조 | |
| KR20140055907A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| CN105244379A (zh) | 半导体器件及其制造方法 | |
| CN110364483A (zh) | 半导体结构及其形成方法 | |
| CN108630548A (zh) | 鳍式场效应管及其形成方法 | |
| CN104051532A (zh) | 半导体器件的源极/漏极结构 | |
| CN110364570A (zh) | 半导体器件及其形成方法和半导体结构 | |
| CN104425520A (zh) | 半导体器件及形成方法 | |
| CN103545207A (zh) | 半导体器件制造方法 | |
| CN109755297A (zh) | 半导体器件及其制造方法 | |
| CN110858544A (zh) | 半导体器件及其形成方法 | |
| CN100585815C (zh) | 金属氧化物半导体晶体管的制作方法 | |
| CN109817524A (zh) | 半导体器件及其形成方法 | |
| CN103578953A (zh) | 半导体集成电路制造的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |