CN109786358A - 二维通孔柱结构及其制造方法 - Google Patents

二维通孔柱结构及其制造方法 Download PDF

Info

Publication number
CN109786358A
CN109786358A CN201811355242.7A CN201811355242A CN109786358A CN 109786358 A CN109786358 A CN 109786358A CN 201811355242 A CN201811355242 A CN 201811355242A CN 109786358 A CN109786358 A CN 109786358A
Authority
CN
China
Prior art keywords
conductor
hole
interconnection layer
rod structure
semiconductor stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811355242.7A
Other languages
English (en)
Inventor
顾钧尧
陈文豪
余明道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202211079128.2A priority Critical patent/CN115377057A/zh
Publication of CN109786358A publication Critical patent/CN109786358A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

用于各个通孔柱结构的示例性实施例包括半导体堆叠件的第一互连层中的一个或多个第一导体，一个或多个第一导体与半导体堆叠件的第二互连层中的一个或多个第二导体互连。第一互连层和第二互连层内的一个或多个第一导体和/或一个或多个第二导体可以分别横越多个方向。在某些情况下，这允许利用多个互连件来互连一个或多个第一导体和一个或多个第二导体。这些多个互连件可以减小一个或多个第一导体和一个或多个第二导体之间的电阻，从而改进在一个或多个第一导体和一个或多个第二导体之间流动的信号的性能。本发明的实施例还提供了一种形成通孔柱结构的方法。

Description

二维通孔柱结构及其制造方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及二维通孔柱结构及其制造方法。
背景技术
半导体制造工艺的持续改进允许制造商和设计者创建更小、更强大的电子器件。半导体制造工艺已经从1971年左右达到的10μm半导体制造工艺发展到2012年左右达到的22nm半导体制造工艺。半导体器件制造工艺有望在2019年左右进一步发展到5nm半导体制造工艺。然而，随着半导体制造工艺的每个进展，已经发现了创建集成电路的新挑战。很多时候，半导体制造工艺规定了对电子器件的制造施加的一个或多个电子设计约束。一种这样的电子设计约束涉及半导体堆叠件的导电层内的导体之间的间隔。为了确保满足该电子设计约束，半导体堆叠件的一个导电层被指定为包括水平方向上的导体，而半导体堆叠件的另一个导电层被指定为仅包括垂直方向上的导体。通过互连水平方向上的导体和垂直方向上的导体，可以互连电子器件的各个组件以形成电子器件。然而，在某些情况下，水平方向上的导体和垂直方向上的导体之间的这些互连会不利地劣化流过这些导体的信号；从而劣化电子器件的性能。例如，导体及其相关的互连件的电阻的特征在于与它们的物理尺寸成反比。当半导体制造工艺继续进行时，导体及其相关的互连件的物理尺寸变得更小，因此，增加了它们的电阻。此外，互连件的电阻不期望地增加了电子器件的性能劣化。
发明内容
根据本发明的一个方面，提供了一种通孔柱结构，包括：第一导体，位于半导体堆叠件的第一互连层内，所述第一导体在所述半导体堆叠件的所述第一互连层内横越第一方向和第二方向；第二导体，位于所述半导体堆叠件的第二互连层内，所述第二导体在所述半导体堆叠件的所述第二互连层内横越所述第一方向和所述第二方向；以及多个通孔结构，连接所述第一导体和所述第二导体。
根据本发明的另一个方面，提供了一种通孔柱结构，包括：导电材料的第一多个互连片段，位于半导体堆叠件的第一互连层内，所述第一多个互连片段在所述半导体堆叠件的所述第一互连层内横越多个方向；所述导电材料的第二多个互连片段，位于所述半导体堆叠件的第二互连层内，所述导电材料的所述第二多个互连片段在所述半导体堆叠件的所述第二互连层内横越所述多个方向；以及多个通孔结构，连接所述第一多个互连片段中的一个或多个第一段以及所述第二多个互连片段中的一个或多个第二段。
根据本发明的又一个方面，提供了一种用于制造通孔柱结构的方法，所述方法包括：形成第一导体，所述第一导体在半导体堆叠件的第一互连层内横越第一方向和第二方向；形成第二导体，所述第二导体在所述半导体堆叠件的第二互连层内横越所述第一方向和所述第二方向；以及形成多个通孔结构以连接所述第一导体和所述第二导体。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的示例性实施例的示例性半导体堆叠件的框图；
图2A至图2P示出了根据本发明的示例性实施例的各个示例性二维通孔柱结构的自上而下视图；
图3示出了根据本发明的示例性实施例的电子设计平台的框图；
图4示出了根据本发明的示例性实施例的用于实现示例性设计平台的示例性计算机系统的框图；以及
图5示出了根据本发明的示例性实施例的用于制造示例性通孔柱结构的示例性操作的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
概述
用于各个通孔柱结构的示例性实施例包括位于半导体堆叠件的第一互连层中的一个或多个第一导体，一个或多个第一导体与半导体堆叠件的第二互连层中的一个或多个第二导体互连。第一互连层和第二互连层内的一个或多个第一导体和/或一个或多个第二导体可以分别横越多个方向。在某些情况下，这允许利用多个互连件(诸如通孔)来互连一个或多个第一导体和一个或多个第二导体。这些多个互连可以减小一个或多个第一导体和一个或多个第二导体之间的电阻，从而改进一个或多个第一导体和一个或多个第二导体之间流动的信号的性能。
示例性半导体堆叠件
图1示出了根据本发明的示例性实施例的示例性半导体堆叠件的框图。如图1示出的，示例性半导体堆叠件100包括一个或多个互连层102.1至102.m。一个或多个互连层102.1至102.m可以包括一个或多个导电层，诸如提供为实例的一个或多个金属布线层。一个或多个金属布线层可以包括一种或多种导电材料，诸如钨(W)、铝(Al)、铜(Cu)、金(Au)、银(Ag)、铂(Pt)和/或在不背离本发明的原理和范围的情况下，对于相关领域技术人员显而易见的任何其它已知金属。一个或多个互连层102.1至102.m可以额外地或可选地包括一个或多个非导电层，诸如提供为实例的一个或多个介电层。一个或多个介电层可以包括一种或多种介电材料，诸如氧化硅、旋涂玻璃、氮化硅、碳化硅、碳氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、氟掺杂的硅酸盐玻璃(FSG)、低k介电材料和/或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它已知电介质。此外，一个或多个互连层102.1至102.m可以包括一个或多个互连件，诸如提供为实例的一个或多个通孔结构，以电和/或机械互连互连层102.1至102.m中的各个互连层。一个或多个通孔结构可以实现为一个或多个贯通孔、一个或多个盲通孔、一个或多个掩埋通孔或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的通孔结构。此外，相关领域技术人员将意识到，如图1示出的示例性半导体堆叠件100的配置和布置仅用于示例性目的。相关领域技术人员将意识到，在不背离本发明的精神和范围的情况下，用于一个或多个互连层102.1至102.m的其它配置和布置是可能的。
在图1示出的示例性实施例中，一个或多个互连层102.1至102.m位于例如半导体衬底106之上。半导体衬底106可以是半导体材料的薄片，诸如硅晶体，但是可以包括其它材料或材料的组合，诸如蓝宝石或在不背离本发明的精神和范围的情况下对于相关领域技术人员显而易见的任何其它合适的材料。在示例性实施例中，示例性半导体堆叠件100还可以包括一个或多个扩散层和/或一个或多个多晶硅层。在该示例性实施例中，可以使用一个或多个扩散层和/或一个或多个多晶硅层形成一个或多个半导体组件，诸如一个或多个有源组件(例如，一个或多个晶体管)、一个或多个无源组件(例如，一个或多个电阻器、一个或多个电容器和/或一个或多个电感器)和/或对于相关领域技术人员显而易见的一个或多个其它合适的组件。在某些情况下，一个或多个半导体组件可以使用一个或多个互连层102.1至102.m彼此互连和/或互连至其它半导体组件以形成一个或多个集成电路。
示例性二维通孔柱结构
图2A至图2P示出了根据本发明的示例性实施例的各个示例性二维通孔柱结构的自上而下视图。如图2A至图2P示出的，二维通孔柱结构200至230包括形成在半导体堆叠件(诸如提供为实例的半导体堆叠件100)的第一互连层中的一种或多种导电材料的第一导体240，以及形成在半导体堆叠件的第二互连层中的一种或多种导电材料的第二导体242。此处，术语“第一互连层”和“第二互连层”仅用于区分半导体层堆叠件的各互连层。术语“第一互连层”和“第二互连层”不必分别是半导体层堆叠件的第一互连层和第二互连层。而且，相关领域技术人员将意识到，术语“第一互连层”和“第二互连层”可以是半导体层堆叠件的任何两个互连层。在示例性实施例中，第一互连层和第二互连层表示半导体堆叠件内的两个导电层，诸如提供为实例的金属布线层。为了方便起见，在图2A至图2P中，使用黑色阴影示出第一导体，并且使用白色阴影示出第二导体。此外，第一导体240和第二导体242的宽度在图2A至图2P中未按比例绘制。例如，在不背离本发明的精神和范围的情况下，相关领域技术人员将意识到，为了说明的目的，扩大了图2A至图2P中的第一导体240的宽度。如图2A至图2P示出的，在半导体层堆叠件内，具有第一导体240的第一互连层位于具有第二导体242的第二互连层之下。这种第一导体240的宽度的扩大允许第一导体240在图2A至图2P中可见。然而，相关领域技术人员将意识到，在不背离本发明的精神和范围的情况下，第一导体240的宽度可以近似等于第二导体242的宽度和/或第一导体240的宽度可以小于第二导体242的宽度。
如图2A至图2P额外示出的，第一导体240在第一互连层内横越多个方向并且第二导体242在第二互连层内类似地横越多个方向。例如，如图2A至图2P示出的，第一导体240在第一互连层内横越第一方向250和第二方向252。在该实例中，第二导体242在第二互连层内类似地横越第一方向250和第二方向252。在图2A至图2P示出的一些示例性实施例中，第一导体240可以被认为关于穿过二维通孔柱结构200至230的对称轴不对称，并且第二导体242可以被认为关于该对称轴不对称。例如，该对称轴可以横越在第二方向252上以将第二导体242分成如图2C示出的二维通孔柱结构204中的一种或多种导电材料的两个近似相等部分。在该实例中，如图2C示出的，第一导体240可以被认为关于第二方向252上垂直穿过第二导体242的对称轴不对称，并且第二导体242可以被认为关于第二方向252上垂直穿过第二导体242的对称轴对称。又例如，该对称轴可以横越在第一方向250上以将第二导体242分成如图2D示出的二维通孔柱结构206中的一种或多种导电材料的两个近似相等部分。在该另一实施例中，如图2D示出的，第一导体240可以被认为关于第一方向250上水平穿过第二导体242的对称轴不对称，并且第二导体242可以被认为关于第一方向250上水平穿过第二导体242的对称轴对称。
此外，第一导体240和第二导体242使用多个互连件互连，多个互连件诸如提供为实例的以上在图1中描述的多个通孔结构，其在图2A至图2P中使用方格“x”示出，以形成二维通孔柱结构200至230。多个通孔结构表示多个电连接，诸如提供为实例的一个或多个贯通孔、一个或多个盲通孔、一个或多个掩埋通孔或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的通孔结构，以互连第一导体240和第二导体242。
通常，第一导体240的特征在于第一互连层内的横越在第一方向250和第二方向252之间的一种或多种导电材料的第一序列互连片段，并且第二导体242的特征在于第二互连层内横越在第一方向250和第二方向252之间的一种或多种导电材料的第二序列互连片段。例如，如图2A示出的，第一导体240的特征在于在第一互连层内具有横越第一方向250的第一段和横越第二方向252的第二段的一种或多种导电材料的第一序列片段。在该实例中，第二导体242的特征在于在第二互连层内具有横越第一方向250的第一段和横越第二方向252的第二段的一种或多种导电材料的第二序列片段。
在某些情况下，如图2A至图2P示出的，多个通孔结构位于第一导体240的第一系列片段和第二导体242的第二序列片段之间的重叠部之间，以电和/或机械互连第一导体240和第二导体242。图2A至图2P中示出的多个通孔结构仅用于说明的目的。相关领域技术人员将意识到，在不背离本发明的精神和范围的情况下，可以利用更多或更少的通孔结构。例如，如图2A示出的，第一导体240的第一序列片段和第二导体242的第二序列片段之间的这些重叠部可以出现在第一导体240的第一序列片段和第二导体242的第二序列片段中的段的近似中点处。在该实例中，多个通孔结构位于段的近似中点之间，以电和/或机械互连第一导体240和第二导体242。又例如，如图2D示出的，第一导体240的第一序列片段和第二导体242的第二序列片段之间的这些重叠部可以出现在第一导体240的第一序列片段和第二导体242的第二序列片段中的段的近似端点处。在该另一实例中，多个通孔结构位于各段的各近似端点之间，以电和/或机械互连第一导体240和第二导体242。
在图2A至图2P示出的示例性实施例中，与使用单个通孔结构互连第一导体240和第二导体242相比，多个通孔结构可以以与二维通孔柱结构200至230内的通孔结构的数量成比例的系数将第一导体240和第二导体242之间的电阻减小。通常，这种电阻的减小可以表示为：
其中，RNEW表示第一导体240和第二导体242之间的这种减小的电阻，ROLD表示第一导体240和第二导体242之间仅具有一个通孔结构的第一导体240和第二导体242之间的电阻，并且ψ表示第一导体240和第二导体242之间的通孔结构的数量。
例如，二维通孔柱结构200的两个通孔结构可以将第一导体240和第二导体242之间的电阻减小一半，二维通孔柱结构202、二维通孔柱结构204、二维通孔柱结构216、二维通孔柱结构222、二维通孔柱结构224、二维通孔柱结构226、二维通孔柱结构228和二维通孔柱结构230的三个通孔结构可以将第一导体240和第二导体242之间的电阻减小为三分之一，二维通孔柱结构212、二维通孔柱结构218和二维通孔柱结构220的四个通孔结构可以将第一导体240和第二导体242之间的电阻减小为四分之一，二维通孔柱结构206和二维通孔柱结构214的五个通孔结构可以将第一导体240和第二导体242之间的电阻减小为五分之一，二维通孔柱结构208的八个通孔结构可以将第一导体240和第二导体242之间的电阻减小为八分之一，并且二维通孔柱结构210的十个通孔结构可以将第一导体240和第二导体242之间的电阻减小为十分之一。第一导体240和第二导体242之间的电阻的这种减小改进了第一导体240和第二导体242之间流动的信号的性能。
用于实现示例性通孔柱结构的电子设计平台
图3示出了根据本发明的示例性实施例的电子设计平台的框图。如图3示出的，电子设计平台300表示包括一个或多个电子设计软件应用程序的设计流程，当由一个或多个计算器件、处理器、控制器或在不背离本发明的精神和范围的情况下，相关领域技术人员显而易见的其它器件执行时(s)可以设计、模拟、分析和/或验证用于电子器件的模拟和/或数字电路的一个或多个高级软件级描述。在示例性实施例中，可以使用高级软件语言来实现一个或多个高级软件级描述，高级软件语言诸如图形设计应用程序，例如C、系统C、C++、LabVIEW和/或MATLAB、通用系统设计语言(诸如类SysML、SMDL和/或SSDL)或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的高级软件或通用系统设计语言，或高级软件格式(诸如共用电源格式(CPF)、统一电源格式(UPF)或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的高级软件格式)。在图3示出的示例性实施例中，电子设计平台300包括合成应用程序302、置放和布线应用程序304、模拟应用程序306和验证应用程序308。
此外，本发明的实施例可以以硬件、固件、软件或它们的任何组合来实现。本发明的实施例也可以实现为存储在机器可读介质上的指令，该指令可以由一个或多个处理器读取和执行。机器可读介质可以包括用于以机器(例如，计算器件)可读的形式存储或传输信息的任何机制。例如，机器可读介质可以包括非暂时性机器可读介质，诸如只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存器件等。又例如，机器可读介质可以包括暂时性机器可读介质，诸如电、光、声学或其它形式的传播信号(例如，载波、红外信号、数字信号等)。此外，固件、软件、程序、指令在本文中可以描述为实施某些动作。然而，应当理解，这样的描述仅仅是为了方便，并且这些动作实际由执行固件、软件、程序、指令等的计算器件、处理器、控制器或其它器件产生。在示例性实施例中，合成应用程序302、置放和布线应用程序304、模拟应用程序306和验证应用程序308表示一个或多个电子设计软件应用程序，当由一个或多个计算器件、处理器、控制器或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的其它器件执行时，将一个或多个计算器件、处理器、控制器或其它器件从通用电子器件配置为专用电子器件以执行这些应用程序中的一个或多个，如下面进一步详细描述的。
合成应用程序302将电子器件的一个或多个特性、参数或属性转换为电子器件的模拟电路和/或数字电路的一个或多个高级软件级描述中的一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的操作或运算。合成应用程序302可以利用模拟算法来模拟一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或其它合适的操作或运算以根据电子设计规范中概述的电子器件的一个或多个特性、参数或属性来实施验证一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或其它合适的运算。
置放和布线应用程序304转换一个或多个高级软件级描述以形成用于电子器件的模拟电路和/或数字电路的电子架构设计。置放和布线应用程序304选择性地在标准单元库内的一个或多个标准单元中进行选择，以转换一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或其它合适的运算或将一个或多个高级软件级描述转换为几何形状和/或几何形状之间的互连件的操作，以形成用于电子器件的模拟电路和/或数字电路的电子架构设计。通常，一个或多个标准单元变型具有与其对应的标准单元类似的功能，但是几何形状、几何形状的位置和/或几何形状之间的互连件与它们对应的标准单元不同。
在从标准单元库中选择一个或多个标准单元之后，置放和布线应用程序304将一个或多个选择的标准单元置放在电子器件设计空间上。在示例性实施例中，置放和布线应用程序304将穿过多个互连层的具有一种或多种导电材料的一个或多个导体置放为互连一个或多个选择的标准单元以形成用于电子器件的模拟电路和/或数字电路的电子构架设计。在该示例性实施例中，之后，置放和布线应用程序304可以置放二维通孔柱结构，诸如提供为实例的二维通孔柱结构200至230中的一个或多个，以互连多个互连层中的不同互连层内的一个或多个导电布线。
模拟应用程序306模拟用于电子器件的模拟电路和/或数字电路的电子架构设计，以复制电子器件的模拟电路和/或数字电路的电子构架设计的一个或多个特性、参数或属性。在示例性实施例中，模拟应用程序306可以提供静态时序分析(STA)、电压降分析(也称为IREM分析)、时钟域交叉验证(CDC检查)、形式验证(也称为模型检查)、等效性检查或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的分析。在其它示例性实施例中，模拟应用程序306可以实施交流(AC)分析(诸如线性小信号频域分析)和/或直流(DC)分析(诸如在扫描电压、电流和/或参数以实施STA、IREM分析或其它合适的分析时计算的非线性静态点计算或一系列非线性操作点)。
验证应用程序308验证由模拟应用程序306复制的电子器件的模拟电路和/或数字电路的电子架构设计的一个或多个特性、参数或属性满足电子设计规范。验证应用程序308也可以实施物理验证(也称为设计规则检查(DRC))，以检查用于电子器件的模拟电路和/或数字电路的电子架构设计是否满足一个或多个推荐的参数(称为设计规则)，如由半导体代工厂和/或用于制造电子器件的半导体技术节点所限定的。
用于实现示例性设计平台的示例性计算机系统
图4示出了根据本发明的示例性实施例的用于实现示例性设计平台的示例性计算机系统的框图。计算机系统400可以用于实现电子设计平台100。然而，在某些情况下，可以使用多于一个计算机系统400来实现电子设计平台100。在阅读该描述之后，对于相关领域技术人员，如何使用其它计算机系统和/或计算机架构来实现实施例将变得显而易见。
计算机系统400包括一个或多个处理器404，也称为中央处理单元或CPU，以执行如以上在图3中描述的合成应用程序302、置放和布线应用程序304、模拟应用程序306和/或验证应用程序308。一个或多个处理器404可以连接至通信基础设施或总线406。在示例性实施例中，一个或多个处理器404中的一个或多个可以实现为图形处理单元(GPU)。GPU表示设计为快速处理电子器件上的数学密集型应用程序。GPU可以具有高度并行的结构，该结构对于大数据块的并行处理是有效的，大数据块诸如计算机图形应用程序、图像和视频共有的数学密集型数据。
计算机系统400也包括用户输入/输出器件403，诸如监视器、键盘、定位器件等，其通过用户输入/输出接口402与通信基础设施406通信。
计算机系统400也包括主存储器408，诸如提供为实例的随机存取存储器(RAM)。主存储器408可以包括一个或多个等级的高速缓存。主存储器408在其中存储有控制逻辑(即，计算机软件)和/或数据，诸如以上在图3中描述的合成应用程序302、置放和布线应用程序304、模拟应用程序306和/或验证应用程序308。计算机系统400也可以包括一个或多个辅助存储器件或存储器410，以存储以上在图3中描述的合成应用程序302、置放和布线应用程序304、模拟应用程序306和/或验证应用程序308。一个或多个辅助存储器件或存储器410可以包括例如硬盘驱动器412和/或可移动存储器件或驱动器414。可移动存储驱动器414可以是软盘驱动器、磁带驱动器、光盘驱动器、光学存储器件、磁带备用器件和/或任何其它存储器件/驱动器。可移动存储驱动器414可以与可移动存储单元418相互作用。可移动存储单元418包括计算机可用或可读存储器件，其上存储有计算机软件(控制逻辑)和/或数据。可移动存储单元418可以是软盘、磁带、光盘、DVD、光存储盘和/或任何其它计算机数据存储器件。可移动存储驱动器414以众所周知的方式从可移动存储单元418读取和/或写入至可移动存储单元418。
根据示例性实施例，一个或多个辅助存储器件或存储器410可以包括用于允许由计算机系统400访问的计算机程序和/或其它指令和/或数据的其它装置、工具或其它方法。装置、工具或其它方法可以包括例如可移动存储单元422和接口420。可移动存储单元422和接口420的实例可以包括程序盒和盒接口(诸如在视频游戏器件中发现的)、可移动存储器芯片(诸如EPROM或PROM)和相关插座、存储棒和USB端口、存储卡和相关存储卡插槽和/或任何其它可移动存储单元和相关接口。
计算机系统400还可以包括通信或网络接口424。通信或网络接口424使计算机系统400能够与远程器件、远程网络、远程实体等的任何组合(单独地和共同地由参考标号428表示)通信和相互作用。例如，通信或网络接口424可以允许计算机系统400通过通信路径426与远程器件428通信，通信路径426可以是有线和/或无线的，并且可以包括LAN、WAN、因特网等的任何组合。控制逻辑和/或数据可以经由通信路径426传输至计算机系统400和从计算机系统400传输。
在实施例中，包括其上存储有控制逻辑(软件)的有形计算机可用或可读介质的有形装置或制品在本文中也称为计算机程序产品或程序存储器件。这包括但不限于计算机系统400、主存储器408、辅助存储器410和可移动存储单元418和422，以及体现上述的任何组合的有形制品。这样的控制逻辑，当由一个或多个数据处理器件(诸如计算机系统400)执行时，使这种数据处理器件如本文描述的进行操作。
基于本发明中包含的教导，对于相关领域技术人员来说，如何使用除图4所示之外的数据处理器件、计算机系统和/或计算机架构来制造和使用本发明是显而易见的。具体地，实施例可以与除了本文描述的那些之外的软件、硬件和/或操作系统实现一起操作。
示例性通孔柱结构的示例性制造
图5示出了根据本发明的示例性实施例的用于制造示例性通孔柱结构的示例性操作的流程图。本发明不限于该操作描述。而且，对于相关领域的普通技术人员显而易见的，其它操作控制流程均在本发明的范围和精神内。示例性操作控制流程500表示光刻和化学处理步骤的多步骤序列，以产生示例性二维通孔柱结构，诸如提供为一些实例的二维通孔柱结构200至230中的一个或多个。光刻和化学处理步骤的多步骤序列可以包括提供为实例的沉积、去除和/或图案化操作。沉积操作表示材料生长、涂覆或者转移的处理操作。去除表示去除材料的另一处理操作。图案化操作表示材料成形或改变的进一步处理操作。
在操作502中，操作控制流程500在半导体堆叠件的第一互连层中形成一个或多个第一导体，诸如提供为一些实例的以上在图2A至图2P中描述的第一导体240。在图5示出的示例性实施例中，操作控制流程500将对应于一个或多个第一导体的几何图案转印至第一互连层。之后，操作控制流程500实施图案化工艺以根据几何图案从第一互连层去除一些导电材料以形成一个或多个第一导体。在示例性实施例中，操作控制流程500利用更先进的半导体技术节点(诸如提供为实例的12nm半导体技术节点)，以形成一个或多个第一导体。在该示例性实施例中，操作控制流程500利用下一代光刻(NGL)技术(诸如提供为一些实例的极紫外光刻(EUV)技术、X射线光刻技术、电子束光刻技术、聚焦离子束光刻技术和/或纳米压印光刻技术)作为形成一个或多个第一导体的图案化工艺。在该示例性实施例中，NGL技术的使用允许一个或多个第一导体在半导体堆叠件的第一互连层内横越多个方向，诸如提供为一些实例的第一方向250和第二方向252。例如，NGL技术可实现的分辨率小于这些其它旧的光刻技术(诸如提供为实例的光刻)可实现的分辨率，这些其它旧的光刻技术仅允许一个或多个第一导体在半导体堆叠件的第一互连层内横越单个方向，诸如提供为实例的第一方向250或第二方向252。
在操作504中，操作控制流程500在操作502的第一导体和操作506的第二导体之间形成一个或多个互连件，以下将在操作506中进一步详细描述。在图5示出的示例性实施例中，操作控制流程500形成多个通孔结构以互连操作502的第一导体和操作506的第二导体。多个通孔结构表示第一互连层和第二互连层之间的多个电连接件以电和/或机械互连第一导体308和第二导体310。多个通孔结构可以实现为一个或多个贯通孔、一个或多个盲通孔、一个或多个掩埋通孔或在不背离本发明的精神和范围的情况下，对于相关领域技术人员显而易见的任何其它合适的通孔结构。
在操作506中，操作控制流程500在半导体堆叠件的第二互连层中形成一个或多个第二导体，诸如提供为实例的以上在图2A至图2P中描述的第二导体242，以形成示例性通孔柱结构。在示例性实施例中，第一互连层表示半导体堆叠件的互连层中的下互连层，并且第二互连层表示半导体堆叠件的互连层中的上互连层。在该示例性实施例中，下互连层位于半导体堆叠件的半导体衬底之上，并且上互连层位于下互连层之上。在图5示出的示例性实施例中，操作控制流程500将对应于一个或多个第二导体的几何图案转印至第二互连层。之后，操作控制流程500实施图案化工艺以根据几何图案从第二互连层去除一些导电材料以形成一个或多个第二导体。在另一示例性实施例中，操作控制流程500利用更先进的半导体技术节点以与上述一个或多个第一导体基本类似的方式形成一个或多个第二导体。在该另一示例性实施例中，NGL技术的使用允许一个或多个第二导体在半导体堆叠件的第二互连层内横越多个方向，诸如提供为实例的第一方向250和第二方向252。例如，NGL技术可实现的分辨率小于这些其它旧的光刻技术(诸如提供为实例的光刻)可实现的分辨率，这些其它旧的光刻技术仅允许一个或多个第二导体在半导体堆叠件的第二互连层内横越单个方向，诸如提供为一些实例的第一方向250或第二方向252。
结论
上述具体实施方式公开了通孔柱结构。通孔柱结构包括位于半导体堆叠件的第一互连层内的第一导体、位于半导体堆叠件的第二互连层内的第二导体以及电和/或机械连接第一导体和第二导体的多个通孔结构。第一导体在半导体堆叠件的第一互连层内横越第一方向和第二方向，并且第二导体在半导体堆叠件的第二互连层内横越第一方向和第二方向。
在一些实施例中，所述第一方向垂直于所述第二方向。
在一些实施例中，所述第一方向包括：笛卡尔坐标系的x轴，以及其中，所述第二方向包括：所述笛卡尔坐标系的y轴。
在一些实施例中，所述第一导体包括第一多个互连片段，以及其中，所述第二导体包括第二多个互连片段。
在一些实施例中，所述第一多个互连片段中的第一段与所述第二多个互连片段中的第二段在所述第一段和所述第二段的近似中点处重叠，以及
其中，所述多个通孔结构的至少一个通孔结构位于所述近似中点之间以连接所述第一段和所述第二段。
在一些实施例中，所述第一多个互连片段中的第一段与所述第二多个互连片段中的第二段在所述第二段的近似端点处重叠，以及
其中，所述多个通孔结构的至少一个通孔结构位于所述近似端点之间以连接所述第一段和所述第二段。
在一些实施例中，第一导体的特征在于关于穿过所述通孔柱结构的对称轴不对称，以及其中，第二导体的特征在于关于穿过所述通孔柱结构的所述对称轴对称。
在一些实施例中，所述对称轴在所述第一方向或所述第二方向上穿过所述第二导体，以将所述第二导体近似分成近似相等的部分。
上述具体实施方式公开了另一通孔柱结构。该另一通孔柱结构包括位于半导体堆叠件的第一互连层内的导电材料的第一互连片段、位于半导体堆叠件的第二互连层内的导电材料的第二互连片段以及电连接第一互连片段中的一个或多个第一段和第二互连片段中的一个或多个第二段的多个通孔结构。第一互连片段在半导体堆叠件的第一互连层内横越多个方向，并且导电材料的第二互连片段在半导体堆叠件的第二互连层内横越多个方向。
在一些实施例中，所述多个方向包括：第一方向；以及第二方向，垂直于所述第一方向。
在一些实施例中，所述一个或多个第一段和所述一个或多个第二段之间的电阻与连接所述一个或多个第一段和所述一个或多个第二段的所述多个通孔结构中的通孔结构的数量成比例。
在一些实施例中，所述一个或多个第一段中的第一段与所述一个或多个第二段中的第二段在所述第一段和所述第二段的近似中点处重叠，以及其中，所述多个通孔结构的至少一个通孔结构位于所述近似中点之间以连接所述第一段和所述第二段。
在一些实施例中，所述一个或多个第一段中的第一段与所述一个或多个第二段中的第二段在所述第二段的近似端点处重叠，以及其中，所述多个通孔结构的至少一个通孔结构位于所述近似端点之间以连接所述第一段和所述第二段。
在一些实施例中，所述第一导体的特征在于关于穿过所述通孔柱结构的对称轴不对称，以及其中，所述第二导体的特征在于关于穿过所述通孔柱结构的所述对称轴对称。
在一些实施例中，所述对称轴在所述多个方向中的方向上穿过所述第二多个互连片段，以将所述第二导体近似分成近似相等的部分。
上述具体实施方式还公开了一种用于制造通孔柱结构的方法。该方法包括形成第一导体，该第一导体在半导体堆叠件的第一互连层内横越第一方向和第二方向；形成第二导体，该第二导体在半导体堆叠件的第二互连层内横越第一方向和第二方向；以及形成多个通孔结构以连接第一导体和第二导体。
在一些实施例中，所述第一方向垂直于所述第二方向。
在一些实施例中，所述第一导体和所述第二导体之间的电阻与连接所述第一导体和所述第二导体的所述多个通孔结构中的通孔结构的数量成比例。
在一些实施例中，形成所述第一导体包括：在所述半导体堆叠件的所述第一互连层内形成第一多个互连片段，其中，形成所述第二导体包括：在所述半导体堆叠件的所述第二互连层内形成第二多个互连片段，其中，所述第一多个互连片段中的第一段与所述第二多个互连片段中的第二段在所述第一段和所述第二段的近似中点处重叠，以及其中，形成所述多个通孔结构包括：在所述近似中点的之间形成所述多个通孔结构中的至少一个通孔结构以连接所述第一段和所述第二段。
在一些实施例中，形成所述第一导体包括：形成所述第一多个互连片段，其中，形成所述第二导体包括：第二多个互连片段，其中，所述第一多个互连片段中的第一段与所述第二多个互连片段中的第二段在所述第二段的近似端点处重叠，以及其中，形成所述多个通孔结构包括：在所述近似端点之间形成所述多个通孔结构中的至少一个通孔结构以连接所述第一段和所述第二段。

Claims (10)

1.一种通孔柱结构，包括：
第一导体，位于半导体堆叠件的第一互连层内，所述第一导体在所述半导体堆叠件的所述第一互连层内横越第一方向和第二方向；
第二导体，位于所述半导体堆叠件的第二互连层内，所述第二导体在所述半导体堆叠件的所述第二互连层内横越所述第一方向和所述第二方向；以及
多个通孔结构，连接所述第一导体和所述第二导体。
2.根据权利要求1所述的通孔柱结构，其中，所述第一方向垂直于所述第二方向。
3.根据权利要求2所述的通孔柱结构，其中，所述第一方向包括：
笛卡尔坐标系的x轴，以及
其中，所述第二方向包括：
所述笛卡尔坐标系的y轴。
4.根据权利要求1所述的通孔柱结构，其中，所述第一导体包括第一多个互连片段，以及
其中，所述第二导体包括第二多个互连片段。
5.根据权利要求4所述的通孔柱结构，其中，所述第一多个互连片段中的第一段与所述第二多个互连片段中的第二段在所述第一段和所述第二段的近似中点处重叠，以及
其中，所述多个通孔结构的至少一个通孔结构位于所述近似中点之间以连接所述第一段和所述第二段。
6.一种通孔柱结构，包括：
导电材料的第一多个互连片段，位于半导体堆叠件的第一互连层内，所述第一多个互连片段在所述半导体堆叠件的所述第一互连层内横越多个方向；
所述导电材料的第二多个互连片段，位于所述半导体堆叠件的第二互连层内，所述导电材料的所述第二多个互连片段在所述半导体堆叠件的所述第二互连层内横越所述多个方向；以及
多个通孔结构，连接所述第一多个互连片段中的一个或多个第一段以及所述第二多个互连片段中的一个或多个第二段。
7.根据权利要求6所述的通孔柱结构，其中，所述多个方向包括：
第一方向；以及
第二方向，垂直于所述第一方向。
8.根据权利要求6所述的通孔柱结构，其中，所述一个或多个第一段和所述一个或多个第二段之间的电阻与连接所述一个或多个第一段和所述一个或多个第二段的所述多个通孔结构中的通孔结构的数量成比例。
9.一种用于制造通孔柱结构的方法，所述方法包括：
形成第一导体，所述第一导体在半导体堆叠件的第一互连层内横越第一方向和第二方向；
形成第二导体，所述第二导体在所述半导体堆叠件的第二互连层内横越所述第一方向和所述第二方向；以及
形成多个通孔结构以连接所述第一导体和所述第二导体。
10.根据权利要求9所述的方法，其中，所述第一方向垂直于所述第二方向。
CN201811355242.7A 2017-11-15 2018-11-14 二维通孔柱结构及其制造方法 Pending CN109786358A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211079128.2A CN115377057A (zh) 2017-11-15 2018-11-14 二维通孔柱结构及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586475P 2017-11-15 2017-11-15
US62/586,475 2017-11-15
US16/023,711 US20190148290A1 (en) 2017-11-15 2018-06-29 Two-Dimensional Via Pillar Structures
US16/023,711 2018-06-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211079128.2A Division CN115377057A (zh) 2017-11-15 2018-11-14 二维通孔柱结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109786358A true CN109786358A (zh) 2019-05-21

Family

ID=66433382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811355242.7A Pending CN109786358A (zh) 2017-11-15 2018-11-14 二维通孔柱结构及其制造方法

Country Status (4)

Country Link
US (1) US20190148290A1 (zh)
KR (1) KR20190055748A (zh)
CN (1) CN109786358A (zh)
TW (1) TWI690049B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037282B (zh) * 2018-07-24 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US11341311B1 (en) 2021-06-24 2022-05-24 International Business Machines Corporation Generation and selection of universally routable via mesh specifications in an integrated circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110304994A1 (en) * 2010-06-09 2011-12-15 Texas Instruments Incorporated Conductive via structures for routing porosity and low via resistance, and processes of making
US20130056853A1 (en) * 2011-09-07 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US20130140711A1 (en) * 2010-10-19 2013-06-06 Panasonic Corporation Semiconductor device
CN103367320A (zh) * 2012-04-03 2013-10-23 台湾积体电路制造股份有限公司 具有较小的过渡层通孔的互连结构
US20140332979A1 (en) * 2013-05-03 2014-11-13 Blackcomb Design Automation Inc. Architecture of Spare Wiring Structures for Improved Engineering Change Orders
CN106486587A (zh) * 2015-08-26 2017-03-08 三星电子株式会社 发光二极管、发光二极管封装件和包括其的设备
CN107039399A (zh) * 2015-11-16 2017-08-11 台湾积体电路制造股份有限公司 有源原子供应源和具有其的集成电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691124B2 (ja) * 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
MY193614A (en) * 2014-03-20 2022-10-20 Intel Corp Scalable interconnect structures with selective via posts
US9653421B2 (en) * 2015-04-07 2017-05-16 Noda Screen Co., Ltd. Semiconductor device
US10811357B2 (en) * 2017-04-11 2020-10-20 Samsung Electronics Co., Ltd. Standard cell and an integrated circuit including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110304994A1 (en) * 2010-06-09 2011-12-15 Texas Instruments Incorporated Conductive via structures for routing porosity and low via resistance, and processes of making
US20130140711A1 (en) * 2010-10-19 2013-06-06 Panasonic Corporation Semiconductor device
US20130056853A1 (en) * 2011-09-07 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
CN103367320A (zh) * 2012-04-03 2013-10-23 台湾积体电路制造股份有限公司 具有较小的过渡层通孔的互连结构
US20140332979A1 (en) * 2013-05-03 2014-11-13 Blackcomb Design Automation Inc. Architecture of Spare Wiring Structures for Improved Engineering Change Orders
CN106486587A (zh) * 2015-08-26 2017-03-08 三星电子株式会社 发光二极管、发光二极管封装件和包括其的设备
CN107039399A (zh) * 2015-11-16 2017-08-11 台湾积体电路制造股份有限公司 有源原子供应源和具有其的集成电路

Also Published As

Publication number Publication date
TW201924013A (zh) 2019-06-16
US20190148290A1 (en) 2019-05-16
TWI690049B (zh) 2020-04-01
KR20190055748A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
US8468482B1 (en) Modeling and simulating the impact of imperfectly patterned via arrays on integrated circuits
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
US7302661B2 (en) Efficient electromagnetic modeling of irregular metal planes
KR20160063236A (ko) 레이아웃 설계를 형성하는 방법 및 시스템
CN106997406A (zh) 布局修正方法及系统
CN107066681A (zh) 集成电路和制造集成电路的计算机实现方法
CN109582997B (zh) 标准单元的布线方法及其相关的计算机系统和指令
CN108932360A (zh) 集成电路及其制造方法
CN109426693B (zh) 开发电子器件的架构设计和制造电子器件的系统及方法
CN109426694A (zh) 合并的柱结构、导线结构及其布局图的生成方法和系统
KR20160109881A (ko) 반도체 집적 회로 설계 방법
CN109786358A (zh) 二维通孔柱结构及其制造方法
TW202002166A (zh) 整合裝置以及形成整合裝置的方法
CN115223996A (zh) 背面信号路由的系统和方法
US20170017744A1 (en) Modeling of Power Distribution Networks for Path Finding
CN109599386A (zh) 局部互连结构、半导体集成电路装置及其制造方法
TW202018834A (zh) 積體電路
TWI743322B (zh) 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體
TW201926627A (zh) 製造半導體裝置的方法
US20120304134A1 (en) Exposure data generation method
CN115117016A (zh) 集成电路及其制造方法
CN115114883A (zh) 设计集成电路的方法及系统
KR102344709B1 (ko) 2차원 비아 필러 구조물들
KR100783732B1 (ko) 계층적 시스템의 수치 해석 방법
Chung et al. Redundant via insertion in directed self-assembly lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190521

RJ01 Rejection of invention patent application after publication