CN109582997B - 标准单元的布线方法及其相关的计算机系统和指令 - Google Patents

标准单元的布线方法及其相关的计算机系统和指令 Download PDF

Info

Publication number
CN109582997B
CN109582997B CN201810980362.XA CN201810980362A CN109582997B CN 109582997 B CN109582997 B CN 109582997B CN 201810980362 A CN201810980362 A CN 201810980362A CN 109582997 B CN109582997 B CN 109582997B
Authority
CN
China
Prior art keywords
pin
standard cell
interconnect
pins
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810980362.XA
Other languages
English (en)
Other versions
CN109582997A (zh
Inventor
张丰愿
陈胜雄
江庭玮
林仲德
杨荣展
鲁立忠
黄博祥
陈俊臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109582997A publication Critical patent/CN109582997A/zh
Application granted granted Critical
Publication of CN109582997B publication Critical patent/CN109582997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例描述了用于对具有多个引脚的标准单元进行布线的示例性方法及其计算机系统和指令。该方法可以包括修改来自多个引脚的引脚的尺寸，其中，与至少一个引脚的原始位置相比，至少一个引脚与标准单元的边界间隔开的距离增加。该方法也包括将互连从引脚布线至通孔，该通孔放置在位于引脚和边界之间的引脚轨上，并且在互连和来自相邻标准单元的引脚之间插入切割线。该方法还包括验证切割线将互连与来自相邻标准单元的引脚分隔开至少预定距离。

Description

标准单元的布线方法及其相关的计算机系统和指令
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及对标准单元进行布线的方法和相关的计算机系统和指令。
背景技术
电子设计自动化工具可用于集成电路设计流程。例如，电子设计自动化工具可用于将标准单元(例如，实现逻辑或其它电子功能的单元)放置在集成电路布局设计中，并且对各标准单元彼此布线。随着技术的不断发展和按比例缩小集成电路的需求的增长，电子设计自动化工具对于帮助设计复杂的集成电路布局设计变得越来越重要。
发明内容
根据本发明的一个方面，提供了一种用于对具有多个引脚的标准单元进行布线的方法，所述方法包括：修改所述多个引脚中的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与所述标准单元的边界间隔开的距离增加；将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚与所述边界之间的引脚轨上；以及在所述互连件与来自相邻标准单元的至少一个引脚之间插入切割线，其中，所述切割线将所述互连件与来自所述相邻标准单元的至少一个引脚分隔开至少预定距离，并且，所述修改、所述布线和所述插入中的至少一个由处理器实施。
根据本发明的另一个方面，提供了一种计算机系统，包括：存储器，被配置为存储指令；以及处理器，当执行指令时，被配置为实施用于对具有多个引脚的标准单元进行布线的操作，所述操作包括：修改来自所述多个引脚的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与所述标准单元的边界间隔开的距离增加；将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚和所述边界之间的引脚轨上；在所述互连件和来自相邻标准单元的至少一个引脚之间插入切割线；和验证所述切割线将所述互连件与所述相邻标准单元的至少一个引脚分隔开至少预定距离。
根据本发明的又一个方面，提供了一种其上存储有指令的非暂时性计算机可读介质，当由计算机器件执行所述指令时，使所述计算机器件实施以下操作，包括：修改来自所述多个引脚的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与所述标准单元的边界间隔开的距离增加；将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚和所述边界之间的引脚轨上；在所述互连件和来自相邻标准单元的所述至少一个引脚之间插入切割线；以及验证所述切割线将所述互连件与所述相邻标准单元的至少一个引脚分隔开至少预定距离。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。在附图中，通常，相同的标号表示相同或功能相同的元件。此外，通常，最左边的数字参考标号表示该参考标号首次出现的附图。
图1是根据本发明的一些实施例的示例性标准单元的示图。
图2是根据本发明的一些实施例的彼此相邻的两个标准单元的实例的示图。
图3是根据本发明的一些实施例的具有修改的引脚的示例性标准单元的示图。
图4是根据本发明的一些实施例的具有修改的引脚的示例性标准单元的示图。
图5A和图5B是根据本发明的一些实施例的示例性集成电路布局设计的示图，每个示例集成电路布局设计均具有两个彼此相邻的标准单元，该标准单元具有沿着标准单元的边界的引脚轨。
图6是根据本发明的一些实施例用于重新定型标准单元的一个或多个引脚以及将互连布线至一个或多个引脚的示例性方法的示图。
图7是根据本发明的一些实施例的可以实现本发明的各个实施例的示例性计算机系统的示图。
图8是根据一些实施例的基于图形数据库系统(GDS)文件形成标准单元结构的工艺的示图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，本发明在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
如本文使用的术语“标称”是指在产品或工艺的设计阶段期间设定的组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围，例如，值的1-20％(例如，值的±1％、±5％、±10％、±15％或±20％)。该值的范围可能由于制造工艺或公差的轻微变化引起。
本发明涉及优化放置在集成电路布局设计中的标准单元(例如，逻辑模块)中的互连布线。本发明的实施例修改标准单元的一个或多个引脚的尺寸(例如，长度尺寸)，从而使得切割线没有通过电子设计自动化工具放置在例如由标准单元共享的边界处。切割线可以用作“禁止”区域以指示互连布线工具(例如，电子设计自动化工具的一部分)以避免在共享边界处或附近处布线互连。在没有将切割线放置在标准单元边界处的情况下，集成电路布局设计中的额外区域可用于布线互连。为了满足随着技术进步和按比例缩小集成电路的需求增长而增加的对互连件数量的需求，本发明的实施例可以用于在集成电路布局设计中布线互连。
图1是根据本发明的一些实施例的示例性标准单元100的示图。标准单元100包括引脚102、104、106和108、电源引脚110和接地引脚112。标准单元100可以是逻辑模块，诸如反相器逻辑器件、NAND逻辑器件、NOR逻辑器件、XNOR逻辑器件、任何其它逻辑器件或它们的任何组合。引脚102至108可以是标准单元100中标准单元100的一个或多个输入或输出可以电连接至互连件的区域。电源引脚110可以是接收标准单元100的电源电压(诸如0.5V、0.7V、1.2V、1.8V、2.4V、3.3V、5V或任何其它合适的电源电压)的输入端。接地引脚112可以是接收标准单元100的接地电势或0V的输入端。
在本发明的一些实施例中，每个引脚102至108均可以与标准单元100的边界间隔开预定距离。引脚和标准单元100的边界之间的间隔的目的是防止当另一标准单元与标准单元100相邻放置时引脚之间的“电短路”。参照图1，标准单元100的右边界、上边界、左边界和下边界分别标注为1200、1201、1202和1203。根据本发明的一些实施例，引脚102至108的每个与标准单元100的边界之间的间隔可以相同(或标称相同)或不同。例如，(i)引脚102和边界1202之间，(ii)引脚104和边界1202之间，(iii)引脚106和边界1200之间，以及(iv)引脚108和边界1200之间的间隔可以相同(或标称相同)。
参照图1，根据本发明的一些实施例，引脚轨1140至1145(以虚线示出)均穿过标准单元100。每个引脚轨1140至1145均可以映射至(或与其关联)用于对与标准单元相关的一个或多个引脚进行布线的互连件类型(例如，金属M0互连件或金属M1互连件)。引脚轨1140至1145与引脚102至108、电源引脚110和接地引脚112中每个的交点用作引脚接入点以作为布线至标准单元100的引脚的互连件。例如，引脚轨1142可以用于将互连件116(例如，金属M0互连件或金属M1互连件)的布线映射至电源引脚110，并且引脚轨1144可以用于将互连件118(例如，金属M0互连件或金属M1互连件)的布线映射至引脚106。根据本发明的一些实施例，例如，引脚轨1140和1141、引脚轨1141和1142、引脚轨1142和1143、引脚轨1143和1144以及引脚轨1144和1145之间的相邻引脚轨之间的间距(间隔)可以是均匀的(或标称均匀的)。虽然图1示出了水平方向(例如，x方向)上的标准单元100的引脚102至108、电源引脚110和接地引脚112，但是标准单元100的引脚也可以布置在垂直方向(例如，y方向)上。本发明的实施例参照在水平方向上定向的标准单元的引脚来描述，但是该描述也适用于在垂直方向上定向的标准单元的引脚。
图2是根据本发明的一些实施例的彼此相邻的两个标准单元1000和1001的实例的示图。相邻的标准单元可以是具有相同逻辑功能的相同类型的单元或具有不同逻辑功能的不同类型的单元。为了示例的目的，图2示出了具有相同逻辑功能的相同类型的单元的相邻标准单元1000和1001。为了简单起见，未示出标准单元1000和1001的引脚102至108、电源引脚110、接地引脚112、互连件116和互连件118的标注。示出了每个标准单元的引脚轨的标注，其中，例如“1140,4”是指穿过标准单元1000的引脚轨1144。为了优化集成电路布局设计中的标准单元布局，标准单元1000和1001应尽可能彼此靠近放置。例如，如图2所示，标准单元1000和1001的边界可以接触以优化它们在集成电路布局设计中的布局。
参照图2，切割线2100至2102可以通过例如电子设计自动化工具沿着标准单元1000和1001的边界(例如，边界1200,2、1200,0、1201,0和1201,2)放置。例如，在将标准单元1000和1001放置在集成电路布局设计中之后，如图2所示，电子设计自动化工具可以测量横跨标准单元1000和1001的彼此相邻的引脚之间的距离。如果引脚在预定距离内，则电子设计自动化工具可以在集成电路布局设计的那些区域中放置切割线。在一些实施例中，电子设计自动化工具评估输入/输出引脚102至108的预定距离并且选择性地省略对电源引脚110和接地引脚112的预定距离的评估。预定距离可以基于由与标准单元1000和1001的制造相关的技术节点而设定的集成电路布局设计规则，例如，具有较小临界尺寸的技术节点可以具有比具有较大临界尺寸的技术节点更小的预定距离。切割线可以用作“禁止”区域以指示互连布线工具(例如，电子设计自动化工具的一部分)避免在那些区域中布线互连。切割线区域中的布线互连的限制可以防止横跨标准单元1000和1001的相邻引脚之间的潜在的电短路。
另一方面，切割线2100至2102限制在标准单元1000和1001的边界上和/或附近的互连布线。随着技术进步和按比例缩小集成电路的需求的增长，需要越来越多的标准单元适应较小的集成电路布局设计，因此为标准单元布线互连带来了挑战。当增加集成电路布局设计中的互连数量时，由于切割线(例如，由电子设计自动化工具放置的)导致的互连布线限制带来额外的挑战。此外，本发明的实施例解决了这些互连挑战。
根据本发明的一些实施例，可以修改或重新定型标准单元中的一个或多个引脚。通过修改引脚，可以增加横跨相邻标准单元的引脚之间的距离。随着距离的增加，电子设计自动化工具不会在这些区域放置切割线，从而在集成电路布局设计中提供额外的区域来布线互连。
图3是根据本发明的一些实施例的具有修改(或重新定型)引脚的示例性标准单元300的示图。标准单元300包括引脚302、304、306和308、电源引脚110和接地引脚112。标准单元300的右边界、上边界、左边界和下边界分别标注为3200、3201、3202和3203。为了简单起见，图3中未示出引脚轨。
根据本发明的一些实施例，引脚302、304、306和308分别是图1的引脚102、104、106和108的重新定型的版本。参照图1，可以修改(例如，缩短)引脚102、104、106和108的长度尺寸(例如，沿着x方向的尺寸)，从而使得每个引脚与标准单元100的边界间隔开的距离增加。可以改变(例如，缩短)每个引脚102、104、106和108的距离，从而使得它们与相应的边界1200和1202的距离相等(或标称相等)。可选地，引脚102、104、106和108中的一个或多个可以缩短与其它引脚不同的距离，从而使得一个或多个引脚与相应的边界1200和1202的距离不同。修改引脚102、104、106和108的尺寸的结果在图3中分别示出为引脚302、304、306和308。为了示例的目的，图3示出了改动(例如，缩短)距离的引脚302、304、306和308，从而使得引脚与相应边界3200和3202的距离相等(或标称相等)。
在本发明的一些实施例中，引脚302、304、306和308可以与相应边界3200和3202间隔开的最小距离330可以基于(i)切割线的宽度尺寸(Wcut)，(ii)通孔的宽度尺寸(Wvia)，以及(iii)互连件(例如，金属M0互连件或金属M1互连件)与通孔之间的最小距离(Dmin)要求。根据本发明的一些实施例，最小距离330可以由以下等式限定：
最小距离330＝Wcut+[1/2·Wvia]+Dmin。
Wcut、Wvia和Dmin的值可以基于与标准单元300的制造相关的特定技术节点。根据本发明的一些实施例，在引脚302、304、306和308与它们相应的边界3200和3202间隔开至少最小距离330的情况下，电子设计自动化工具不会在这些区域附近的集成电路布局设计中放置切割线。如果间隔小于最小距离330，则电子设计自动化工具可能在这些区域附近放置一条或多条切割线。
如图3所示，沿着引脚302、304、306和308的长度尺寸(例如，在x方向上)修改(例如，缩短)引脚302、304、306和308。在本发明的一些实施例中，未修改电源引脚110和接地引脚112，因为这些类型的引脚之间的间隔可能不会触发电子设计自动化工具在这些区域中的集成电路布局设计中放置切割线。根据本发明的一些实施例，由引脚302、304、306和308、电源引脚110和接地引脚112形成的形状或轮廓340(由图3中的虚线示出)可以是凹的。
可以通过基于例如最小距离330修改标准单元的引脚来形成其它形状和轮廓。例如，相对于图3中所示的引脚布置，图4示出了引脚102和106，这是图3的引脚302和306的扩展表示。以上参照图1描述了引脚102和106。利用该引脚布置，电子设计自动化工具可以不评估引脚102和106分别与边界3202和3200的预定距离，从而使得由于这些引脚的间隔可能需要切割线。基于本文的描述，本领域普通技术人员将意识到，其它引脚布置也是可能的。这些其它引脚布置均在本发明的精神和范围内。
图5A和图5B是根据本发明的一些实施例的示例性集成电路布局设计的示图，每个示例集成电路布局设计均具有彼此相邻的两个标准单元3000和3001，两个标准单元3000和3001均具有沿着标准单元的边界的引脚轨。相邻标准单元可以是具有相同逻辑功能的相同类型的单元或具有不同逻辑功能的不同类型的单元。为了示例的目的，图5A和图5B示出了具有相同逻辑功能的相同类型的单元的相邻标准单元3000和3001。为了简单起见，未示出标准单元3000和3001的引脚302至308、电源引脚110和接地引脚112的一些或全部标注。如图5A和图5B所示，标准单元3000和3001的边界可以接触以优化其在集成电路布局设计中的布局。
图5A示出了根据本发明的一些实施例的引脚轨1140,0至1140,5和引脚轨1141,0至1141,5(以上参照图2描述的)和引脚轨5100至5102。由于标准单元3000和3001中的引脚302至308(未在图5A中标注)与标准单元边界间隔开最小距离(例如，图3的至少最小距离330)，因此不会通过电子设计自动化工具将切割线放置在标准单元3000和3001的边界处。在没有将切割线布置在集成电路布局设计的这些区域中的情况下，可以沿着标准单元3000和3001的边界使用引脚轨5100至5102来映射(或关联)互连件类型(例如，金属M0互连件或金属M1互连件)。
图5A示出了根据本发明的一些实施例的标准单元3000和3001的边界上的引脚轨5100至5102的放置。基于本文的描述，本领域普通技术人员将意识到，引脚轨5100至5102可以映射至标准单元的其它部分，例如，在标准单元3000和3001的边界内。这些其它引脚轨位置均在本发明的精神和范围内。如果映射至这些其它引脚轨位置，则标准单元的一个或多个引脚(例如，引脚302至308)可能需要与引脚轨位置间隔开最小距离330。
图5B示出根据本发明的一些实施例的沿着穿过标准单元3000和3001的共享边界的引脚轨5101的互连的示例性布线。在该实例中，标准单元3001中的引脚3021可以电连接至第一互连520，第一互连520可以是例如金属M0互连件。可以将第一互连件520布线至沿着标准单元3000和3001的共享边界定位的引脚轨5101。沿着引脚轨5101，第一互连件520可以通过通孔(和接触件)530电连接至第二互连件540。通孔530可以放置在引脚轨5101上。第二互连件540可以沿着引脚轨5101布线，并且可以例如是金属M1互连件。根据本发明的一些实施例，由第一互连件520、通孔530和第二互连件540形成的互连结构可以沿着标准单元3000中的其它引脚轨(诸如引脚轨1140,5)布线。
在本发明的一些实施例中，在将标准单元3000和3001放置在集成电路布局设计中之后并且在将第一互连520和第二互连540布线之后，可以通过例如电子自动化设计工具将一个或多个切割线插入到集成电路布局设计中。如上所述，切割线的目的是用作“禁止”区域以指示互连布线工具(例如，作为电子设计自动化工具的一部分)避免在该区域中布线互连。通过将互连布线限制在切割线区域外部，可以防止互连结构(例如，由第一互连件520、通孔530和第二互连件540形成的互连结构)与相邻引脚(例如，标准单元3000的引脚3060)之间的潜在的电短路。例如，参照图5B，可以在引脚3060和由第一互连件520、通孔530和第二互连件540形成的互连结构之间插入切割线(未示出)。
在放置切割线之后，电子设计自动化工具可以验证切割线将引脚与互连结构分割开的预定距离。在本发明的一些实施例中，预定距离可以是图3的最小距离330。参照图5B，标准单元3000中的引脚3060可以与通孔530间隔开最小距离，该最小距离考虑了(i)切割线的宽度尺寸(Wcut)，(ii)通孔530的宽度尺寸(Wvia)，以及(iii)将布线至标准单元3000中的引脚3060的互连件和通孔530之间的最小距离要求(Dmin)。以上参照图3的最小距离330描述了该最小距离的实例。在本发明的一些实施例中，如果不满足最小距离，则电子设计自动化工具可以(i)修改标准单元3000中的一个或多个引脚(例如，引脚3060和3080)的尺寸(例如，沿着x轴的长度尺寸)，从而满足最小距离，(ii)重新布线由第一互连520、通孔530和第二互连540形成的互连结构，从而满足最小距离，或(iii)它们的组合。
根据本发明的一些实施例，标准单元3000和3001中的修改(或重新定型)的引脚可以增加集成电路布局设计中的互连的数量。例如，修改的引脚可以增加横跨相邻标准单元之间的引脚之间的距离。随着距离的增加，电子设计自动化工具不会在这些区域放置切割线，从而在集成电路布局设计中提供额外的区域来布线互连。随着技术进步和按比例缩小集成电路的需求的增长，需要在更小的集成电路布局设计中布线越来越多的互连。为了满足需求，本发明的实施例可以用于在集成电路布局设计中布线互连。
图6是根据本发明的一些实施例的用于修改标准单元的一个或多个引脚并且将互连布线至一个或多个引脚的示例性方法600的示图。方法600中示出的操作可以通过例如在计算机系统上运行的电子设计自动化工具来实施，该计算机系统诸如以下参照图7描述的示例性计算机系统700。应该理解，可能不需要以下描述的所有操作来实施本文提供的公开内容，并且可以实施一个或多个额外的操作。此外，一些操作可以同时实施或与图6所示的不同的顺序实施。
在操作610中，修改来自标准单元的多个引脚的至少一个引脚的尺寸。在本发明的一些实施例中，与至少一个引脚的原始位置相比，该至少一个引脚与标准单元的边界间隔开的距离增加。例如，参照图1，引脚106处于相对于标准单元100的边界1200的原始位置。可以修改(例如，缩短)引脚106的尺寸(例如，沿着x轴的长度尺寸)，从而使得引脚106与边界1200间隔开的距离增加。修改引脚106的尺寸的结果如图3的引脚306所示。在图3中，相对于图1中的引脚106与边界1200的距离，引脚306与边界3200间隔开的距离增加。在本发明的一些实施例中，引脚306和边界3200之间的距离可以是图3的最小距离330。如上所述，最小距离330可以基于(i)切割线的宽度尺寸(Wcut)，(ii)通孔的宽度尺寸(Wvia)，以及(iii)互连件(例如，金属M0互连件或金属M1互连件)和通孔之间的最小距离要求(Dmin)。根据本发明的一些实施例，最小距离330可以由以下等式限定：
最小距离330＝Wcut+[1/2·Wvia]+Dmin。
Wcut、Wvia和Dmin的值可以基于与标准单元300的制造相关的特定技术节点。如图3的示例性引脚布置所示，可以修改标准单元300中的其它引脚(例如，引脚304至308)的尺寸，从而使得这些引脚与它们相应的边界3200和3202间隔开的距离与引脚302与边界3202间隔开的距离相同。
此外，可以修改标准单元300中的引脚以形成不同的引脚布置。例如，在图3中，标准单元300包括标准单元的上部中的电源引脚110、标准单元的中部中的引脚302至308和标准单元的下部中的接地引脚112。在该引脚布置中，电源引脚110和接地引脚112的尺寸未被修改，而修改了引脚302至308的尺寸(例如，缩短了这些引脚的长度尺寸)，从而形成凹形轮廓340。另一示例性引脚布置如图4所示。基于本文的描述，本领域普通技术人员将意识到，其它引脚布置也是可能的。这些其它引脚布置均在本发明的精神和范围内。
在操作620中，将互连件从至少一个引脚布线至通孔，该通孔放置在位于至少一个引脚和边界之间的引脚轨上。例如，参照图5B，第一互连件520从标准单元3001中的引脚3021布线至通孔530。通孔530可以放置在例如引脚轨5101上。此外，第二互连件540沿着引脚轨5101布线。根据本发明的一些实施例，由第一互连件520、通孔530和第二互连件540形成的互连结构可以沿着其它引脚轨布线，其它引脚轨诸如标准单元3000中的引脚轨1140,5(其位于标准单元3001的外部)。
在操作630中，在互连件和来自相邻标准单元的至少一个引脚之间插入切割线。例如，参照图5B，切割线可以介于引脚3060与由第一互连520、通孔530和第二互连540形成的互连结构之间。可以通过例如电子设计自动化工具插入切割线。
在操作640中，验证切割线是否将互连件与来自相邻标准单元的至少一个引脚分隔开至少预定距离。在本发明的一些实施例中，预定距离可以是图3的最小距离330。参照图5B，根据本发明的一些实施例，如果不满足最小距离，则电子设计自动化工具可以(i)修改标准单元3000中的一个或多个引脚(例如，引脚3060和3080)的尺寸(例如，沿着x轴的长度尺寸)，从而满足最小距离，(ii)重新布线由第一互连520、通孔530和第二互连540形成的互连结构，从而满足最小距离，或(iii)它们的组合。
图7是根据一些实施例的可以实现本发明的各个实施例的示例性计算机系统700的示图。计算机系统700可以是能够实施本文描述的功能和操作的任何公知的计算机。例如但不限于，计算机系统700能够(i)使用例如电子设计自动化工具将标准单元放置在集成电路布局设计中，并且(ii)将一个或多个互连件布线至标准单元。根据本发明的一些实施例，计算机系统700可以用于例如执行方法600中的一个或多个操作，该方法600描述了用于重新定型标准单元的一个或多个引脚并且将互连布线至一个或多个引脚的示例性方法。
计算机系统700包括一个或多个处理器(也称为中央处理单元或CPU)，诸如处理器704。处理器704连接至通信基础设施或总线706。计算机系统700也包括通过输入/输出接口702与通信基础设施或总线706通信的输入/输出器件703，诸如监视器、键盘、定位器件等。电子设计自动化工具可以经由输入/输出器件703接收指令以实现本文描述的功能和操作，例如，图6的方法600。计算机系统700也包括诸如随机存取存储器(RAM)的主存储器708。主存储器708可以包括一个或多个级别的高速缓存。主存储器708具有存储在其中的控制逻辑(例如，计算机软件)和/或数据。在本发明的一些实施例中，控制逻辑(例如，计算机软件)和/或数据可以包括以上参照图6的方法600描述的一个或多个操作。
计算机系统700也可以包括一个或多个辅助存储器件或存储器710。辅助存储器710可以包括例如硬盘驱动器712和/或可移动存储器件或驱动器714。可移动存储驱动器714可以是软盘驱动器、磁带驱动器、光盘驱动器、光存储器件、磁带备份器件和/或任何其它存储器件/驱动器。
可移动存储驱动器714可以与可移动存储单元718相互作用。可移动存储单元718包括其上存储有计算机软件(控制逻辑)和/或数据的计算机可用或可读存储器件。可移动存储单元718可以是软盘、磁带、光盘、DVD、光存储盘和/或任何其它计算机数据存储器件。可移动存储驱动器714以公知的方式从可移动存储单元718读取和/或写入至可移动存储单元718。
根据本发明的一些实施例，辅助存储器710可以包括用于允许计算机系统700访问的计算机程序和/或其它指令和/或数据的其它装置、手段或其它方法。这样的装置、手段或其它方法可以包括例如可移动存储单元722和接口720。可移动存储单元722和接口720的实例可以包括程序盒和盒接口(诸如，在视频游戏器件中发现的接口)、可移动存储芯片(诸如EPROM或PROM)和相关插座、存储棒和USB端口、存储卡和相关存储卡插槽和/或任何其它可移动存储单元和相关接口。在本发明的一些实施例中，辅助存储器710、可移动存储单元718和/或可移动存储单元722可以包括以上参照图6的方法600描述的一个或多个操作。
计算机系统700还可以包括通信或网络接口724。通信接口724使得计算机系统700能够与远程器件、远程网络、远程实体等(单独和共同参考参考标号728)的任何组合通信并且相互作用。例如，通信接口724可以允许计算机系统700通过通信路径726与远程器件728通信，通信路径726可以是有线和/或无线的，并且可以包括LAN、WAN、因特网等的任何组合。控制逻辑和/或数据可以经由通信路径726传输至计算机系统700或从计算机系统700传输。
本发明的实施例中的操作可以以多种配置和架构来实现。因此，本发明的实施例中的一些或全部操作(例如，图6的方法600和图8的方法800(以下描述的))可以用硬件、软件或两者来实施。在本发明的一些实施例中，包括其上存储有控制逻辑(软件)的有形计算机可用或可读介质的有形装置或制造的物品在本文中也称为计算机程序产品或程序存储器件。这包括但不限于计算机系统700、主存储器708、辅助存储器710和可移动存储单元718和722，以及所制造的体现前述任何组合的有形物品。当由一个或多个数据处理器件(诸如计算机系统700)执行时，这种控制逻辑使这种数据处理器件如本文所述那样操作。
图8是根据一些实施例的用于电路制造的示例性方法800的示图。方法800的操作可以以不同顺序实施和/或变化。方法800的变化也应在本发明的范围内。
在操作800中，提供GDS文件。GDS文件可以由EDA工具生成并且包括已经使用公开的方法优化的标准单元结构。操作801中示出的操作可以通过例如在计算机系统(诸如上述计算机系统700)上运行的EDA工具来实施。
在操作802中，基于GDS文件形成光掩模。在一些实施例中，采用操作801中提供的GDS文件在下线操作中生成用于制造一个或多个集成电路的光掩模。在一些实施例中，包括在GDS文件中的电路布局可以被读取并且转印至石英或玻璃衬底上以形成对应于电路布局的不透明图案。不透明图案可以由例如铬或其它合适的金属制成。操作802可以由光掩模制造商实施，其中，电路布局使用合适的软件(例如，EDA工具)读取并且使用合适的印刷/沉积工具将电路布局转印至衬底上。光掩模反映了包括在GDS文件中的电路布局/部件。
在操作803中，基于在操作802中生成的光掩模形成一个或多个电路。在一些实施例中，使用光掩模来形成包含在GDS文件中的电路的图案/结构(例如，以上参照图3至图6描述的标准单元布局和互连布线)。在一些实施例中，使用各种制造工具(例如，光刻设备、沉积设备和蚀刻设备)来形成一个或多个电路的部件。
本发明涉及优化放置在集成电路布局设计中的标准单元中的互连布线。本发明的实施例修改或重新定型标准单元的一个或多个引脚的尺寸(例如，长度尺寸)，从而使得切割线没有通过电子设计自动化工具放置在例如由标准单元共享的边界处。在没有在标准单元边界放置切割线的情况下，集成电路布局设计中的额外区域可用于布线互连。为了满足随着技术进步和按比例缩小集成电路的需求增长而增加互连数量的需求，本发明的实施例可以用于在集成电路布局设计中布线互连。
本发明的实施例描述了用于布线具有多个引脚的标准单元的方法。该方法包括可以修改来自多个引脚的引脚的尺寸，其中，与至少一个引脚的原始位置相比，至少一个引脚与标准单元的边界间隔开的距离增加。该方法也包括将互连件从引脚布线至通孔，该通孔放置在位于引脚和边界之间的引脚轨上，并且在互连件和来自相邻标准单元的引脚之间插入切割线。该方法还包括验证切割线将互连与来自相邻标准单元的引脚分隔开至少预定距离。
在一些实施例中，所述标准单元包括所述标准单元的上部中的至少一个引脚、所述标准单元的中部中的至少一个引脚以及所述标准单元的下部中的至少一个引脚；以及其中，所述标准单元的中部中的所述至少一个引脚包括与所述至少一个引脚的原始位置相比，与所述标准单元的边界间隔开的距离增加的所述至少一个引脚。
在一些实施例中，所述标准单元的上部中的所述至少一个引脚和所述标准单元的下部中的所述至少一个引脚比所述标准单元的中部中的所述至少一个引脚更靠近所述标准单元的边界。
在一些实施例中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚中的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
在一些实施例中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件与所述通孔之间的最小距离要求。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
在一些实施例中，响应于所述互连件与所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，所述方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。本发明的实施例描述了具有存储器和处理器的系统。存储器被配置为存储指令。当执行指令时，处理器被配置为实施用于布线具有多个引脚的标准单元的操作。该操作包括修改来自多个引脚的引脚的尺寸，其中，与至少一个引脚的原始位置相比，至少一个引脚与标准单元的边界间隔开的距离增加。该操作也包括将互连从引脚布线至放置在位于引脚和边界之间的引脚轨上的通孔，并且在互连和来自相邻标准单元的引脚之间插入切割线。该操作还包括验证切割线将互连与来自相邻标准单元的引脚分隔开至少预定距离。
在一些实施例中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
在一些实施例中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件和所述通孔之间的最小距离要求。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
在一些实施例中，响应于所述互连件和所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，所述方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。
本发明的实施例描述了一种其上存储有指令的非暂时性计算机可读介质，当由计算机器件执行时，使该计算机器件实施操作。该操作包括修改来自多个引脚的引脚的尺寸，其中，与至少一个引脚的原始位置相比，至少一个引脚与标准单元的边界间隔开的距离增加。该操作也包括将互连从引脚布线至放置在位于引脚和边界之间的引脚轨上的通孔，并且在互连和来自相邻标准单元的引脚之间插入切割线。该操作还包括验证切割线将互连与来自相邻标准单元的引脚分隔开至少预定距离。
在一些实施例中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
在一些实施例中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件和所述通孔之间的最小距离要求。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
在一些实施例中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
在一些实施例中，响应于所述互连件和所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，所述方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。
应该理解，公开的具体实施方式部分，而不是摘要，旨在用于解释权利要求。本公开的摘要部分可以阐述预期的一个或多个但不是全部的示例性实施例，并且因此不旨在限制所附权利要求。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种用于对具有多个引脚的标准单元进行布线的方法，所述方法包括：
修改所述多个引脚中的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与所述标准单元的边界间隔开的距离增加；
将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚与所述边界之间的引脚轨上；以及
在所述互连件与来自相邻标准单元的至少一个引脚之间插入切割线，其中，所述切割线将所述互连件与来自所述相邻标准单元的至少一个引脚分隔开至少预定距离，并且，所述修改、所述布线和所述插入中的至少一个由处理器实施。
2.根据权利要求1所述的方法，
其中，所述标准单元包括所述标准单元的上部中的至少一个引脚、所述标准单元的中部中的至少一个引脚以及所述标准单元的下部中的至少一个引脚；以及
其中，所述标准单元的中部中的所述至少一个引脚包括与所述至少一个引脚的原始位置相比，与所述标准单元的边界间隔开的距离增加的所述至少一个引脚。
3.根据权利要求2所述的方法，其中，所述标准单元的上部中的所述至少一个引脚和所述标准单元的下部中的所述至少一个引脚比所述标准单元的中部中的所述至少一个引脚更靠近所述标准单元的边界。
4.根据权利要求1所述的方法，其中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚中的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
5.根据权利要求1所述的方法，其中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件与所述通孔之间的最小距离要求。
6.根据权利要求1所述的方法，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
7.根据权利要求1所述的方法，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
8.根据权利要求1所述的方法，其中，响应于所述互连件与所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，所述方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。
9.一种计算机系统，包括：
存储器，被配置为存储指令；以及
处理器，当执行指令时，被配置为实施用于对具有多个引脚的标准单元进行布线的操作，所述操作包括：
修改来自所述多个引脚的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与所述标准单元的边界间隔开的距离增加；
将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚和所述边界之间的引脚轨上；
在所述互连件和来自相邻标准单元的至少一个引脚之间插入切割线；和
验证所述切割线将所述互连件与所述相邻标准单元的至少一个引脚分隔开至少预定距离。
10.根据权利要求9所述的计算机系统，其中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
11.根据权利要求9所述的计算机系统，其中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件和所述通孔之间的最小距离要求。
12.根据权利要求9所述的计算机系统，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
13.根据权利要求9所述的计算机系统，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
14.根据权利要求9所述的计算机系统，其中，响应于所述互连件和所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。
15.一种其上存储有指令的非暂时性计算机可读介质，当由计算机器件执行所述指令时，使所述计算机器件实施以下操作，包括：
修改来自多个引脚的至少一个引脚的尺寸，其中，与所述至少一个引脚的原始位置相比，所述至少一个引脚与标准单元的边界间隔开的距离增加；
将互连件从所述至少一个引脚布线至通孔，所述通孔放置在位于所述至少一个引脚和所述边界之间的引脚轨上；
在所述互连件和来自相邻标准单元的所述至少一个引脚之间插入切割线；以及
验证所述切割线将所述互连件与所述相邻标准单元的至少一个引脚分隔开至少预定距离。
16.根据权利要求15所述的非暂时性计算机可读介质，其中，修改所述至少一个引脚的尺寸包括修改来自所述多个引脚的其它引脚的尺寸，其中，所述其它引脚与所述标准单元的边界间隔开的距离与所述至少一个引脚与所述标准单元的边界间隔开的距离相同。
17.根据权利要求15所述的非暂时性计算机可读介质，其中，修改所述至少一个引脚的尺寸包括将所述至少一个引脚与所述标准单元的边界间隔开最小距离，并且，所述最小距离基于(i)所述切割线的宽度尺寸，(ii)所述通孔的宽度尺寸的一半，以及(iii)所述互连件和所述通孔之间的最小距离要求。
18.根据权利要求15所述的非暂时性计算机可读介质，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的边界上。
19.根据权利要求15所述的非暂时性计算机可读介质，其中，对所述互连件进行布线包括将所述互连件从所述至少一个引脚布线至放置在所述引脚轨上的所述通孔，所述引脚轨位于所述标准单元的外部。
20.根据权利要求15所述的非暂时性计算机可读介质，其中，响应于所述互连件和所述相邻标准单元的至少一个引脚之间的间隔小于预定距离，方法还包括重新修改来自所述多个引脚的所述至少一个引脚的尺寸、对所述互连件进行重新布线或它们的组合。
CN201810980362.XA 2017-09-29 2018-08-27 标准单元的布线方法及其相关的计算机系统和指令 Active CN109582997B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565262P 2017-09-29 2017-09-29
US62/565,262 2017-09-29
US15/966,507 US10559558B2 (en) 2017-09-29 2018-04-30 Pin modification for standard cells
US15/966,507 2018-04-30

Publications (2)

Publication Number Publication Date
CN109582997A CN109582997A (zh) 2019-04-05
CN109582997B true CN109582997B (zh) 2022-11-11

Family

ID=65898024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810980362.XA Active CN109582997B (zh) 2017-09-29 2018-08-27 标准单元的布线方法及其相关的计算机系统和指令

Country Status (4)

Country Link
US (3) US10559558B2 (zh)
KR (1) KR102238312B1 (zh)
CN (1) CN109582997B (zh)
TW (1) TWI687826B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559558B2 (en) * 2017-09-29 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pin modification for standard cells
CN114730353A (zh) * 2019-12-09 2022-07-08 美商新思科技有限公司 使用具有金属线的单元进行电路设计
US10997350B1 (en) * 2020-07-02 2021-05-04 International Business Machines Corporation Semiconductor circuit design and unit pin placement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752368A (zh) * 2008-12-18 2010-06-23 台湾积体电路制造股份有限公司 具有可变设计规则的标准单元架构和方法
KR20130129450A (ko) * 2011-03-30 2013-11-28 시놉시스, 인크. 표준 셀 설계들에서의 전력 라우팅
KR20170015070A (ko) * 2015-07-30 2017-02-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296488B (en) 2004-12-24 2008-05-01 Hon Hai Prec Ind Co Ltd Pin connecting structure and method for modifying pin definiens thereof
FR2886746B1 (fr) 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
JP4796817B2 (ja) * 2005-10-31 2011-10-19 エルピーダメモリ株式会社 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
JP5638760B2 (ja) * 2008-08-19 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US8136072B2 (en) * 2008-11-03 2012-03-13 Arm Limited Standard cell placement
US8307321B2 (en) * 2009-03-20 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion
US8661392B2 (en) * 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8612914B2 (en) * 2011-03-23 2013-12-17 Synopsys, Inc. Pin routing in standard cells
US10192859B2 (en) * 2011-05-11 2019-01-29 Texas Instruments Incorporated Integrated circuits and processes for protection of standard cell performance from context effects
US20140040847A1 (en) * 2012-08-01 2014-02-06 Lsi Corporation System and method for generating physical deterministic boundary interconnect features for dual patterning technologies
EP2728499A1 (en) 2012-10-31 2014-05-07 NP Komplete Technologies B.V. Design rule checking
US9345132B2 (en) * 2013-02-07 2016-05-17 Global Unichip Corp. Substrate structure and the process manufacturing the same
US9563731B2 (en) * 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments
US9122830B2 (en) * 2013-06-03 2015-09-01 Globalfoundries Inc. Wide pin for improved circuit routing
US10083269B2 (en) * 2013-11-19 2018-09-25 Arm Limited Computer implemented system and method for generating a layout of a cell defining a circuit component
KR102415952B1 (ko) * 2015-07-30 2022-07-05 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
US10169515B2 (en) * 2015-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Layout modification method and system
US10262981B2 (en) * 2016-04-29 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US9977854B2 (en) * 2016-07-12 2018-05-22 Ati Technologies Ulc Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary
US10268796B2 (en) * 2016-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for pin layout
US10559558B2 (en) 2017-09-29 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pin modification for standard cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752368A (zh) * 2008-12-18 2010-06-23 台湾积体电路制造股份有限公司 具有可变设计规则的标准单元架构和方法
KR20130129450A (ko) * 2011-03-30 2013-11-28 시놉시스, 인크. 표준 셀 설계들에서의 전력 라우팅
CN103518202A (zh) * 2011-03-30 2014-01-15 美商新思科技有限公司 标准单元设计中的电源布线
KR20170015070A (ko) * 2015-07-30 2017-02-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템

Also Published As

Publication number Publication date
TWI687826B (zh) 2020-03-11
KR20190038420A (ko) 2019-04-08
US11637098B2 (en) 2023-04-25
US11037920B2 (en) 2021-06-15
CN109582997A (zh) 2019-04-05
US20190103392A1 (en) 2019-04-04
US20210265336A1 (en) 2021-08-26
TW201915795A (zh) 2019-04-16
US20200152617A1 (en) 2020-05-14
KR102238312B1 (ko) 2021-04-13
US10559558B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
US11675954B2 (en) Method of designing a device
US11637098B2 (en) Pin modification for standard cells
US9536035B2 (en) Wide pin for improved circuit routing
US9087170B2 (en) Cell layout design and method
US20200126968A1 (en) Standard cell for removing routing interference between adjacent pins and device including the same
US11734481B2 (en) Metal cut optimization for standard cells
US11495619B2 (en) Integrated circuit device with improved layout
US20180165399A1 (en) Semiconductor device with fill cells
KR102320823B1 (ko) 집적 회로 및 그것의 레이아웃을 설계하는 방법
US20230253396A1 (en) Pin modification for standard cells
TW201926627A (zh) 製造半導體裝置的方法
US20210173998A1 (en) Through-Silicon Vias in Integrated Circuit Packaging
US11227084B2 (en) Multi-bit standard cell
US11935894B2 (en) Integrated circuit device with improved layout
CN109002570B (zh) 用于单元放置的方法以及执行该方法的计算机系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant