CN109728083A - 一种绝缘栅双极型晶体管及其制备方法、电气设备 - Google Patents
一种绝缘栅双极型晶体管及其制备方法、电气设备 Download PDFInfo
- Publication number
- CN109728083A CN109728083A CN201811464344.2A CN201811464344A CN109728083A CN 109728083 A CN109728083 A CN 109728083A CN 201811464344 A CN201811464344 A CN 201811464344A CN 109728083 A CN109728083 A CN 109728083A
- Authority
- CN
- China
- Prior art keywords
- layer
- type layer
- groove
- polysilicon
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims description 63
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000243 solution Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种绝缘栅双极型晶体管及其制备方法、电气设备，该绝缘栅双极型晶体管在沟槽内的多晶硅层刻蚀形成两个多晶硅层，并且在沟槽的底部增设了N型层以及P型层，电流路径除了具备传统宽沟槽的绝缘栅双极型晶体管的构造的电流路径外，还新增了沟槽底部侧壁的沟道电流，沟道底部中间的PNP结构的电流，因此，在相同的面积下，本发明中的沟槽的通电能力更强。
Description
技术领域
本发明涉及到电气技术领域，尤其涉及到一种绝缘栅双极型晶体管及其制备方法、电气设备。
背景技术
目前宽沟槽结构的绝缘栅双极型晶体管与窄沟槽结构的绝缘栅双极型晶体管，除了沟槽宽度不同，其他结构类似，如图1中所示，其结构具体包括：沟槽底部部分及侧边下部分是一层N型层1，位于沟槽侧边中间部分是P型层2，而沟槽侧面上部分是N型层1。
相对于窄沟槽(沟槽)绝缘栅双极型晶体管，宽沟槽-绝缘栅双极型晶体管这种结构在几个方面有优势：发射极导电区域面积占比更低，减小沟道密度，使得短路电流降低，使得器件短路特性更优。同时也导致栅极-发射极间电容降低，加快器件的开启速度。因为沟槽更长，这使得沟槽的刻蚀等工艺难度降低。但同时绝缘栅双极型晶体管这种结构也有其缺点：沟道密度低，相当于相同面积的原胞，导通电流变小，沟槽面积占比增加，增加栅极-集电极间电容，导致米勒平台电容增加，使得开关损耗增加。
发明内容
本发明提供了一种绝缘栅双极型晶体管及其制备方法、电气设备，用以提高绝缘栅双极型晶体管的通电能力。
本发明提供了一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括：第一P型层，与所述第一P型层层叠设置的第一N型层，与所述第一N型层层叠设置的N-层，与所述N-层层叠的第二P型层；还包括沟槽，所述沟槽贯穿所述第二P型层及部分所述N-层；
还包括位于所述沟槽内且对称设置的多晶硅层，且两个多晶硅层间隔设置；
包裹每个多晶硅层的绝缘介质层；
位于所述沟槽两侧，且镶嵌在所述第二P型层的第二N型层；所述第二N形层与所述多晶硅层一一对应；
位于所述沟槽下方，且镶嵌在所述N-层内的第三N型层以及包裹所述第三N型层的第三P型层；
其中，所述第三N型层部分位于所述两个多晶硅层之间的间隙；
所述第三P型层的宽度小于所述两个多晶硅层之间的最大距离。
在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
在具体设置时，所述第三N型层的个数为两个，且两个第三N型层分别与所述两个多晶硅层一一对应、部分重叠。更进一步的提高了导电的能力。
在具体设置时，所述两个第三N型层沿所述沟槽的中心线对称设置。
在具体设置时，所述第三N型层侧的多晶硅层为L形的多晶硅层。
在具体设置时，所述绝缘介质层为与氧化层。
在具体设置时，沿所述沟槽的宽度方向上，每个第二N型层与对应的多晶硅层部分重叠。
本发明还提供了一种上述的绝缘栅双极型晶体管的制备方法，该制备方法包括以下步骤：
在N-层上开设沟槽；
在沟槽内制备绝缘介质层；
在绝缘层上制备多晶硅层；并刻蚀形成的多晶硅层形成两个对称且间隔设置的多晶硅层；
在每个多晶硅层上制备绝缘介质层；
在N-层上进行P注入，形成第二P型层及第三P型层；其中，第二P型层位于所述沟槽的两侧，第三P型层位于所述沟槽的下方，且所述第三P型层的宽度小于所述两个多晶硅层之间的最大距离；
注入N+，形成第二N型层及第三N型层；其中，所述第二N型层位于所述沟槽的两侧且被第二P型层一一对应包裹；第三N型层被所述第三P型层包裹，且所述第三N型层部分位于所述两个多晶硅层之间的间隙；
在N-层背离所述沟槽的一侧形成第一N型层；
在所述第一N型层上形成第一P型层。
在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
其中所述注入N+，形成第二N型层及第三N型层。
本发明还提供了一种控制器，该控制器包括上述任一项所述的绝缘栅双极型晶体管。
在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
本发明还提供了一种电气设备，该电气设备包括上述任一项所述的绝缘栅双极型晶体管。
在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
附图说明
图1为现有技术中绝缘栅双极型晶体管的结构示意图；
图2为本发明实施例提供的绝缘栅双极型晶体管的结构示意图；
图3a～图3k为本发明实施例提供的绝缘栅双极型晶体管的制备流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
首先参考图2，图2示出了本发明实施例提供的绝缘栅双极型晶体管的结构示意图。
在本发明实施例提供的绝缘栅双极型晶体管包括多层结构。如图2中所示，该绝缘栅双极型晶体管采用层叠的方式设置有多层，以图2所示的绝缘栅双极型晶体管的方式方向为参考方向，由下到上依次层叠了第一P型层10、第一N型层20、N-层30、第二P型层40；其中，第一N型层20层叠设置在第一P型层10，N-层30层叠在第一N型层20，第二P型层40层叠在N-层30。并且在第二P型层40中镶嵌了第二N型层50，在N-层30中镶嵌了第三P型层80，在第三P型层80中镶嵌了第三N型层90。且设置的第二P型层50、第二N型层50、第三N型层90以及第三P型层80与沟槽70的位置相关。为了方便描述，下面结合沟槽70的设置来说明上述N型层以及P型层之间的相对关系。
在具体设置时，如图2中所示，该绝缘栅双极型晶体管中的沟槽70贯穿了第二P型层40以及部分的N-层30，该沟槽70并未贯穿N-层30，沟槽70的底部与第一N型层20之间间隔有N-层30。在沟槽70内设置有两个多晶硅层60，且在设置该多晶硅层60时，两个多晶硅层60间隔设置，且呈对称的方式排列。如图2中所示，该多晶硅层60为L形的多晶硅层60，且两个多晶硅层60的折弯方向相对，并且多晶硅层60在设置时，沿沟槽70的侧壁以及底壁设置以形成L形。并且通过采用两个多晶硅层60之间间隔设置，包括包裹每个多晶硅层60的绝缘介质层。在具体设置该绝缘介质层时，该绝缘介质层可以为氧化层。
在具体设置第二N型层50与第二P型层40时，其与现有技术中的第二N型层50及第二P型层40类似。如图2中所示，第二N型层50及第二P形成均为两个，第二N形层与多晶硅层60一一对应且对称设置在沟槽70的两侧。在设置时，该第二P型层40的高度低于多晶硅层60的竖直部的高度，且第二N型层50镶嵌在第二P型层40中并靠近沟槽70的侧壁，该第二N型层50与多晶硅层60之间仅间隔上述的绝缘介质层。且在设置第二N型层50时，沿沟槽70的宽度方向上，每个第二N型层50与对应的多晶硅层60部分重叠，即如图2中所示，该第二N型层50与多晶硅层60之间部分重叠。
在具体设置第三P型层80以及第三N型层90时，如图2中所示，该第三P型层80以及第三N型层90的功能与上述中的第二P型层40及第二N型层50的功能相同。其中，第三P型层80在设置时，第三P型层80的宽度小于两个多晶硅层60之间的最大距离。且第三P型层80与多晶硅层60之间间隔绝缘介质层。在设置第三N型层90时，第三N型层90的个数可以为一个，也可以为两个。无论采用一个或者两个时，第三N型层90部分位于两个多晶硅层60之间的间隙，部分被其对应的多晶硅层60遮挡。在采用两个第三N型层90时，两个第三N型层90分别与两个多晶硅层60一一对应，部分与对应的多晶硅层60重叠。且两个第三N型层90沿沟槽70的中心线对称设置。
在上述技术方案中，通过采用两个多晶硅层60，使得在沟槽70的下方也可以设置N型层以及P型层，由于在沟槽70底部，增加了另一个电流路径，使得宽沟槽70绝缘栅双极型晶体管的电流通过能力增加，参考图2中所示，电流路径除了具备传统宽沟槽70的绝缘栅双极型晶体管的构造的电流路径外，还新增了沟槽70底部侧壁的沟道电流，以及底部两侧壁中间PNP结构的电流，因此，在相同的面积下，本发明中的沟槽70的通电能力更强。继续参考图2，相比与传统结构的绝缘栅双极型晶体管的击穿点集中在沟槽70拐角处，而本发明中，通过在沟槽70底部的注入结构(类似平面绝缘栅双极型晶体管结构PN结)，使得承受阻断电压比沟槽70侧面注入结构(传统绝缘栅双极型晶体管结构PN结)更加提前，击穿点在沟槽70底部的PN结附近，而因为其耐压参数主要取决于沟槽70底部的注入结构，所以这样便降低了对沟槽70的设计及生产工艺的要求。此外，由于将沟槽70底部的部分多晶硅层60刻蚀掉，减少了沟槽70底部多晶硅层60的面积，相当于减少了栅极与集电极之间的电容，更进一步的提高了绝缘栅双极型晶体管的性能。
此外，本发明还提供了一种上述的绝缘栅双极型晶体管的制备方法，如图3a～图3k所示，该制备方法包括以下步骤：
在N-层30上开设沟槽70；
在沟槽70内制备绝缘介质层；
在绝缘层上制备多晶硅层60；并刻蚀形成的多晶硅层60形成两个对称且间隔设置的多晶硅层60；
在每个多晶硅层60上制备绝缘介质层；
在N-层30上进行P注入，形成第二P型层40及第三P型层80；其中，第二P型层40位于沟槽70的两侧，第三P型层80位于沟槽70的下方，且第三P型层80的宽度小于两个多晶硅层60之间的最大距离；
注入N+，形成第二N型层50及第三N型层90；其中，第二N型层50位于沟槽70的两侧且被第二P型层40一一对应包裹；第三N型层90被第三P型层80包裹，且第三N型层90部分位于两个多晶硅层60之间的间隙；具体的，形成的第三N型层90的个数为两个，两个第三N型层90沿沟槽70的中心线对称设置；
在N-层30背离沟槽70的一侧形成第一N型层20；
在第一N型层20上形成第一P型层10。
在上述技术方案中，通过采用增设的第三P型层80及第三N型层90增加沟槽70的导电能力，因此，在采用宽沟槽70时，也使得绝缘栅双极型晶体管具有良好的导电能力。
下面结合附图对上述方案进行详细的说明。
步骤1、如图3a所示，沟槽刻蚀，沟槽刻蚀前，先在N型N-层上生长一层氧化层→涂胶显影→氧化层刻蚀→去胶→沟槽刻蚀。
步骤2、如图3b所示，栅极氧化层生长：较低的氧化层生长温度下，生长一层良好的栅极氧化层。
步骤3、如图3c所示，多晶硅淀积：整体淀积一层多晶硅层；
步骤4、如图3d所示，多晶硅刻蚀：为达到所需的多晶硅结构，进行多晶硅的刻蚀，刻蚀完后，再进行氧化层的刻蚀；
步骤5、如图3e所示，P注入：刻蚀多晶硅与氧化层后，表面需要生长一层氧化层，生长到合适的厚度再进行Pwell(P阱)注入，注入后激活(该注入同时也会对多晶硅进行注入掺杂，提升多晶硅导电性)；
步骤6、如图3f所示，N+注入：测量前一步激活后生长的一层氧化层厚度，若厚度过厚，需要先对氧化层进行刻蚀，再进行局部的N+(高浓度N型杂质)注入，注入后激活；
步骤7、如图3g所示，NSG(无掺杂的硅玻璃)淀积，在表面淀积一层NSG，并进行高温reflow(回流)，使形貌更平缓，有利于后续的Contact(接触孔)刻蚀；
步骤8、如图3h所示，Contact刻蚀，正面Gate(栅极不在该示意图体现)及Emitter(发射极)电极进行开口；
步骤9、如图3i所示，金属淀积：将Gate(栅极)与Emitter(发射极)电极表面淀积金属，引出到芯片表面(后续芯片封装wire bonding-引线键合步骤，会在金属电极上打线，将电极引出到封装成品的引脚)；
步骤10、如图3j所示，背面注入，正面工艺完成后进行背面N+/P+注入(材料若选择本身就有FS(Field Stop场截止)层的外延N-层，可以省去N+注入步骤)，后再进行热激活，最后在背面形成一层N+型FS层与一层P+型层(薄片在背面注入前需要进行减薄)；
步骤11、如图3k所示，背面金属淀积：为使芯片背面集电极导电优良以及匹配后续封装die bonding-上芯步骤的工艺，考虑合适的背面金属工艺(金属的种类、顺序、厚度、工艺条件……)，以达到所需的目的和要求。
本发明还提供了一种控制器，该控制器包括上述任一项的绝缘栅双极型晶体管。在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
本发明还提供了一种电气设备，该电气设备包括上述任一项的绝缘栅双极型晶体管。该电气设备可以为白色家电、空调、洗衣机、电磁炉、电饭煲等。或者还可以为汽车。在上述技术方案中，通过采用增设的第三P型层及第三N型层增加沟槽的导电能力，因此，在采用宽沟槽时，也使得绝缘栅双极型晶体管具有良好的导电能力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种绝缘栅双极型晶体管，其特征在于，包括：第一P型层，与所述第一P型层层叠设置的第一N型层，与所述第一N型层层叠设置的N-层，与所述N-层层叠的第二P型层；还包括沟槽，所述沟槽贯穿所述第二P型层及部分所述N-层；
还包括位于所述沟槽内的多晶硅层，两个多晶硅层间隔设置；
包裹每个多晶硅层的绝缘介质层；
位于所述沟槽两侧，且镶嵌在所述第二P型层的第二N型层；所述第二N形层与所述多晶硅层一一对应；
位于所述沟槽下方，且镶嵌在所述N-层内的第三N型层以及包裹所述第三N型层的第三P型层；
其中，所述第三N型层部分位于所述两个多晶硅层之间的间隙；
所述第三P型层的宽度小于所述两个多晶硅层之间的最大距离。
2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第三N型层的个数为两个或一个，且第三N型层与所述两个多晶硅层一一对应,部分重叠。
3.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第三N型层侧的多晶硅层为L形的多晶硅层。
4.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述绝缘介质层为氧化层。
5.如权利要求1～4任一项所述的绝缘栅双极型晶体管，其特征在于，沿所述沟槽的宽度方向上，每个第二N型层与对应的多晶硅层部分重叠。
6.一种如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
在N-层上开设沟槽；
在沟槽内制备绝缘介质层；
在绝缘层上制备多晶硅层；并刻蚀形成的多晶硅层形成两个间隔设置的多晶硅层；
在每个多晶硅层上制备绝缘介质层；
在N-层上进行P注入，形成第二P型层及第三P型层；其中，第二P型层位于所述沟槽的两侧，第三P型层位于所述沟槽的下方，且所述第三P型层的宽度小于所述两个多晶硅层之间的最大距离；
注入N+，形成第二N型层及第三N型层；其中，所述第二N型层位于所述沟槽的两侧且被第二P型层一一对应包裹；第三N型层被所述第三P型层包裹，且所述第三N型层部分位于所述两个多晶硅层之间的间隙；
在N-层背离所述沟槽的一侧形成第一N型层；
在所述第一N型层上形成第一P型层。
7.如权利要求6所述的制备方法，其特征在于，还包括：所述注入N+，形成第二N型层及第三N型层。
8.一种控制器，其特征在于，包括如权利要求1～5任一项所述的绝缘栅双极型晶体管。
9.一种电气设备，其特征在于，包括如权利要求1～5任一项所述的绝缘栅双极型晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811464344.2A CN109728083A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法、电气设备 |
| PCT/CN2019/110322 WO2020114073A1 (zh) | 2018-12-03 | 2019-10-10 | 绝缘栅双极型晶体管及其制备方法、电气设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811464344.2A CN109728083A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法、电气设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109728083A true CN109728083A (zh) | 2019-05-07 |
Family
ID=66295215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811464344.2A Pending CN109728083A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法、电气设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109728083A (zh) |
| WO (1) | WO2020114073A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020114073A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管及其制备方法、电气设备 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141505A (ja) * | 2000-10-31 | 2002-05-17 | Shindengen Electric Mfg Co Ltd | 電界効果トランジスタ |
| CN1396663A (zh) * | 2001-07-17 | 2003-02-12 | 华瑞股份有限公司 | 绝缘双极性栅晶体管装置及制法、控制其切换速率的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831330B2 (en) * | 2015-03-05 | 2017-11-28 | Infineon Technologies Americas Corp. | Bipolar semiconductor device having a deep charge-balanced structure |
| JP6367760B2 (ja) * | 2015-06-11 | 2018-08-01 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
| CN107527811B (zh) * | 2016-06-21 | 2020-07-10 | 无锡华润上华科技有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
| CN206976353U (zh) * | 2017-07-19 | 2018-02-06 | 无锡新洁能股份有限公司 | 一种优化终端结构的沟槽型半导体器件 |
| CN108183130B (zh) * | 2017-12-27 | 2020-05-01 | 电子科技大学 | 带有p型埋层的双栅载流子储存性igbt器件 |
| CN109728083A (zh) * | 2018-12-03 | 2019-05-07 | 珠海格力电器股份有限公司 | 一种绝缘栅双极型晶体管及其制备方法、电气设备 |
-
2018
- 2018-12-03 CN CN201811464344.2A patent/CN109728083A/zh active Pending
-
2019
- 2019-10-10 WO PCT/CN2019/110322 patent/WO2020114073A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141505A (ja) * | 2000-10-31 | 2002-05-17 | Shindengen Electric Mfg Co Ltd | 電界効果トランジスタ |
| CN1396663A (zh) * | 2001-07-17 | 2003-02-12 | 华瑞股份有限公司 | 绝缘双极性栅晶体管装置及制法、控制其切换速率的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020114073A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管及其制备方法、电气设备 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020114073A1 (zh) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| CN109037312A (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN102420252A (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
| CN202434522U (zh) | 肖特基二极管的终止区沟槽结构 | |
| CN109728083A (zh) | 一种绝缘栅双极型晶体管及其制备方法、电气设备 | |
| CN103887338A (zh) | 一种适用于深槽超结器件的结终端及其制备方法 | |
| CN102136497B (zh) | 集成的共源极功率mosfet器件及其制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN211265483U (zh) | 一种功率半导体器件 | |
| CN208674122U (zh) | 一种带有屏蔽栅的超结igbt | |
| TWI644428B (zh) | Vdmos及其製造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN108922888A (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN209626219U (zh) | 一种半导体功率器件 | |
| CN209626228U (zh) | 一种削减光罩层数的半导体功率器件 | |
| CN210805779U (zh) | 具有阶梯型氧化层的屏蔽栅mos器件终端结构 | |
| CN210156381U (zh) | 一种具有截止环结构的功率半导体器件 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN104733392A (zh) | 用于绝缘体上硅射频开关器件结构的制造方法 | |
| CN110459612A (zh) | 具有浮岛结构的高压屏蔽栅mosfet和制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190507 |
|
| RJ01 | Rejection of invention patent application after publication |