CN110459612A - 具有浮岛结构的高压屏蔽栅mosfet和制作方法 - Google Patents

具有浮岛结构的高压屏蔽栅mosfet和制作方法 Download PDF

Info

Publication number
CN110459612A
CN110459612A CN201910765355.2A CN201910765355A CN110459612A CN 110459612 A CN110459612 A CN 110459612A CN 201910765355 A CN201910765355 A CN 201910765355A CN 110459612 A CN110459612 A CN 110459612A
Authority
CN
China
Prior art keywords
layer
groove
grid
type
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910765355.2A
Other languages
English (en)
Inventor
钱振华
张艳旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Orange Microelectronics Technology Co Ltd
Original Assignee
Wuxi Orange Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Orange Microelectronics Technology Co Ltd filed Critical Wuxi Orange Microelectronics Technology Co Ltd
Priority to CN201910765355.2A priority Critical patent/CN110459612A/zh
Publication of CN110459612A publication Critical patent/CN110459612A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及属于半导体器件的制造技术领域，具体是一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法。具有浮岛结构的高压屏蔽栅MOSFET包括：半导体基板，所述半导体基板包括N型衬底和生长在N型衬底上的外延层，所述外延层包括下外延层和生长在所述下外延层上的上外延层，所述下外延层中设有P型浮岛区；所述上外延层中开设有沟槽，所述沟槽从第一主面向第二主面方向延伸；所述沟槽的上部为栅极区，沟槽的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述栅极区中设有栅极层和栅极氧化层；所述屏蔽栅区中设有屏蔽栅层和屏蔽栅氧化层；能够在获得高耐压时，由于采用低阻的下外延，所以又可以极大的降低导通电阻。

Description

具有浮岛结构的高压屏蔽栅MOSFET和制作方法
技术领域
本发明涉及属于半导体器件的制造技术领域，具体是一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法。
背景技术
屏蔽栅MOS是在传统的沟槽栅MOS基础上，利用厚氧化层和分立的屏蔽栅，实现横向辅助耗尽，从而可以利用更低阻的外延达到高耐压需求，降低导通电阻。
对于一般中低压的屏蔽栅MOSFET（如<100V）可以直接采用低阻单外延实现耐压；但是对于高压屏蔽栅MOSFET（如100V-300V），往往需要双外延来增加耐压，且下层外延的电阻率要远高于上层外延的电阻率，这会极大的增加导通电阻。由于导通电阻和击穿电压是矛盾关系或者折中关系，即导通电阻的降低受击穿电压的限制，然而现有技术中通常采用的降低导通电阻的手段同时也会限制件的耐压能力。
发明内容
为了解决现有技术中存在的不足，本发明提供一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法，所述具有浮岛结构的高压屏蔽栅MOSFET和制作方法能够在获得高耐压时，由于采用更低电阻率的下外延，所以又可以极大的降低导通电阻。
根据本发明的技术方案，作为本发明的第一方面：
提供一种具有浮岛结构的高压屏蔽栅MOSFET，所述具有浮岛结构的高压屏蔽栅MOSFET包括：
半导体基板，所述半导体基板包括N型衬底和生长在N型衬底上的外延层，所述外延层包括下外延层和生长在所述下外延层上的上外延层，所述上外延层的上表面为所述半导体基板的第一主面，N型衬底的下表面为所述半导体基板的第二主面，所述下外延层中设有P型浮岛区；
所述上外延层中开设有沟槽，所述沟槽从第一主面向第二主面方向延伸；
所述沟槽的上部为栅极区，沟槽的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述栅极区中设有栅极层和栅极氧化层；所述屏蔽栅区中设有屏蔽栅层和屏蔽栅氧化层；
所述沟槽两侧的上外延层中设有P型体区，所述P型体区上设有N型源极区，所述半导体基板的第一主面上设有绝缘介质层，所述绝缘介质层中开设有接触孔，所述接触孔的下端依次穿过N型源极区和P型体区，所述接触孔中填充有金属，所述绝缘介质层上设有金属层，所述接触孔中填充的金属将金属层、N型源极区和P型体区连通。
进一步地，所述沟槽的槽底伸入所述下外延层中1~2μm。
进一步地，所述P型浮岛区有多个，则多个P型浮岛区在所述下外延层（2）中从下至上依次间隔设置。
进一步地，所述屏蔽栅氧化层的厚度为：3000A~10000A。
进一步地，所述栅极氧化层的厚度为：500A~1000A。
作为本发明的第二方面：
提供一种具有浮岛结构的高压屏蔽栅MOSFET的制作方法，所述具有浮岛结构的高压屏蔽栅MOSFET的制作方法具体包括：
S1：提供N型衬底，在所述N型衬底上第一次外延生长出下外延层，在第一次外延生长出的下外延层中进行P型离子注入；
S2：高温推结，注入的P离子形成P型浮岛区；
S3：在下外延层上表面外延生长出上外延层；
S4：在所述上外延层中刻蚀沟槽，所述沟槽从上外延层上表面向下延伸至所述下外延层中；
S5：在所述沟槽的表面生长出第一氧化层；
S6：在所述沟槽的下部注入多晶硅并刻蚀，从而在所述沟槽的下部形成屏蔽栅层；
S7：刻蚀去除沟槽上部表面的第一氧化层，保留屏蔽栅层的两侧和底面的第一氧化层，从而形成屏蔽栅氧化层；
S8：在所述沟槽上部表面生长出栅极氧化层，且在屏蔽栅层上表面形成用于将屏蔽栅层和栅极层隔离的氧化层；
S9：在所述沟槽上部填充多晶硅并刻蚀，形成栅极层；
S10：在沟槽的两侧分别注入P型杂质形成P型体区，在所述P型体区上注入N型杂质形成N型源极区；
S11：在上外延层上表面沉淀绝缘介质层，并在所述绝缘介质层上刻蚀出依次穿过N型源极区和P型体区的接触孔；
S12：在所述接触孔中填充金属，并在所述绝缘介质层上沉淀金属层；填充在所述接触孔中的金属分别与金属层、N型源极区和P型体区接触。
进一步地，在S1所述步骤之后，S2所述步骤之前还进行：
在第一次外延生长出的下外延层上进行第二次外延。
进一步地，在第二次外延生长出的下外延层中进行P型离子注入。
进一步地，在第二次外延生长出的下外延层上表面进行第三次外延。
进一步地，所述沟槽的槽底伸入所述下外延层中1~2μm；所述屏蔽栅氧化层的厚度为：3000A~10000A；所述栅极氧化层的厚度为：500A~1000A。
从以上所述可以看出，本发明提供的具有浮岛结构的高压屏蔽栅MOSFET，与现有技术相比具备以下优点：器件耐压时，原来只有如图2所示Y方向的电荷耗尽，但是增加了P型浮岛结构之后，存在X方向的电荷辅助耗尽，这会极大的优化电场分布，原先下外延层2中电场是个三角形分布（图2虚线），现在变成类似矩形的分布（图2实线），可以提高器件耐压；由于电场的优化，在获得高耐压时，可以采用更低电阻率的下外延，所以又可以极大的降低导通电阻。
附图说明
图1为本发明第一方面的结构示意图。
图2为本发明图1中Y方向的电场分布图。
1. N型衬底，2. 下外延层，3. 上外延层，4. P型浮岛区，5. 沟槽，511. 栅极层，512. 栅极氧化层，521. 屏蔽栅层，522. 屏蔽栅氧化层，6. P型体区，7. N型源极区，8. 绝缘介质层，9. 接触孔，10. 金属层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
现有的MOS结构包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成。
作为本发明的第一方面，提供一种具有浮岛结构的高压屏蔽栅MOSFET，所述具有浮岛结构的高压屏蔽栅MOSFET包括：
半导体基板，所述半导体基板包括N型衬底1和生长在N型衬底1上的外延层，所述外延层包括下外延层2和生长在所述下外延层2上的上外延层3，所述下外延层2中设有至少一个P型浮岛区4，若所述P型浮岛区4有多个，则多个P型浮岛区4在所述下外延层2中从下至上依次间隔设置，若图1所示以两个P型浮岛区4。所述上外延层3的上表面为所述半导体基板的第一主面，N型衬底1的下表面为所述半导体基板的第二主面；所述上外延层3中开设有沟槽5，所述沟槽5从第一主面向第二主面方向延伸，且所述沟槽5的槽底伸入所述下外延层2中1~2μm。
所述沟槽5分为上部和下部，所述沟槽5的上部为栅极区，沟槽5的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述屏蔽栅区中设有屏蔽栅层521和位于所述屏蔽栅层521两侧和底面的屏蔽栅氧化层522，所述栅极区中设有栅极层511和位于所述栅极层511两侧的栅极氧化层512；所述栅极氧化层512和屏蔽栅氧化层522均位于所述沟槽5内壁上。所述屏蔽栅氧化层522的厚度为：3000A~10000A；所述栅极氧化层512的厚度为：500A~1000A。
所述沟槽5两侧的上外延层3中设有P型体区6，所述P型体区6上设有N型源极区7，所述半导体基板的第一主面上设有绝缘介质层8，所述绝缘介质层8中开设有接触孔9，所述接触孔9的下端依次穿过N型源极区7和P型体区6，所述接触孔9中填充有金属，所述绝缘介质层8上设有金属层10，所述接触孔9中填充的金属将金属层10、N型源极区7和P型体区6连通。
所述P型浮岛区4有多个，则多个P型浮岛区4在所述下外延层2中从下至上依次间隔设置。
可以理解的是：器件耐压时，原来只有如图2所示Y方向的电荷耗尽，但是增加了P型浮岛结构之后，存在X方向的电荷辅助耗尽，这会极大的优化电场分布，原先下外延层2中电场是个三角形分布（图2虚线），现在变成类似矩形的分布（图2实线），可以提高器件耐压；由于电场的优化，在获得高耐压时，可以采用更低电阻率的下外延，所以又可以极大的降低导通电阻。
作为本发明的第二方面，提供一种具有浮岛结构的高压屏蔽栅MOSFET的制作方法，
所述具有浮岛结构的高压屏蔽栅MOSFET的制作方法具体包括：
S1：提供N型衬底1，在所述N型衬底1上第一次外延生长出下外延层2，在第一次外延生长出的下外延层2中进行P型离子注入；
S2：高温推结，注入的P离子形成P型浮岛区4；
S3：在下外延层2上表面外延生长出上外延层3；
S4：在所述上外延层3中刻蚀沟槽5，所述沟槽5从上外延层3上表面向下延伸至所述下外延层2中；
S5：在所述沟槽5的表面生长出第一氧化层；
S6：在所述沟槽5的下部注入多晶硅并刻蚀，从而在所述沟槽5的下部形成屏蔽栅层521；
S7：刻蚀去除沟槽5上部表面的第一氧化层，保留屏蔽栅层521的两侧和底面的第一氧化层，从而形成屏蔽栅氧化层522；
S8：在所述沟槽5上部表面生长出栅极氧化层512，且在屏蔽栅层521上表面形成用于将屏蔽栅层521和栅极层511隔离的氧化层；
S9：在所述沟槽5上部填充多晶硅并刻蚀，形成栅极层511；
S10：在沟槽5的两侧分别注入P型杂质形成P型体区6，在所述P型体区6上注入N型杂质形成N型源极区7；
S11：在上外延层3上表面沉淀绝缘介质层8，并在所述绝缘介质层8上刻蚀出依次穿过N型源极区7和P型体区6的接触孔9；
S12：在所述接触孔9中填充金属，并在所述绝缘介质层8上沉淀金属层10；填充在所述接触孔9中的金属分别与金属层10、N型源极区7和P型体区6接触。
在S1所述步骤之后，S2所述步骤之前还进行：
S210：在第一次外延生长出的下外延层2上进行第二次外延；在第二次外延生长出的下外延层2中进行P型离子注入。并且所述S210步骤根据电压需求可以进行多次。
在所述S210之后还进行S220：在第二次外延生长出的下外延层2上表面进行第三次外延。
上述所述沟槽5的槽底伸入所述下外延层2中1~2μm；所述屏蔽栅氧化层522的厚度为：3000A~10000A；所述栅极氧化层512的厚度为：500A~1000A。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有浮岛结构的高压屏蔽栅MOSFET，其特征在于，所述具有浮岛结构的高压屏蔽栅MOSFET包括：
半导体基板，所述半导体基板包括N型衬底（1）和生长在N型衬底（1）上的外延层，所述外延层包括下外延层（2）和生长在所述下外延层（2）上的上外延层（3），所述上外延层（3）的上表面为所述半导体基板的第一主面，N型衬底（1）的下表面为所述半导体基板的第二主面，所述下外延层（2）中设有P型浮岛区（4）；
所述上外延层（3）中开设有沟槽（5），所述沟槽（5）从第一主面向第二主面方向延伸；
所述沟槽（5）的上部为栅极区，沟槽（5）的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述栅极区中设有栅极层（511）和栅极氧化层（512）；所述屏蔽栅区中设有屏蔽栅层（521）和屏蔽栅氧化层（522）；
所述沟槽（5）两侧的上外延层（3）中设有P型体区（6），所述P型体区（6）上设有N型源极区（7），所述半导体基板的第一主面上设有绝缘介质层（8），所述绝缘介质层（8）中开设有接触孔（9），所述接触孔（9）的下端依次穿过N型源极区（7）和P型体区（6），所述接触孔（9）中填充有金属，所述绝缘介质层（8）上设有金属层（10），所述接触孔（9）中填充的金属将金属层（10）、N型源极区（7）和P型体区（6）连通。
2.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET，其特征在于，所述沟槽（5）的槽底伸入所述下外延层（2）中1~2μm。
3.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET，其特征在于，所述P型浮岛区（4）有多个，则多个P型浮岛区（4）在所述下外延层（2）中从下至上依次间隔设置。
4.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET，其特征在于，所述屏蔽栅氧化层（522）的厚度为：3000A~10000A。
5.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET，其特征在于，所述栅极氧化层（512）的厚度为：500A~1000A。
6.一种具有浮岛结构的高压屏蔽栅MOSFET的制作方法，其特征在于，所述具有浮岛结构的高压屏蔽栅MOSFET的制作方法具体包括：
S1：提供N型衬底（1），在所述N型衬底（1）上第一次外延生长出下外延层（2），在第一次外延生长出的下外延层（2）中进行P型离子注入；
S2：高温推结，注入的P离子形成P型浮岛区（4）；
S3：在下外延层（2）上表面外延生长出上外延层（3）；
S4：在所述上外延层（3）中刻蚀沟槽（5），所述沟槽（5）从上外延层（3）上表面向下延伸至所述下外延层（2）中；
S5：在所述沟槽（5）的表面生长出第一氧化层；
S6：在所述沟槽（5）的下部注入多晶硅并刻蚀，从而在所述沟槽（5）的下部形成屏蔽栅层（521）；
S7：刻蚀去除沟槽（5）上部表面的第一氧化层，保留屏蔽栅层（521）的两侧和底面的第一氧化层，从而形成屏蔽栅氧化层（522）；
S8：在所述沟槽（5）上部表面生长出栅极氧化层（512），且在屏蔽栅层（521）上表面形成用于将屏蔽栅层（521）和栅极层（511）隔离的氧化层；
S9：在所述沟槽（5）上部填充多晶硅并刻蚀，形成栅极层（511）；
S10：在沟槽（5）的两侧分别注入P型杂质形成P型体区（6），在所述P型体区（6）上注入N型杂质形成N型源极区（7）；
S11：在上外延层（3）上表面沉淀绝缘介质层（8），并在所述绝缘介质层（8）上刻蚀出依次穿过N型源极区（7）和P型体区（6）的接触孔（9）；
S12：在所述接触孔（9）中填充金属，并在所述绝缘介质层（8）上沉淀金属层（10）；填充在所述接触孔（9）中的金属分别与金属层（10）、N型源极区（7）和P型体区（6）接触。
7.如权利要求6所述的具有浮岛结构的高压屏蔽栅MOSFET的制作方法，其特征在于，在S1所述步骤之后，S2所述步骤之前还进行：
在第一次外延生长出的下外延层（2）上进行第二次外延。
8.如权利要求7所述的具有浮岛结构的高压屏蔽栅MOSFET的制作方法，其特征在于，在第二次外延生长出的下外延层（2）中进行P型离子注入。
9.如权利要求8所述的具有浮岛结构的高压屏蔽栅MOSFET的制作方法，其特征在于，在第二次外延生长出的下外延层（2）上表面进行第三次外延。
10.如权利要求8所述的具有浮岛结构的高压屏蔽栅MOSFET的制作方法，其特征在于，所述沟槽（5）的槽底伸入所述下外延层（2）中1~2μm；所述屏蔽栅氧化层（522）的厚度为：3000A~10000A；所述栅极氧化层（512）的厚度为：500A~1000A。
CN201910765355.2A 2019-08-19 2019-08-19 具有浮岛结构的高压屏蔽栅mosfet和制作方法 Pending CN110459612A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910765355.2A CN110459612A (zh) 2019-08-19 2019-08-19 具有浮岛结构的高压屏蔽栅mosfet和制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910765355.2A CN110459612A (zh) 2019-08-19 2019-08-19 具有浮岛结构的高压屏蔽栅mosfet和制作方法

Publications (1)

Publication Number Publication Date
CN110459612A true CN110459612A (zh) 2019-11-15

Family

ID=68487749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910765355.2A Pending CN110459612A (zh) 2019-08-19 2019-08-19 具有浮岛结构的高压屏蔽栅mosfet和制作方法

Country Status (1)

Country Link
CN (1) CN110459612A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309973A (zh) * 2020-10-27 2021-02-02 杭州士兰微电子股份有限公司 双向功率器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634093A (zh) * 2017-11-01 2018-01-26 苏州凤凰芯电子科技有限公司 一种具有渐变氧化层的屏蔽栅mos结构
CN107731908A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN108091685A (zh) * 2017-12-14 2018-05-29 福建晋润半导体技术有限公司 一种提高耐压的半超结mosfet结构及其制备方法
CN210429829U (zh) * 2019-08-19 2020-04-28 无锡橙芯微电子科技有限公司 具有浮岛结构的高压屏蔽栅mosfet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731908A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN107634093A (zh) * 2017-11-01 2018-01-26 苏州凤凰芯电子科技有限公司 一种具有渐变氧化层的屏蔽栅mos结构
CN108091685A (zh) * 2017-12-14 2018-05-29 福建晋润半导体技术有限公司 一种提高耐压的半超结mosfet结构及其制备方法
CN210429829U (zh) * 2019-08-19 2020-04-28 无锡橙芯微电子科技有限公司 具有浮岛结构的高压屏蔽栅mosfet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309973A (zh) * 2020-10-27 2021-02-02 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN112309973B (zh) * 2020-10-27 2023-11-21 杭州士兰微电子股份有限公司 双向功率器件及其制造方法

Similar Documents

Publication Publication Date Title
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
CN103094321B (zh) 二维屏蔽栅晶体管器件及其制备方法
CN103035721B (zh) 超级结器件及其制造方法
CN103035720B (zh) 超级结器件及其制作方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN105742185B (zh) 屏蔽栅功率器件及其制造方法
CN102832234B (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN104103690B (zh) 半导体器件和用于生产该半导体器件的方法
CN103887331B (zh) 高压igbt器件的vld终端及其制备方法
CN102569373B (zh) 一种具有低导通饱和压降的igbt及其制造方法
CN106449750A (zh) 半导体装置
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
CN110400846A (zh) 具有阶梯深槽屏蔽栅mos结构和制作方法
CN210429829U (zh) 具有浮岛结构的高压屏蔽栅mosfet
CN105762182A (zh) 具有高抗闩锁能力的igbt器件
CN110459612A (zh) 具有浮岛结构的高压屏蔽栅mosfet和制作方法
CN103151380A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN110416284A (zh) 一种沟槽型半导体功率器件终端保护结构及功率器件
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN104332488B (zh) 半导体器件终端、半导体器件及其制造方法
CN205789991U (zh) 沟槽型功率mosfet器件
CN204834631U (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN106816463A (zh) 一种终端结构、半导体器件及其制备方法
CN103426925B (zh) 低栅极电荷沟槽功率mos器件及制造方法
CN203118956U (zh) 一种沟槽型半导体功率器件及其终端保护结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination