CN109698187A - 半导体装置封装 - Google Patents

半导体装置封装 Download PDF

Info

Publication number
CN109698187A
CN109698187A CN201810223004.4A CN201810223004A CN109698187A CN 109698187 A CN109698187 A CN 109698187A CN 201810223004 A CN201810223004 A CN 201810223004A CN 109698187 A CN109698187 A CN 109698187A
Authority
CN
China
Prior art keywords
main body
conductive
semiconductor device
package main
device packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810223004.4A
Other languages
English (en)
Inventor
杨韶纶
谢有顺
郑佳宜
陈宏杰
黄世育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN109698187A publication Critical patent/CN109698187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体装置封装包含引线框架、电子组件、封装主体、至少一个导电通孔和一个导电层。所述引线框架包含焊盘、连接元件和多个引线。所述电子组件设置在所述焊盘上。所述封装主体包封所述电子组件和所述引线框架。所述至少一个导电通孔设置在所述封装主体中，电连接到所述连接元件并且暴露于所述封装主体。所述导电层设置在所述封装主体和所述导电通孔上。

Description

半导体装置封装
技术领域
本发明涉及一种半导体装置封装和一种用于制造所述半导体装置封装的方法，并且涉及一种包含电磁干扰(EMI)屏蔽罩的半导体装置封装。
背景技术
半导体装置封装可包含衬底、引线框架或其它载体。衬底可包含用于信号传输的多个导电层(例如，信号层、接地层等)。接地层和信号层可堆叠(例如，竖直堆叠)。EMI屏蔽罩可形成在衬底上并且电连接到接地层。
EMI屏蔽技术中的至少一些可适用于引线框架底座且适用于方形扁平无引线(QFN)和方形扁平封装件(QFP)。引线框架的接地引线和信号引线可处于相同高度，并且引线框架可实施某些对应特征以避免在形成EMI屏蔽罩时或稍后接地引线与信号引线之间发生短路。然而，此类引线框架结构可能是复杂且昂贵的。这种引线框架的生产率和刚性可能会减小。在形成这种引线框架的密封剂时或稍后，密封剂可能会发生翘曲和溢流。沟槽可形成在密封剂中以便于EMI屏蔽罩的形成，并且控制所述沟槽的大小可能具有挑战性。此外，沟槽的纵横比(AR比率)(宽度相对于深度)可相对大以促进通过溅射技术形成EMI屏蔽罩，这可对半导体装置封装的产量产生不利影响。
发明内容
在一或多个实施例中，半导体装置封装包含引线框架、电子组件、封装主体、至少一个导电通孔和一个导电层。引线框架包含焊盘(paddle)、连接元件和多个引线。电子组件设置在焊盘上。封装主体包封电子组件和引线框架。至少一个导电通孔设置在封装主体中，电连接到连接元件并且暴露于封装主体。导电层设置在封装主体和导电通孔上。
在一或多个实施例中，半导体装置封装包含引线框架、电子组件、封装主体、接地元件和导电层。引线框架包含焊盘、连接杆和多个引线。连接杆包含邻近焊盘并且连接到焊盘的第一部分，以及第二部分。第一部分设置在焊盘与第二部分之间。电子组件设置在焊盘上。封装主体包封电子组件和引线框架。封装主体具有上表面和与上表面相对的下表面。接地元件从封装主体的上表面延伸到连接杆的第一部分。导电层设置在封装主体的上表面上并且电连接到接地元件。
在一或多个实施例中，半导体装置封装包含引线框架、电子组件、封装主体、接地元件和导电层。引线框架包含焊盘和连接元件。电子组件设置在焊盘上。封装主体包封电子组件和引线框架。接地元件设置在封装主体中并且具有弯曲侧壁。接地元件电连接到连接元件。导电层设置在封装主体上并且电连接到接地元件。
附图说明
图1A是根据本发明的一些实施例的半导体装置封装的截面图。
图1B是根据本发明的一些实施例的如图1A所示的引线框架的俯视图。
图2是根据本发明的一些实施例的半导体装置封装的截面图。
图3是根据本发明的一些实施例的半导体装置封装的截面图。
图4是根据本发明的一些实施例的半导体装置封装的截面图。
图5是根据本发明的一些实施例的半导体装置封装的截面图。
图6A、图6B、图6C和图6D示出根据一些实施例的用于制造如图1A所示的半导体装置封装的方法。
图7A、图7B、图7C、图7D和图7E示出根据一些实施例的用于制造如图2所示的半导体装置封装的方法。
图8A、图8B、图8C和图8D示出根据一些实施例的用于制造如图4所示的半导体装置封装的方法。
图9是根据本发明的一些实施例的半导体装置封装的截面图。
图10A、图10B和图10C示出根据一些实施例的用于制造如图9所示的半导体装置封装的方法。
图11示出根据本发明的一些实施例的半导体装置封装的示意性屏蔽结构。
图12示出针对如图11所示的半导体装置封装的屏蔽结构模拟的屏蔽效率的五个曲线。
贯穿图式和具体实施方式使用共同参考数字以指示相同或类似元件。本发明的实施例将容易从结合附图进行的以下详细描述理解。
具体实施方式
除非另外规定，否则例如“上面”、“下面”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧部”、“高于”、“下部”、“上部”、“上方”、“下方”等空间描述是相对于图中所示的取向指示的。应理解，本文中所使用的空间描述是出于说明的目的，并且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此布置而有偏差。
图1A是根据本发明的一些实施例的半导体装置封装1的截面图。半导体装置封装1包含引线框架10、电子组件20、封装主体40、至少一个导电通孔80和一个导电层82。
图1B是根据本发明的一些实施例的图1A所示的引线框架10的俯视图。引线框架10包含焊盘12、多个连接元件14和多个引线16。连接元件14中的一或多者(例如，连接元件14中的每一者)可被设置成例如邻近或靠近引线框架10的拐角。在其它实施例中，连接元件14可设置在引线框架10除拐角外的一些部分中(例如，设置在引线框架10的边缘处)。在一或多个实施例中，引线框架10的材料可包含例如铜、另一金属或金属合金、或其它合适的导电材料。连接元件14包含至少一个连接杆141和至少一个接地引线142。连接元件14中的至少一者可充当接地点。
再次参考图1A，连接杆141包含邻近焊盘12并且连接到焊盘12的第一部分141a，以及第二部分141b。第一部分141a设置在焊盘12与第二部分141b之间。电子组件20设置在焊盘12上。在一或多个实施例中，电子组件20可包含半导体裸片。封装主体40包封电子组件20和引线框架10。在一或多个实施例中，封装主体40的材料可包含例如模制化合物或其它合适的材料。封装主体40具有上表面401u和与上表面401u相对的下表面401b。
至少一个导电通孔80从封装主体40的上表面401u延伸到封装主体40的下表面401b并且与连接元件14相接触以实现接地。导电通孔80可充当接地元件。在一或多个实施例中，用于接地的导电通孔80从封装主体40的上表面401u延伸到连接杆141的第一部分141a。代替或除了半蚀刻(局部蚀刻)到引线16的顶表面外，并为了避免引线框架10的复杂设计和较低产量，可实施形成在封装主体40中的导电通孔80。在一或多个实施例中，电连接到连接元件14的导电通孔80的数目可以是一个、两个、三个或更多。导电通孔80中的每一者可从封装主体40的上表面401u延伸到封装主体40的下表面401b。导电通孔80中的每一者与至少一个连接元件14相接触。
导电通孔80例如印刷和设置在封装主体40中，电连接到连接元件14，并且暴露于封装主体40。通过激光钻孔操作在封装主体40中形成用于容纳导电通孔80的腔，并且通过例如印刷操作形成导电通孔80，另外，由于能够避免用于在封装主体40中形成一或多个沟槽的工艺，因此可增加引线框架10的可用面积。
导电层82例如印刷和设置在封装主体40和导电通孔80上。导电层82设置在封装主体40的上表面401u上并且电连接到导电通孔80以实现接地。导电层82可充当屏蔽层。在一或多个实施例中，导电通孔80和/或导电层82的材料可包含例如导电膏、导电胶或其它合适的导电材料。
在一或多个实施例中，半导体装置封装1可以是QFN结构。形成在封装主体40中的导电通孔80可减小引线框架10的翘曲，原因是可省略引线框架10的顶表面中的凹陷(例如，使屏蔽层与信号层分离的凹陷)。此外，省略引线框架10的顶表面中的凹陷可帮助防止模制材料在模制工艺期间流入引线框架10的底部(这可能会影响引线16的导电属性)。
图2是根据本发明的一些实施例的半导体装置封装2的截面图。图2所示的半导体装置封装2类似于图1A所示的半导体装置封装1，并且可从以下描述省略对相同编号组件的多余描述。半导体装置封装2包含引线框架10、电子组件20、封装主体40、至少一个导电通孔80、导电层82和导电壁84。
引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。导电壁84从导电层82延伸并且从上表面401u延伸到封装主体40中。连接元件14包含至少一个连接杆141和至少一个接地引线142。连接元件14可充当接地点。
导电壁84包围电子组件20并且穿过导电层82电连接到至少一个导电通孔80。导电壁84可充当屏蔽元件。导电壁84还至少部分地包围半导体装置封装2的边缘。导电通孔80设置在导电壁84与电子组件20之间。在一或多个实施例中，导电壁84的材料可包含例如导电膏、导电胶或其它合适的导电材料。导电通孔80沿着至少一个方向(例如，沿着连接元件14的一部分的整个宽度)覆盖(例如，完全覆盖)连接元件14的部分。在一或多个实施例中，导电通孔80的宽度小于、等于或大于连接杆141的宽度。在一或多个实施例中，导电通孔80的宽度小于、等于或大于接地引线142的宽度。封装主体40设置在导电壁84与引线16之间并且使其分离。在一或多个实施例中，导电壁84与连接元件14分离并且不接触连接元件14。
图3是根据本发明的一些实施例的半导体装置封装3的截面图。图3所示的半导体装置封装3类似于图1A所示的半导体装置封装1，并且可从以下描述省略对相同编号组件的多余描述。半导体装置封装3包含引线框架10、电子组件20、封装主体40、至少一个导电通孔80、导电层82和导电层90。
连接元件14的一部分被去除以形成由连接元件14限定并且邻近封装主体40的侧表面的第一阶梯结构92。在一或多个实施例中，一或多个引线16(例如，如图1B所示的多个引线16)的一部分被去除以形成由一或多个引线16限定并且邻近封装主体40的侧表面的第二阶梯结构92。阶梯结构92由连接元件14的下表面限定。在一或多个实施例中，阶梯结构92设置在引线16的下表面上。导电层90覆盖阶梯结构92、引线框架10的焊盘12的底表面121b、以及连接元件14的底表面141b。阶梯结构92可充当可润湿元件。在一或多个实施例中，覆盖阶梯结构92的导电层90的材料可包含例如锡(Sn)、另一金属、金属合金或另一合适的导电材料。
图4是根据本发明的一些实施例的半导体装置封装4的截面图。图4所示的半导体装置封装4类似于图1A所示的半导体装置封装1，并且可从以下描述省略对相同编号组件的多余描述。半导体装置封装4包含引线框架10、电子组件20、封装主体40、导电层82和接地元件88。
接地元件88设置在封装主体40中并且具有弯曲侧壁。接地元件88电连接到连接元件14。导电层82设置在封装主体40上并且电连接到接地元件88。在一些实施例中，接地元件88包含导电通孔80和导线元件86(例如，弓形导线元件)。导电通孔80的一部分暴露于封装主体40的上表面401u。导电通孔80通过弓形导线元件86而电连接到连接杆141。在一些实施例中，导电通孔80通过导线元件86而电连接到接地引线142(例如图1B所示的接地引线142)。在一些实施例中，导线元件86可由导线键合实施。在一些实施例中，导电通孔80与连接元件14分离并且不接触连接元件14。
图5是根据本发明的一些实施例的半导体装置封装5的截面图。图5所示的半导体装置封装5类似于图1A所示的半导体装置封装1，并且可从以下描述省略对相同编号组件的多余描述。半导体装置封装5包含引线框架10、电子组件20、封装主体40、导电层82、接地元件88和导电层90。
连接元件14的一部分被去除以形成由连接元件14限定并且邻近封装主体40的侧表面的阶梯结构92。阶梯结构92由连接元件14的下表面限定。导电层90覆盖阶梯结构92、引线框架10的焊盘12的表面121b、以及连接元件14的表面141b。导电层90可充当可润湿元件。在一或多个实施例中，导电层90的材料可包含例如Sn、另一金属或金属合金、或其它合适的导电材料。
接地元件88设置在封装主体40中并且具有侧壁(例如，弯曲侧壁)。接地元件88电连接到连接元件14。在一些实施例中，接地元件88包含导电通孔80和导线元件86(例如，弓形导线元件)。导电通孔80通过导线元件86而电连接到连接元件14。在一些实施例中，导线元件86可由导电键合实施。
图6A至图6D示出根据一些实施例的用于制造如图1A所示的半导体装置封装1的方法。参考图6A，提供引线框架10。引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。在一或多个实施例中，引线框架10的材料可以是例如铜或其它合适的导电材料。连接元件14包含至少一个连接杆141和至少一个接地引线142(例如，如图1B所示的接地引线142)。连接杆141包含邻近焊盘12并且连接到(例如，如图1B所示的连接)焊盘12的第一部分141a，以及第二部分141b。第一部分141a设置在焊盘12与第二部分141b之间。
电子组件20设置在焊盘12的顶表面上。在一或多个实施例中，电子组件20可包含半导体裸片。封装主体40包封电子组件20和引线框架10。在一或多个实施例中，封装主体40的材料可包含例如模制化合物或其它合适的材料。封装主体40具有上表面401u和与上表面401u相对的下表面401b。
参考图6B，通过从上表面401u去除封装主体40的一部分而在封装主体40中形成至少一个腔30。腔30是从上表面401u凹陷之处并且暴露连接元件14的顶表面的一部分。可用于容纳导电通孔80的腔30通过激光钻孔操作形成并且导电通孔80通过印刷操作形成。因此，由于可省略沟槽在封装主体40中的形成，引线框架10的可用面积(例如，可供用于电连接)可增加。
参考图6C，导电膏80'被印刷到封装主体40的上表面401u上并且进入至少一个腔30。导电膏80'电连接到连接元件14。导电通孔80和导电层82通过印刷操作形成。导电通孔80和导电层82可一体地形成为单体结构。在一些实施例中，导电层82可通过印刷、喷涂或溅射操作中的一个形成。导电通孔80从封装主体40的上表面401u延伸到连接杆141的第一部分141a。参考图6D，在执行单体化操作之后，获得图1所示的半导体装置封装1。
图7A至图7E示出根据一些实施例的用于制造如图2所示的半导体装置封装2的方法。参考图7A，提供引线框架10。引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。在一或多个实施例中，引线框架10的材料可包含例如铜、另一金属或其它合适的导电材料。连接元件14包含至少一个连接杆141和至少一个接地引线142(例如，如图1B所示的接地引线142)。连接杆141包含邻近焊盘12并且连接到(例如，如图1B所示的连接)焊盘12的第一部分141a，以及第二部分141b。第一部分141a设置在焊盘12与第二部分141b之间。
电子组件20设置在焊盘12的顶表面上。在一或多个实施例中，电子组件20可包含半导体裸片。封装主体40包封电子组件20和引线框架10。在一或多个实施例中，封装主体40的材料可包含例如模制化合物或其它合适的材料。封装主体40具有上表面401u和与上表面401u相对的下表面401b。
参考图7B，通过从上表面401u去除封装主体40的一部分而在封装主体40中形成至少一个腔30。腔30是从上表面401u凹陷之处并且暴露连接元件14的顶表面的一部分。
参考图7C，通过从上表面401u去除封装主体40的一部分而在封装主体40中形成沟槽32。沟槽32是从上表面401u凹陷之处并且不暴露连接元件14。
参考图7D，导电膏80'被印刷到封装主体40的上表面401u上。导电膏80'还被印刷到至少一个腔30和沟槽32中。导电膏80'电连接到连接元件14。导电通孔80、导电层82和导电壁84通过印刷操作形成。导电通孔80、导电层82和导电壁84可一体地形成为单体结构。导电通孔80从封装主体40的上表面401u延伸到第一部分141a。导电壁84与连接元件14分离。参考图7E，在执行单体化操作之后，获得图2所示的半导体装置封装2。
图8A至图8D示出根据一些实施例的用于制造如图4所示的半导体装置封装4的方法。参考图8A，提供引线框架10。引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。在一或多个实施例中，引线框架10的材料可包含例如铜、另一金属或其它合适的导电材料。连接元件14包含至少一个连接杆141和至少一个接地引线142(例如，如图1B所示的接地引线142)。连接杆141包含邻近焊盘12并且连接到(例如，如图1B所示的连接)焊盘12的第一部分141a，以及第二部分141b。第一部分141a设置在焊盘12与第二部分141b之间。
电子组件20设置在焊盘12的顶表面上。在一或多个实施例中，电子组件20可包含半导体裸片。导线元件86(例如，弓形导线元件)设置在连接元件14上。导线元件86键合在连接元件14的表面上。封装主体40包封电子组件20、导线元件86和引线框架10。封装主体40具有上表面401u和与上表面401u相对的下表面401b。在一或多个实施例中，封装主体40的材料可包含例如模制化合物或其它合适的材料。在一些实施例中，导线元件86可用导电键合实施。
参考图8B，通过从上表面401u去除封装主体40的一部分而在封装主体40中形成至少一个腔30。导线元件86的一部分被去除以使导线元件86暴露于腔30的侧壁。腔30是从上表面401u凹陷之处并且不暴露连接元件14。用于容纳导电通孔80的腔30通过激光钻孔操作形成。
参考图8C，导电膏80'被印刷到封装主体40的上表面401u上并且进入至少一个腔30。导电膏80'电连接到导线元件86。导电通孔80和导电层82通过印刷操作形成。导电通孔80从封装主体40的上表面401u延伸并且通过导线元件86电连接到第一部分141a。参考图8D，在执行单体化操作之后，获得图4所示的半导体装置封装4。
图9是根据本发明的一些实施例的半导体装置封装6的截面图。图9所示的半导体装置封装6类似于图1A所示的半导体装置封装1，并且可从以下描述省略对相同编号组件的多余描述。半导体装置封装6包含引线框架10、电子组件20、封装主体40、至少一个导电通孔80和一个导电层82。
引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。焊盘12和连接元件14不共面(例如，设置在不同高度)。连接元件14包含至少一个连接杆141和至少一个接地引线142(例如，如图1B所示的接地引线142)。连接元件14可充当接地点。在一或多个实施例中，用于接地的导电通孔80从封装主体40的上表面401u延伸到第一部分141a。电子组件20设置在焊盘12上。在一或多个实施例中，电子组件20可包含半导体裸片。电子组件20可安置在连接元件14以下。在一或多个实施例中，半导体装置封装6可以是QFP结构。
图10A至图10C示出根据一些实施例的用于制造图9所示的半导体装置封装6的方法。参考图10A，提供引线框架10。引线框架10包含焊盘12、连接元件14和多个引线16(例如，如图1B所示的多个引线16)。在一或多个实施例中，引线框架10的材料可包含例如铜、另一金属或其它合适的导电材料。连接元件14包含至少一个连接杆141和至少一个接地引线142(例如，如图1B所示的接地引线142)。连接杆141包含邻近焊盘12并且连接到(例如，如图1B所示的连接)焊盘12的第一部分141a，以及第二部分141b。第一部分141a设置在焊盘12与第二部分141b之间。
电子组件20设置在焊盘12的顶表面上。在一或多个实施例中，电子组件20可包含半导体裸片。封装主体40包封电子组件20和引线框架10。连接元件14的一部分被暴露以便于外部电连接。在一或多个实施例中，封装主体40的材料可包含例如模制化合物或其它合适的材料。
参考图10B，通过从上表面401u去除封装主体40的一部分而在封装主体40中形成至少一个腔30。腔30是从封装主体40的上表面401u凹陷之处并且暴露连接元件14的表面的一部分。腔30可容纳导电通孔80并且可通过激光钻孔操作形成。
参考图10C，将导电膏80'印刷到封装主体40的上表面401u上并且进入至少一个腔30。导电膏80'形成电连接到连接元件14的导电通孔80。导电通孔80从封装主体40的上表面401u延伸到连接杆141的第一部分141a。导电通孔80和导电层82通过印刷操作形成。因此，获得图9所示的半导体装置封装6。
图11是根据本发明的一些实施例的半导体装置封装7的屏蔽结构的示意性图示。多个引线16和一个连接杆141由封装主体40包封。导电层82设置在封装主体40的顶表面上。导电壁84电连接到导电层82。导电壁84还包围封装主体40的侧壁并且覆盖封装主体40的侧壁的一部分。导电壁84与连接杆141的顶表面之间的距离示为“A”。导电层82和导电壁84可充当屏蔽元件。
图12提供针对图11所示的半导体装置封装7的不同屏蔽结构模拟的屏蔽效率的五个曲线，其示出分贝与以吉兆赫(GHz)为单位的频率的函数。电磁场强度将随屏蔽效率增加而减小。曲线1201示出半导体装置封装7的最低屏蔽效率，其对应于省略屏蔽元件(例如，省略导电层82和导电壁84)的实施方案。如还可看出，曲线1201的电磁场强度高于曲线1202到1205的电磁场强度。
曲线1202对应于包含顶侧处的导电层82并且省略导电壁84的半导体装置封装7的实施方案。曲线1203对应于包含顶侧处的导电层82以及与连接杆141的顶表面具有距离A50微米(μm)的导电壁84的半导体装置封装7的实施方案。曲线1204对应于包含顶侧处的导电层82以及与连接杆141的顶表面具有距离A 100μm的导电壁84的半导体装置封装7的实施方案。曲线1205对应于包含顶侧处的导电层82以及与连接杆141的顶表面具有距离A200μm的导电壁84的半导体装置封装7的实施方案。如还可看出，曲线1202到1205的电磁场强度彼此接近。曲线1202到1205的屏蔽效率彼此接近。提供在顶侧上并且从侧边省略的屏蔽罩的屏蔽效率将与包含顶侧和四个侧边上的屏蔽罩的一些比较实施方案的屏蔽效率大体上相同，其中在侧向屏蔽罩与连接杆141的顶表面之间具有间隙。
如本文所使用，术语“大致”、“大体上”、“实质”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于数值的±10％的变化，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。因此，术语参考两个值“大致相等”可指两个值的比率处于0.9与1.1之间的范围内并包括0.9和1.1。
如本文所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，并且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每个数值和子范围一般。
如果两个表面之间的位移不超过0.5μm、不超过1μm、不超过5μm、不超过10μm或不超过15μm，那么可认为这两个表面或侧面是对齐的。在一些实施例的描述中，在另一组件“上”提供的组件可涵盖前一组件直接在后一组件上(例如，呈物理接触)的情况，以及一或多个介入组件位于前一组件与后一组件之间的情况。
虽然已参考本发明的具体实施例描述并说明本发明，但这些描述和说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。归因于制造工艺和公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有此类修改是既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。

Claims (26)

1.一种半导体装置封装，其包括：
引线框架，其包括焊盘(paddle)、连接元件和多个引线；
电子组件，其设置在所述焊盘上；
封装主体，其包封所述电子组件和所述引线框架；
至少一个导电通孔，其设置在所述封装主体中、电连接到所述连接元件并且暴露于所述封装主体；以及
导电层，其设置在所述封装主体和所述导电通孔上。
2.根据权利要求1所述的半导体装置封装，其中所述封装主体具有上表面和与所述上表面相对的下表面，并且所述至少一个导电通孔从所述上表面延伸到所述下表面并与所述连接元件相接触。
3.根据权利要求2所述的半导体装置封装，其进一步包括从所述上表面延伸到所述封装主体中的导电壁，所述导电壁包围所述电子组件并且通过所述导电层电连接到所述至少一个导电通孔。
4.根据权利要求3所述的半导体装置封装，其中所述封装主体设置在所述导电壁与所述引线之间并且使其分离。
5.根据权利要求3所述的半导体装置封装，其中所述至少一个导电通孔设置在所述导电壁与所述电子组件之间。
6.根据权利要求2所述的半导体装置封装，其中所述至少一个导电通孔大体上覆盖所述连接元件的一部分的宽度。
7.根据权利要求1所述的半导体装置封装，其中所述引线中的至少一者限定邻近所述封装主体的侧表面的阶梯结构。
8.根据权利要求7所述的半导体装置封装，其中所述阶梯结构由所述引线中的所述至少一者的下表面限定。
9.根据权利要求1所述的半导体装置封装，其进一步包括连接到所述连接元件并且由所述封装主体包封的至少一个导线元件，其中所述至少一个导电通孔通过所述至少一个导线元件电连接到所述连接元件。
10.根据权利要求9所述的半导体装置封装，其中所述封装主体设置在所述至少一个导电通孔与所述连接元件之间并且使其分离。
11.根据权利要求1所述的半导体装置封装，其中所述连接元件包括连接杆。
12.根据权利要求1所述的半导体装置封装，其中所述连接元件包括接地引线。
13.一种半导体装置封装，其包括：
引线框架，其包括焊盘、连接杆和多个引线，所述连接杆包括邻近所述焊盘并且连接到所述焊盘的第一部分，以及第二部分，所述第一部分设置在所述焊盘与所述第二部分之间；
电子组件，其设置在所述焊盘上；
封装主体，其包封所述电子组件和所述引线框架，所述封装主体具有上表面和与所述上表面相对的下表面；
接地元件，其从所述封装主体的所述上表面延伸到所述连接杆的所述第一部分；以及
导电层，其设置在所述封装主体的所述上表面上并且电连接到所述接地元件。
14.根据权利要求13所述的半导体装置封装，其进一步包括从所述上表面延伸到所述封装主体中的导电壁，其中所述导电壁包围所述电子组件并且通过所述导电层电连接到所述接地元件。
15.根据权利要求14所述的半导体装置封装，其中所述封装主体设置在所述导电壁与所述引线之间并且使其分离。
16.根据权利要求13所述的半导体装置封装，其中所述接地元件大体上覆盖所述连接杆的一部分的宽度。
17.根据权利要求13所述的半导体装置封装，其中所述引线中的至少一者限定邻近所述封装主体的侧表面的阶梯结构。
18.根据权利要求17所述的半导体装置封装，其中所述阶梯结构由所述引线中的所述至少一者的下表面限定。
19.根据权利要求13所述的半导体装置封装，其中所述接地元件包含导电通孔和导线元件，所述导电通孔的一部分暴露于所述封装主体的所述上表面，并且所述导电通孔通过所述导线元件电连接到所述连接杆。
20.根据权利要求19所述的半导体装置封装，其中所述封装主体使所述导电通孔与所述连接杆分离。
21.一种半导体装置封装，其包括：
引线框架，其包括焊盘和连接元件；
电子组件，其设置在所述焊盘上；
封装主体，其包封所述电子组件和所述引线框架；
接地元件，其设置在所述封装主体中并且具有弯曲侧壁，所述接地元件电连接到所述连接元件；以及
导电层，其设置在所述封装主体上并且电连接到所述接地元件。
22.根据权利要求21所述的半导体装置封装，其中所述连接元件包括连接杆。
23.根据权利要求21所述的半导体装置封装，其中所述连接元件包括接地引线。
24.根据权利要求21所述的半导体装置封装，其中所述接地元件包括导电通孔和弓形导线元件，所述导电通孔的一部分暴露于所述封装主体的上表面，并且所述导电通孔通过所述弓形导线元件电连接到所述连接元件。
25.根据权利要求21所述的半导体装置封装，其进一步包括从所述封装主体的上表面延伸到所述封装主体中的导电壁，所述导电壁包围所述电子组件并且通过所述导电层电连接到所述接地元件。
26.根据权利要求25所述的半导体装置封装，其中所述封装主体设置在所述导电壁与所述连接元件之间并且使其分离。
CN201810223004.4A 2017-10-20 2018-03-19 半导体装置封装 Pending CN109698187A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/789,858 2017-10-20
US15/789,858 US10312198B2 (en) 2017-10-20 2017-10-20 Semiconductor device package

Publications (1)

Publication Number Publication Date
CN109698187A true CN109698187A (zh) 2019-04-30

Family

ID=66171187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810223004.4A Pending CN109698187A (zh) 2017-10-20 2018-03-19 半导体装置封装

Country Status (2)

Country Link
US (2) US10312198B2 (zh)
CN (1) CN109698187A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309873A (zh) * 2019-07-26 2021-02-02 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312198B2 (en) * 2017-10-20 2019-06-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11362041B2 (en) * 2019-12-19 2022-06-14 Amkor Technology Japan, Inc. Semiconductor devices including shielding layer and methods of manufacturing semiconductor devices
US11462484B2 (en) * 2020-10-08 2022-10-04 Advanced Semiconductor Engineering, Inc. Electronic package with wettable flank and shielding layer and manufacturing method thereof
US11882653B2 (en) * 2021-05-18 2024-01-23 Liquid Wire Inc. Continuous interconnects between heterogeneous materials
EP4287253A1 (en) * 2022-06-01 2023-12-06 Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi Chip scale qfn plastic packaging system for high frequency integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856878A (zh) * 2003-09-25 2006-11-01 飞思卡尔半导体公司 形成半导体封装的方法及其结构
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架
CN104064553A (zh) * 2013-03-19 2014-09-24 株式会社东芝 半导体装置、半导体装置的制造方法
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
US20170213797A1 (en) * 2015-07-22 2017-07-27 Nxp B.V. Shielded qfn package and method of making

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US9214417B2 (en) * 2010-06-18 2015-12-15 Alpha And Omega Semiconductor Incorporated Combined packaged power semiconductor device
US8390103B2 (en) * 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10312198B2 (en) * 2017-10-20 2019-06-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10438900B1 (en) * 2018-03-29 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. HV converter with reduced EMI

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856878A (zh) * 2003-09-25 2006-11-01 飞思卡尔半导体公司 形成半导体封装的方法及其结构
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架
CN104064553A (zh) * 2013-03-19 2014-09-24 株式会社东芝 半导体装置、半导体装置的制造方法
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
US20170213797A1 (en) * 2015-07-22 2017-07-27 Nxp B.V. Shielded qfn package and method of making

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309873A (zh) * 2019-07-26 2021-02-02 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
WO2021017206A1 (zh) * 2019-07-26 2021-02-04 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法

Also Published As

Publication number Publication date
US20190279941A1 (en) 2019-09-12
US10797004B2 (en) 2020-10-06
US10312198B2 (en) 2019-06-04
US20190122992A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN109698187A (zh) 半导体装置封装
CN103620762B (zh) 半导体装置
US20120126378A1 (en) Semiconductor device package with electromagnetic shielding
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN104010432B (zh) 具有散热功能的印刷电路板结构
US9736925B2 (en) Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
TWI654729B (zh) 半導體裝置及其製造方法
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US20170084519A1 (en) Semiconductor package and method of manufacturing same
US10090229B2 (en) Semiconductor device and method for manufacturing the same
KR20150047168A (ko) 반도체 패키지
CN105514090A (zh) 具电磁干扰屏蔽的半导体封装体及其制造方法
KR20140081859A (ko) 웨이러 레벨 적용된 rf 실드
US20140308779A1 (en) Integrated circuit package with voltage distributor
CN113990831A (zh) 用于半导体器件的表面贴装封装件
CN107924977A (zh) 用于制造器件的方法和器件
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US20230090848A1 (en) Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
CN104617075B (zh) 一种引线框架的封装结构及其制造方法
US9748163B1 (en) Die support for enlarging die size
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR20120005171A (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
KR20090009137U (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190430