CN109698110B - 中空阴极以及用于制造半导体器件的装置和方法 - Google Patents

中空阴极以及用于制造半导体器件的装置和方法 Download PDF

Info

Publication number
CN109698110B
CN109698110B CN201811235291.7A CN201811235291A CN109698110B CN 109698110 B CN109698110 B CN 109698110B CN 201811235291 A CN201811235291 A CN 201811235291A CN 109698110 B CN109698110 B CN 109698110B
Authority
CN
China
Prior art keywords
cathode
insulating plate
electrode
bias power
hollow cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811235291.7A
Other languages
English (en)
Other versions
CN109698110A (zh
Inventor
南象基
姜姓佶
林成龙
刘钒镇
舆石公
V.帕什科夫斯基
许桄熀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109698110A publication Critical patent/CN109698110A/zh
Application granted granted Critical
Publication of CN109698110B publication Critical patent/CN109698110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/025—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

本公开提供了中空阴极以及用于制造半导体器件的装置和方法。一种中空阴极包括具有阴极孔的绝缘板。底电极在绝缘板下面。底电极限定第一孔，该第一孔具有比阴极孔的宽度大的宽度。顶电极在绝缘板的与底电极相反的一侧。顶电极限定第二孔，该第二孔沿着垂直于绝缘板的上表面的方向与第一孔对准。

Description

中空阴极以及用于制造半导体器件的装置和方法
技术领域
本发明构思的示范性实施方式涉及一种中空阴极(hollow cathode)，更具体地，涉及用于制造半导体器件的包括中空阴极的装置以及采用中空阴极制造半导体器件的方法。
背景技术
通常，半导体器件可以通过使用多个单位工艺来制造。单位工艺可以包括薄层沉积工艺、光刻工艺和蚀刻工艺。等离子体可以用于执行薄层沉积工艺和蚀刻工艺。等离子体可以在相对高的温度处理基板。相对高频率的功率通常用于产生等离子体。
发明内容
本发明构思的一示范性实施方式提供一种能够产生像素化(pixelated)的等离子体的中空阴极以及用于制造半导体器件的装置。用于制造半导体器件的该装置配备有该中空阴极。
本发明构思的一示范性实施方式提供一种制造半导体器件的方法。该方法提高了蚀刻均匀性。
根据本发明构思的一示范性实施方式，一种中空阴极包括具有阴极孔的绝缘板。多个底电极在绝缘板下面。底电极限定第一孔，第一孔具有比阴极孔的宽度大的宽度。多个顶电极在绝缘板的与底电极相反的一侧。顶电极限定第二孔，该第二孔沿着垂直于绝缘板的上表面的方向与第一孔对准。
根据本发明构思的一示范性实施方式，一种用于制造半导体器件的装置包括腔室和在腔室中的静电吸盘。中空阴极在腔室中。中空阴极设置在静电吸盘上方。中空阴极包括具有阴极孔的绝缘板。多个底电极在绝缘板下面。底电极限定第一孔，该第一孔具有比阴极孔的宽度大的宽度。多个顶电极在绝缘板的与底电极相反的一侧。顶电极限定第二孔，该第二孔沿着垂直于绝缘板的上表面的方向与第一孔对准。
根据本发明构思的一示范性实施方式，一种制造半导体器件的方法包括通过检测取决于基板上的位置的蚀刻速率的差异而获得基板的蚀刻均匀性的测量结果。该方法还包括根据所检测的取决于基板上的位置的蚀刻速率的差异来确定中空阴极的配置为被单独地分别供应源电力和偏置电力的底电极和顶电极的位置。该方法还包括：通过基于取决于基板上的位置的蚀刻速率的差异而选择性地向底电极和顶电极分别提供源电力和偏置电力，在基板上局部地产生等离子体。
根据本发明构思的一示范性实施方式，一种用于蚀刻半导体器件的装置包括蚀刻腔室和位于蚀刻腔室中的静电吸盘。多个反应气体腔室位于蚀刻腔室之上。每个反应气体腔室单独地连接到气源。所述多个反应气体腔室通过分隔件彼此分隔开。中空阴极位于蚀刻腔室和所述多个反应气体腔室之间。中空阴极包括位于静电吸盘上方的多个阴极孔。中空阴极包括与所述多个阴极孔中的每个阴极孔相邻的上电极和下电极。上电极和下电极设置在绝缘板上。
附图说明
通过参照附图详细描述本发明构思的示范性实施方式，本发明构思的以上和其它的特征将变得更加明显，附图中：
图1示出根据本发明构思的一示范性实施方式的用于制造半导体器件的装置。
图2是根据本发明构思的一示范性实施方式的图1中的中空阴极的平面图。
图3是沿着图2的线I-I’剖取的截面图。
图4是图1的偏置电源的电路图。
图5是根据本发明构思的一示范性实施方式的用于制造半导体器件的装置的示意图。
图6是根据本发明构思的一示范性实施方式的图5的中空阴极、偏置电源和源电源的平面图。
图7是沿着图6的线II-II’剖取的截面图。
图8是根据本发明构思的一示范性实施方式的图5的中空阴极的平面图。
图9是沿着图8的线III-III’剖取的截面图。
图10是根据本发明构思的一示范性实施方式的图9的快门板的平面图。
图11是沿着图10的线IV-IV’剖取的截面图。
图12是根据本发明构思的一示范性实施方式的制造半导体器件的方法的流程图。
图13是图12的基板蚀刻步骤的流程图。
图14是根据本发明构思的一示范性实施方式的图1的阴极的平面图。
由于图1-图14旨在用于说明的目的，所以附图中的元件不必按比例绘制。例如，为了描述的清楚，某些元件可以被放大或夸大。
具体实施方式
图1示出根据本发明构思的一示范性实施方式的用于制造半导体器件的装置。
图1示出根据本发明构思的一示范性实施方式的用于制造半导体器件的装置100。
参照图1，根据本发明构思的一示范性实施方式的用于制造半导体器件的装置100可以是基板蚀刻装置或薄层沉积装置，或者可以包括基板蚀刻装置或薄层沉积装置。在本发明构思的一示范性实施方式中，半导体器件制造装置100可以包括腔室10、气源20、静电吸盘30、偏置电源40和中空阴极50。基板W可以提供在腔室10中。基板W可以设置在静电吸盘30上。气源20可以将反应气体22提供到腔室10中。例如，反应气体22可以在中空阴极50之上被注入。基板W可以装载于静电吸盘30上。偏置电源40可以向中空阴极50提供偏置电力42。中空阴极50可以采用偏置电力42来产生反应气体22的等离子体70。基板W可以接收等离子体70。等离子体70可以被选择性地像素化以局部地蚀刻基板W。因此，基板W的通过等离子体70的蚀刻速率可以在基板W的不同位置上变化。像素化的等离子体70将在下面更详细地描述。
腔室10可以向基板W提供与外面隔离的空间。因此，腔室10可以是与腔室10外面的空气隔离的密封且气密的空间。例如，腔室10可以具有约10-3托的压力。在本发明构思的一示范性实施方式中，腔室10可以包括下壳体12和上壳体14。上壳体14可以结合到下壳体12上。上壳体14可以具有分隔件16。分隔件16可以将上壳体14分成在中空阴极50之上的多个腔室。下壳体12可以与上壳体14分开。作为示例，当下壳体12和上壳体14彼此分开时，基板W可以被设置在静电吸盘30上。上壳体14和下壳体12可以彼此结合(例如在基板W设置在静电吸盘30上之后)。
气源20可以与上壳体14连接。气源20可以提供反应气体22以在上壳体14的分隔件16之间流动。等离子体70可以在分隔件16之间(例如在阴极孔60中)产生。分隔件16可以分隔形成在彼此间隔开的阴极孔60中的等离子体70。反应气体22可以包括基板W的蚀刻气体(例如SF6、HF、HCl、HBr或CH4)、惰性气体(例如Ar或He)、或者吹扫气体(例如N2)(例如当半导体器件制造装置100是基板蚀刻装置时)。或者，反应气体22可以包括沉积气体(例如SiH4、NO、O2或NH3)(例如当半导体器件制造装置100是薄层沉积装置时)。
静电吸盘30可以设置在下壳体12中。静电吸盘30可以采用静电力保持基板W。静电吸盘30可以具有使等离子体70聚集到基板W上的等离子体电极。
偏置电源40可以设置在腔室10外面。偏置电源40可以连接到中空阴极50。由偏置电源40产生的偏置电力42可以控制等离子体70的强度。当偏置电力42升高时，等离子体70的强度可以增大。
中空阴极50可以设置在上壳体14中。或者，中空阴极50可以设置在下壳体12中。中空阴极50可以沿着与静电吸盘30和/或基板W的延伸方向平行的方向(例如第一方向D1)延伸。中空阴极50可以具有比静电吸盘30的厚度和/或基板W的厚度大的厚度(例如沿着垂直于第一方向的方向，诸如，例如第三方向D3)。
图2是根据本发明构思的一示范性实施方式的图1中的中空阴极的平面图。图3是沿着图2的线I-I’剖取的截面图。
图2示出图1的中空阴极50的示例。图3是沿着图2的线I-I’剖取的截面图。
参照图2和图3，中空阴极50可以包括绝缘板52、底电极54、顶电极56、上导电线57、上保护层58和下保护层59。
绝缘板52可以是包括陶瓷电介质(例如Al2O3、Y2O3)的圆盘。绝缘板52可以具有阴极孔60。阴极孔60可以允许绝缘板52上的反应气体22朝向基板W通过。例如，反应气体可以从上壳体14的区域朝向下壳体12的区域通过(例如在分隔件16之间)。等离子体70可以在阴极孔60中产生。等离子体70可以蚀刻基板W。每个阴极孔60可以(例如沿着第一方向D1)具有与等离子体护套的宽度基本上相同的宽度。例如，每个阴极孔60可以具有约0.5mm的宽度(例如直径)。
底电极54可以设置在绝缘板52下面或在绝缘板52上。每个底电极54可以具有在第一方向D1上延伸的条形(例如矩形形状)。底电极54可以在第二方向D2上彼此间隔开。第二方向D2可以垂直于第一方向D1。因此，第三方向D3可以垂直于第一方向D1和第二方向D2。或者，底电极54可以在第一方向D1和第二方向D2上彼此分隔开，因此形成矩阵或网格形状。作为示例，底电极54可以每个被电接地。底电极54可以限定第一孔62。第一孔62可以与阴极孔60对准(例如沿着第三方向D3)。第一孔62可以大于阴极孔60(例如，第一孔62可以在第一方向D1上比阴极孔60宽)。当在平面图中(例如沿着第三方向D3)看时，阴极孔60可以与第一孔62重叠。
顶电极56可以设置在绝缘板52上方或在绝缘板52上。例如，顶电极56可以与绝缘板52的上表面直接接触。顶电极56可以沿着第三方向D3与底电极54重叠(例如可以与底电极54对准)。顶电极56可以在第一方向D1和第二方向D2上彼此分隔开，因此形成矩阵或网格形状。每个顶电极56可以具有矩形岛形状。顶电极56可以具有第二孔64。第二孔64可以沿着第三方向D3与第一孔62重叠(例如可以与第一孔62对准)。
上导电线57可以将顶电极56连接到偏置电源40(参见例如图1)。当底电极54被电接地时，偏置电源40可以通过上导电线57将偏置电力42单独地提供到每个顶电极56。因此，偏置电力42可以单独地提供到每个顶电极56。例如，顶电极56中的仅一个顶电极可以接收偏置电力42，或者顶电极56中的少于全部的顶电极可以接收偏置电力42。当在平面图中看时(例如当沿着第三方向D3看时)，上导电线57可以设置在顶电极56之间。
上保护层58可以覆盖顶电极56、上导电线57和绝缘板52。上保护层58可以保护顶电极56和上导电线57不受反应气体22影响。上保护层58可以包括陶瓷电介质(例如Al2O3、Y2O3)或硅氧化物。
下保护层59可以覆盖底电极54和绝缘板52。下保护层59可以保护底电极54不受反应气体22影响。下保护层59可以包括陶瓷电介质(例如Al2O3、Y2O3)或硅氧化物。当绝缘板52包括上保护层58和下保护层59时，绝缘板52可以在其中提供有底电极54、顶电极56和上导电线57。
图4是根据本发明构思的一示范性实施方式的图1的偏置电源的电路图。
图4示出图1的偏置电源40的示例。
参照图2和图4，在本发明构思的一示范性实施方式中，偏置电源40可以包括偏置电力源44、开关元件46和偏置驱动器48。偏置电力源44可以产生偏置电力42。开关元件46可以连接在偏置电力源44和中空阴极50的顶电极56之间。每个开关元件46可以包括至少一个开关。所述至少一个开关可以设置在偏置电力源44和顶电极56之间。所述至少一个开关可以配置为单独地导通和/或截止提供到顶电极56中的至少一个顶电极的偏置电力。上导电线57可以将顶电极56连接到开关元件46。偏置驱动器48可以单独地连接到开关元件46。偏置驱动器48可以产生开关元件46的导通信号。响应于该导通信号，开关元件46可以控制施加到顶电极56的偏置电力42。当底电极54被电接地时，偏置电源40可以单独地将偏置电力42提供到顶电极56。
图5是根据本发明构思的一示范性实施方式的用于制造半导体器件的装置的示意图。
图5是根据本发明构思的一示范性实施方式的用于制造半导体器件的装置的示例。相同的附图标记可以在整个说明书和附图中指代相同的元件。下面可以省略与以上参照图1至图3描述的那些相同或基本上相同的对图5所示的部件的描述。
参照图5，用于制造半导体器件的装置100可以包括源电源80。源电源80可以向中空阴极50提供源电力82。源电力82可以具有与偏置电力42的电压极性相反的电压极性。例如，当偏置电力42具有正电压时，源电力82可以具有负电压。当施加偏置电力42和源电力82时，等离子体70可以在中空阴极50的阴极孔60中产生。等离子体70可以蚀刻基板W。
图6是根据本发明构思的一示范性实施方式的图5的中空阴极、偏置电源和源电源的平面图。图7是沿着图6的线II-II’剖取的截面图。
图6示出图5的中空阴极50、偏置电源40和源电源80的示例。图7是沿着图6的线II-II’剖取的截面图。
参照图6和图7，中空阴极50的每个底电极54可以具有在第一方向D1上延伸的条形(例如矩形形状)。每个底电极54可以与源电源80连接。源电源80可以顺序和/或单独地将源电力82提供到底电极54。
每个顶电极56可以具有在第二方向D2上延伸的条形(例如矩形形状)。每个顶电极56可以与偏置电源40连接。顶电极56可以在第一方向D1上彼此分隔开。偏置电源40可以顺序和/或单独地将偏置电力42提供到顶电极56。阴极孔60以及第一孔62和第二孔64可以位于底电极54和顶电极56之间的交叉点66处。
当偏置电力42和源电力82彼此匹配时，等离子体70可以在阴极孔60中产生。例如，参照图6，当具有约-1V的电压的源电力82被施加到从底部起位于第一个的底电极54时，并且当具有约1V的电压的偏置电力42被施加到从左边起位于第二个和第四个的顶电极56时，等离子体70可以在交叉点66处的阴极孔60中产生。在该处产生等离子体70的交叉点66的位置信息可以由坐标值表示，其中列的相对位置被表示为以左侧的“1”开始并向右移动的数值，行的相对位置被表示为以在底部的“1”开始并向上移动的数值。例如，参照图6，产生等离子体70的交叉点66的坐标值可以表示为坐标值(2,1)和(4,1)。因此，基板W的蚀刻速率可以在产生等离子体70的坐标值(2,1)和(4,1)处增大。因此，中空阴极50可以用于根据产生等离子体70的哪个交叉点以精确定点(pinpoint)的方式(例如以像素化的方式)局部地且选择性地蚀刻基板。
图8是根据本发明构思的一示范性实施方式的图5的中空阴极的平面图。图9是沿着图8的线III-III’剖取的截面图。
图8示出图5的中空阴极50的示例。图9是沿着图8的线III-III’剖取的截面图。
参照图8和图9，中空阴极50可以包括在绝缘板52中的快门板90。下面可以省略与以上参照图3至图7描述的那些相同或基本上相同的对图8和图9所示的部件的描述。
绝缘板52可以具有间隙53。间隙53可以设置在底电极54和顶电极56之间。间隙53可以在与阴极孔60的延伸方向相交的方向上延伸。例如，间隙53可以在第一方向D1上延伸。例如，当阴极孔60在第三方向D3上延伸时，间隙53可以在第一方向D1上或在第二方向D2上延伸。
快门板90可以位于间隙53中。快门板90可以具有快门孔92。快门孔92可以与阴极孔60对准(例如沿着第三方向D3)。快门板90可以在间隙53中移动或在间隙53中是可移动的。例如，快门板90可以沿着第一方向D1是可移动的以沿着间隙53的延伸方向移动。快门板90的移动可以通过移动快门孔92与阴极孔60对准和不对准(例如沿着第三方向D3)而打开和关闭阴极孔60。
当源电力82和偏置电力42被分别提供到底电极54和顶电极56时，等离子体70可以在阴极孔60和快门孔92中产生。例如，当阴极孔60和快门孔92对准(例如沿着第三方向D3)时，等离子体70可以在阴极孔60和快门孔92中产生。
图10是根据本发明构思的一示范性实施方式的图9的快门板的平面图。图11是沿着图10的线IV-IV’剖取的截面图。
图10示出阻挡图9的阴极孔60的快门板90的示例。图11是沿着图10的线IV-IV’剖取的截面图。
参照图1、图10和图11，快门板90可以在由第一方向D1和第二方向D2限定的平面上在方位角θ的方向上旋转，因此阻挡阴极孔60。因此，当阴极孔60由快门板90阻挡时，反应气体22不通过阴极孔60。当阴极孔60被快门板90阻挡时，即使当源电力82和偏置电力42被分别提供到底电极54和顶电极56时，等离子体70也不在阴极孔60中产生。
下面更详细地描述采用如这里描述的半导体器件制造装置100制造半导体器件的方法。
图12是根据本发明构思的一示范性实施方式的制造半导体器件的方法的流程图。
参照图12，一种制造半导体器件的方法可以包括向底电极和顶电极分别提供源电力和偏置电力(步骤S10)。例如，该方法可以包括将源电力82和偏置电力42分别提供到底电极54和顶电极56。该方法可以包括获得取决于基板中的位置的蚀刻速率的差异(步骤S20)。例如，该方法可以包括获得取决于基板W中的位置的蚀刻均匀性。该方法可以包括根据蚀刻均匀性确定应当被分别供应源电力和偏置电力的底电极和顶电极的位置(步骤S30)。例如，该方法可以包括根据蚀刻均匀性确定应当被分别供应源电力82和偏置电力42的底电极54和顶电极56的位置。该方法可以包括将源电力和偏置电力选择性地分别提供到位于具有蚀刻速率的差异的位置上的底电极和顶电极(步骤S40)。例如，该方法可以包括将源电力82和偏置电力42选择性地分别提供到底电极54和顶电极56。
源电源80和偏置电源40可以将源电力82和偏置电力42分别提供到底电极54和顶电极56，因此蚀刻基板W(例如在步骤S10中)。偏置电力42和源电力82可以在所有的阴极孔60中产生等离子体70。等离子体70可以蚀刻基板W的整个顶表面。或者，等离子体70可以在基板W上沉积薄层。例如，如这里所述，等离子体70可以在少于全部的阴极孔60中产生，以在阴极孔60的一些中选择性地产生等离子体70从而选择性地蚀刻基板W。
图13是根据本发明构思的一示范性实施方式的图12的基板蚀刻步骤的流程图。
图13是图12的基板蚀刻步骤S10的示例。
参照图13，步骤S10可以包括蚀刻基板W。例如，在步骤S12中，蚀刻基板W可以包括提供反应气体到顶电极(步骤S12)。例如，步骤S12可以包括供应反应气体22到顶电极56上。步骤S10可以包括使快门孔与阴极孔对准(步骤S14)。例如，步骤S14可以包括使快门孔92与阴极孔60对准，以产生等离子体(在步骤S16中)。因此，步骤S16可以包括产生等离子体70。
气源20可以将反应气体22供应到顶电极56上(例如在步骤S12中)。上壳体14可以填充有反应气体22。
控制器和/或操作人员可以旋转快门板90以使快门孔92与阴极孔60对准(例如在步骤S14中)。反应气体22可以提供到阴极孔60和快门孔92中。
源电源80和偏置电源40可以将源电力82和偏置电力42分别提供到底电极54和顶电极56，因此等离子体70可以在阴极孔60中(例如在阴极孔60中的一些或全部阴极孔60中)产生(例如在步骤S16中)。等离子体70可以产生离子(例如H+、F+)和/或自由基(例如H、F、Cl·、CH3·)。反应气体22的离子和自由基可以蚀刻基板W。
参照图12，在完成基板W的蚀刻时，检验装置可以检验基板W以获得基板W的蚀刻均匀性(例如在步骤S20中)。蚀刻均匀性可以包括基于基板W中的位置的蚀刻速率的差异。
控制器可以基于蚀刻均匀性确定应当被选择性分别供应源电力82和偏置电力42的底电极54和顶电极56(例如在步骤S30中)。控制器可以将表示关于基板W的部分的位置信息的坐标值与中空阴极50中的坐标值比较。当给出坐标值以指示关于基板W的具有比基板W的平均蚀刻速率小的蚀刻速率的特定部分的位置信息时，控制器可以获得指示关于中空阴极50的交叉点66的位置信息的坐标值，所述交叉点66对应于表示基板W的特定部分的坐标值。控制器可以选择在蚀刻值小于平均值的交叉点66处相交的底电极54和顶电极56。因此，控制器可以确定应当被选择性分别供应源电力82和偏置电力42的底电极54和顶电极56。或者，控制器可以根据蚀刻速率的差异获得源电力82和偏置电力42的强度。当基板W的特定部分被蚀刻得低于平均蚀刻速率时，控制器可以提高源电力82和偏置电力42的强度。相反，当基板W的特定部分被蚀刻得大于平均蚀刻速率时，控制器可以降低源电力82和偏置电力42的强度。因此，中空阴极50可以用于根据产生等离子体70的哪个交叉点66通过提高和降低基板W的蚀刻速率以精确定点的方式(例如以像素化的方式)局部地和选择性地蚀刻基板。
源电源80和偏置电源40可以选择性地将源电力82和偏置电力42分别提供到由具有蚀刻速率的差异的坐标值表示的底电极54和顶电极56(例如在步骤S40中)。例如，等离子体70可以蚀刻基板W的具有相对低的蚀刻速率(例如低于平均蚀刻速率的蚀刻速率)的部分。因此，可以提高基板W的蚀刻均匀性。在本发明构思的一示范性实施方式中，半导体器件制造装置100可以包括等离子体CVD装置。半导体器件制造装置100可以使用等离子体70提高薄层的沉积均匀性。
图14是根据本发明构思的一示范性实施方式的图1的中空阴极的平面图。
图14是图1的中空阴极50的示例。
参照图3和图14，中空阴极50可以包括板状(例如圆板状)底电极54和同心环形的顶电极56。绝缘板52可以与以上参照图2描述的绝缘板52基本上相同。
底电极54可以覆盖(例如可以沿着第三方向D3重叠)基板W的基本上整个顶表面。顶电极56可以彼此分隔开。例如，顶电极56可以在基板W的径向方向上彼此分隔开，并可以连接到上导电线57。在本发明构思的一示范性实施方式中，顶电极56可以包括中心环82、中间环84和边缘环86。
中心环82可以设置在中间环84内(例如当沿着第三方向D3在平面图中看时)。中心环82可以与基板W的中心区域重叠(例如，当沿着第三方向D3在平面图中看时)。当中心环82提供有偏置电力(例如上面描述的偏置电力42)时，等离子体70可以在中心环82中提供的阴极孔60中产生。等离子体70可以选择性地和/或局部地蚀刻基板W的中心区域。
中间环84可以提供在中心环82和边缘环86之间。中间环84可以设置在基板W的中心区域和边缘区域之间的中间区域上。当中间环84提供有偏置电力42时，等离子体70可以在中间环84中提供的阴极孔60中产生。等离子体70可以选择性地和/或局部地蚀刻基板W的中间区域。
边缘环86可以围绕中间环84。边缘环86可以设置在基板W的边缘区域上。当边缘环86提供有偏置电力42时，等离子体70可以在边缘环86中提供的阴极孔60中产生。等离子体70可以选择性地和/或局部地蚀刻基板W的边缘区域。因此，中空阴极50可以用于根据产生等离子体70的哪个交叉点66通过提高和降低基板W的蚀刻速率而以精确定点的方式(例如以像素化的方式)局部地和选择性地蚀刻基板。
如以上讨论的，偏置电力42的强度的差异可以与基板W的蚀刻速率的差异相反。例如，当中心区域具有比边缘区域的蚀刻速率大的蚀刻速率时，施加到中心环82的偏置电力42的强度可以低于施加到边缘环86的偏置电力42的强度。
根据本发明构思的一示范性实施方式，用于蚀刻半导体器件的装置可以包括蚀刻腔室(参见例如图1中的腔室10的下壳体12)和设置在蚀刻腔室中的静电吸盘30。多个反应气体腔室(参见例如图1中的腔室10的包括分隔件16的上壳体14)可以设置在蚀刻腔室之上。每个反应气体腔室可以单独地连接到气源20。反应气体腔室可以通过分隔件16彼此分隔。中空阴极50可以设置在蚀刻腔室和所述多个反应气体腔室之间。中空阴极50可以包括设置在静电吸盘30之上的多个阴极孔60。中空阴极50可以包括与所述多个阴极孔60中的每个阴极孔相邻的上电极和下电极(例如54和56)。上电极和下电极可以设置在绝缘板52上。反应气体可以单独地供应到每个反应气体腔室。因此，设置在没有提供偏置电力和/或源电力(如以上更详细描述的)的上电极和下电极之上的反应气体腔室可以不供应有反应气体22。因此，可以减少使用的反应气体22的量，可以降低制造成本，并可以提高半导体的制造(例如蚀刻)的效率。
根据本发明构思的示范性实施方式的用于制造半导体器件的装置可以包括在绝缘板的阴极孔处交叉的底电极和顶电极。底电极和顶电极可以使用源电力和偏置电力在阴极孔中产生像素化的等离子体。像素化的等离子体可以局部地蚀刻基板，因此提高基板的蚀刻均匀性。
尽管已经参照本发明构思的示范性实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化，而没有脱离本发明构思的精神和范围。
本申请要求于2017年10月23日提交的韩国专利申请第10-2017-0137420号的优先权，其公开内容通过引用整体地结合于此。

Claims (18)

1.一种中空阴极，包括：
绝缘板，具有阴极孔和连接到所述阴极孔的间隙；
多个底电极，在所述绝缘板的底表面处，其中所述底电极限定第一孔，所述第一孔具有比所述阴极孔的宽度大的宽度；
多个顶电极，在所述绝缘板的顶表面处并限定第二孔，所述第二孔沿着垂直于所述绝缘板的上表面的方向与所述第一孔对准；以及
快门板，设置在所述间隙中，
其中所述快门板具有沿着垂直于所述绝缘板的所述顶表面的方向与所述阴极孔对准的快门孔。
2.如权利要求1所述的中空阴极，其中每个所述底电极在第一方向上延伸，
其中所述顶电极沿着垂直于所述绝缘板的所述上表面的方向与所述底电极重叠，并且
其中所述多个顶电极在所述第一方向上以及在交叉所述第一方向的第二方向上彼此分隔开。
3.如权利要求2所述的中空阴极，还包括在所述绝缘板之上的多个上导电线，其中所述多个上导电线中的每个上导电线单独地连接到所述多个顶电极中的对应顶电极。
4.如权利要求1所述的中空阴极，其中所述底电极在第一方向上延伸，
其中所述顶电极在交叉所述第一方向的第二方向上延伸，并且
其中所述阴极孔以及所述第一孔和所述第二孔设置在所述底电极和所述顶电极之间的交叉点处。
5.如权利要求1所述的中空阴极，其中所述多个顶电极包括：
边缘环；
中心环，在所述边缘环中；以及
中间环，在所述中心环和所述边缘环之间。
6.如权利要求1所述的中空阴极，其中所述绝缘板包括陶瓷电介质。
7.如权利要求1所述的中空阴极，还包括：
上保护层，设置在所述顶电极和所述绝缘板上；和
下保护层，设置在所述底电极和所述绝缘板上。
8.一种用于制造半导体器件的装置，所述装置包括：
腔室；
静电吸盘，在所述腔室中；以及
中空阴极，在所述腔室中，所述中空阴极设置在所述静电吸盘之上，
其中所述中空阴极包括：
绝缘板，具有阴极孔和连接到所述阴极孔的间隙；
多个底电极，在所述绝缘板的底表面处，其中所述底电极限定第一孔，所述第一孔具有比所述阴极孔的宽度大的宽度；
多个顶电极，在所述绝缘板的顶表面处并限定第二孔，所述第二孔沿着垂直于所述绝缘板的上表面的方向与所述第一孔对准；以及
快门板，设置在所述间隙中，
其中所述快门板具有沿着垂直于所述绝缘板的所述顶表面的方向与所述阴极孔对准的快门孔。
9.如权利要求8所述的装置，还包括配置为向所述顶电极提供偏置电力的偏置电源，
其中所述偏置电源包括：
偏置电力源；
多个开关元件，分别连接在所述偏置电力源和所述多个顶电极之间，所述多个开关元件的每个控制到所述多个顶电极中的对应顶电极的所述偏置电力的流动；以及
偏置电力驱动器，导通所述开关元件以将所述偏置电力单独地提供到所述多个顶电极中的对应顶电极。
10.如权利要求9所述的装置，还包括配置为将源电力提供到所述底电极的源电源，
其中所述源电力具有与所述偏置电力的电压极性相反的电压极性。
11.如权利要求9所述的装置，其中所述腔室包括：
下壳体；和
上壳体，在所述下壳体上，
其中所述中空阴极设置在所述上壳体中。
12.如权利要求11所述的装置，其中所述上壳体具有在所述阴极孔之间的分隔件。
13.一种制造半导体器件的方法，所述方法包括：
通过检测取决于基板上的位置的蚀刻速率的差异，获得所述基板的蚀刻均匀性的测量结果；
根据取决于所述基板上的位置的蚀刻速率的差异来确定中空阴极的配置为被单独地分别供应源电力和偏置电力的底电极和顶电极的位置；以及
通过基于取决于所述基板上的位置的蚀刻速率的差异而选择性地向所述底电极和所述顶电极分别提供所述源电力和所述偏置电力，在所述基板上局部地产生等离子体，
其中所述方法通过使用根据权利要求1至7中的任一项所述的中空阴极或根据权利要求8至12中的任一项所述的装置来执行。
14.如权利要求13所述的方法，其中确定所述底电极和所述顶电极的位置包括获得所述源电力和所述偏置电力的强度。
15.如权利要求13所述的方法，还包括通过向所述底电极和所述顶电极分别提供所述源电力和所述偏置电力而蚀刻所述基板。
16.如权利要求15所述的方法，其中蚀刻所述基板包括：
供应反应气体到所述顶电极上；
使快门孔与所述中空阴极的阴极孔对准；以及
在所述阴极孔和所述快门孔中产生所述等离子体。
17.如权利要求13所述的方法，其中所述底电极包括围绕所述中空阴极的阴极孔的第一孔，并且
其中所述顶电极包括围绕所述阴极孔的第二孔。
18.一种用于蚀刻半导体器件的装置，包括：
蚀刻腔室；
静电吸盘，设置在所述蚀刻腔室中；
多个反应气体腔室，设置在所述蚀刻腔室之上，其中每个所述反应气体腔室单独地连接到气源，并且其中所述多个反应气体腔室通过分隔件彼此分隔开；以及
中空阴极，设置在所述蚀刻腔室和所述多个反应气体腔室之间，
其中所述中空阴极包括设置在所述静电吸盘上方的多个阴极孔，
其中所述中空阴极包括与所述多个阴极孔中的每个阴极孔相邻的上电极和下电极，其中所述上电极和下电极分别设置在绝缘板的顶表面和底表面上，其中所述绝缘板具有连接到所述阴极孔的间隙，以及
其中所述中空阴极还包括在所述间隙中的快门板，其中所述快门板具有沿着垂直于所述绝缘板的所述顶表面的方向与所述阴极孔对准的快门孔。
CN201811235291.7A 2017-10-23 2018-10-23 中空阴极以及用于制造半导体器件的装置和方法 Active CN109698110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0137420 2017-10-23
KR1020170137420A KR102455231B1 (ko) 2017-10-23 2017-10-23 픽셀화된 플라즈마를 생성하는 할로우 캐소드, 반도체 소자의 제조장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN109698110A CN109698110A (zh) 2019-04-30
CN109698110B true CN109698110B (zh) 2023-09-05

Family

ID=66170686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811235291.7A Active CN109698110B (zh) 2017-10-23 2018-10-23 中空阴极以及用于制造半导体器件的装置和方法

Country Status (3)

Country Link
US (2) US20190122867A1 (zh)
KR (1) KR102455231B1 (zh)
CN (1) CN109698110B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455239B1 (ko) * 2017-10-23 2022-10-18 삼성전자주식회사 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조방법
KR102455231B1 (ko) 2017-10-23 2022-10-18 삼성전자주식회사 픽셀화된 플라즈마를 생성하는 할로우 캐소드, 반도체 소자의 제조장치 및 그의 제조방법
US20220028663A1 (en) * 2020-07-23 2022-01-27 Applied Materials, Inc. Plasma source for semiconductor processing
US20220246403A1 (en) * 2021-01-29 2022-08-04 Applied Materials, Inc. Digital control of plasma processing
KR102589181B1 (ko) * 2021-08-31 2023-10-16 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
JP2023147584A (ja) * 2022-03-30 2023-10-13 セメス株式会社 プラズマを用いた基板処理装置および方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072347A (ja) * 2003-08-26 2005-03-17 Toshio Goto 処理装置
CN1700953A (zh) * 2003-05-27 2005-11-23 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
KR20160026770A (ko) * 2014-08-29 2016-03-09 램 리써치 코포레이션 이온 빔 에칭을 위한 이온 주입기 전극 어셈블리

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182604B1 (en) 1999-10-27 2001-02-06 Varian Semiconductor Equipment Associates, Inc. Hollow cathode for plasma doping system
DE10060002B4 (de) * 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
KR100623563B1 (ko) * 2003-05-27 2006-09-13 마츠시다 덴코 가부시키가이샤 플라즈마 처리 장치, 플라즈마를 발생하는 반응 용기의제조 방법 및 플라즈마 처리 방법
US7573202B2 (en) * 2004-10-04 2009-08-11 The Board Of Trustees Of The University Of Illinois Metal/dielectric multilayer microdischarge devices and arrays
JP2007191792A (ja) * 2006-01-19 2007-08-02 Atto Co Ltd ガス分離型シャワーヘッド
KR100886240B1 (ko) * 2006-10-27 2009-03-02 주식회사 뉴파워 프라즈마 다중 안테나를 갖는 유도 결합 플라즈마 반응기 및 이를위한 다중 안테나 구동 시스템
US7649316B2 (en) * 2007-07-13 2010-01-19 Micron Technology, Inc. Assemblies for plasma-enhanced treatment of substrates
KR100895630B1 (ko) 2007-10-01 2009-05-06 박흥균 전자빔 방출장치
US8409459B2 (en) * 2008-02-28 2013-04-02 Tokyo Electron Limited Hollow cathode device and method for using the device to control the uniformity of a plasma process
KR101046335B1 (ko) 2008-07-29 2011-07-05 피에스케이 주식회사 할로우 캐소드 플라즈마 발생방법 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리방법
KR101092881B1 (ko) 2010-01-14 2011-12-12 한국과학기술원 축전 결합 플라즈마 발생 장치 및 축전 결합 플라즈마 발생 방법
US9190289B2 (en) 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
KR101151225B1 (ko) 2010-04-23 2012-06-14 한국과학기술원 축전 결합 플라즈마 발생 장치 및 그 형성 방법
KR101181709B1 (ko) 2010-07-13 2012-09-19 한국과학기술원 축전 결합 플라즈마 발생 장치
US8900403B2 (en) * 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US20120255678A1 (en) 2011-04-11 2012-10-11 Lam Research Corporation Multi-Frequency Hollow Cathode System for Substrate Plasma Processing
US20120258555A1 (en) 2011-04-11 2012-10-11 Lam Research Corporation Multi-Frequency Hollow Cathode and Systems Implementing the Same
US8900402B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
KR101661638B1 (ko) * 2012-11-02 2016-09-30 캐논 아네르바 가부시키가이샤 반도체 장치의 제조 방법, 이온빔 에칭 장치 및 제어 장치
US9431218B2 (en) * 2013-03-15 2016-08-30 Tokyo Electron Limited Scalable and uniformity controllable diffusion plasma source
DE102013111360B3 (de) 2013-10-15 2015-03-12 Von Ardenne Gmbh Hohlkathodensystem, Vorrichtung und Verfahren zur plasmagestützten Behandlung von Substraten
US9721765B2 (en) * 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Plasma device driven by multiple-phase alternating or pulsed electrical current
KR102455231B1 (ko) 2017-10-23 2022-10-18 삼성전자주식회사 픽셀화된 플라즈마를 생성하는 할로우 캐소드, 반도체 소자의 제조장치 및 그의 제조방법
KR102453450B1 (ko) * 2017-10-23 2022-10-13 삼성전자주식회사 플라즈마 처리 장치, 반도체 소자의 제조설비 및 그의 제조방법
KR102455239B1 (ko) * 2017-10-23 2022-10-18 삼성전자주식회사 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700953A (zh) * 2003-05-27 2005-11-23 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
JP2005072347A (ja) * 2003-08-26 2005-03-17 Toshio Goto 処理装置
KR20160026770A (ko) * 2014-08-29 2016-03-09 램 리써치 코포레이션 이온 빔 에칭을 위한 이온 주입기 전극 어셈블리
CN105390356A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 用于离子束研磨的离子喷射器和透镜系统

Also Published As

Publication number Publication date
KR20190044888A (ko) 2019-05-02
KR102455231B1 (ko) 2022-10-18
US20210057193A1 (en) 2021-02-25
US11798788B2 (en) 2023-10-24
US20190122867A1 (en) 2019-04-25
CN109698110A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN109698110B (zh) 中空阴极以及用于制造半导体器件的装置和方法
KR102631507B1 (ko) 웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리
KR102570642B1 (ko) 에지-국부화된 이온 궤적 제어 및 플라즈마 동작을 통한 선단 에지 시스 및 웨이퍼 프로파일 튜닝
US9142391B2 (en) Method of manufacturing semiconductor device
US10763150B2 (en) System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
KR102413035B1 (ko) 픽셀화된 온도 제어식 기판 지지 조립체
KR102435888B1 (ko) 정전 척, 기판 처리 장치 및 그를 이용한 반도체 소자의 제조방법
US8426317B2 (en) Plasma processing apparatus and plasma processing method
KR100938635B1 (ko) 반경 방향 플라즈마 분포에 대한 개선된 자기 제어를 위한플라즈마 제한 배플 및 유동비 이퀄라이저
KR20190082721A (ko) 플라즈마 처리 장치
US10950414B2 (en) Plasma processing apparatus and method of manufacturing semiconductor device using the same
US20150235862A1 (en) Semiconductor device manufacturing method
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
US20190006156A1 (en) Plasma Processing Apparatus
KR20220120534A (ko) 온도 제어 장치, 온도 제어 방법 및 배치대
JP2018142589A (ja) 基板固定具及び基板固定装置
KR100508754B1 (ko) 온도 컨트롤러 및 이를 갖는 식각 장치
US7758929B2 (en) Plasma processing apparatus and method
US8197637B2 (en) Semiconductor fabrication apparatuses to perform semiconductor etching and deposition processes and methods of forming semiconductor device using the same
KR101640488B1 (ko) 플라즈마 에칭장치용 일렉트로드의 결합구조 및 결합방법
KR102097984B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20230402286A1 (en) Method and apparatus for etching a semiconductor substrate in a plasma etch chamber
JP4327804B2 (ja) エッチング装置及びエッチング処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant