CN109581832A - 叠对误差测量结构以及叠对误差测量方法 - Google Patents

叠对误差测量结构以及叠对误差测量方法 Download PDF

Info

Publication number
CN109581832A
CN109581832A CN201810671085.4A CN201810671085A CN109581832A CN 109581832 A CN109581832 A CN 109581832A CN 201810671085 A CN201810671085 A CN 201810671085A CN 109581832 A CN109581832 A CN 109581832A
Authority
CN
China
Prior art keywords
pattern
mentioned
sub
group
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810671085.4A
Other languages
English (en)
Other versions
CN109581832B (zh
Inventor
陈彦良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109581832A publication Critical patent/CN109581832A/zh
Application granted granted Critical
Publication of CN109581832B publication Critical patent/CN109581832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开提供一种叠对误差测量结构以及叠对误差测量方法。一种叠对误差测量结构，包括配置在一基板上的一下层图案，以及配置在下层图案上并且与下层图案至少有部分重叠的一上层图案。下层图案包括多个第一子图案，第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中第二方向与第一方向交错。上层图案包括多个第二子图案，第二子图案沿着第一方向延伸并且沿着第二方向排列。在至少一部分上述第一子图案和/或至少一部分上述第二子图案中的一图案间距和一图案宽度的至少一者沿着上述第二方向变化。

Description

叠对误差测量结构以及叠对误差测量方法
技术领域
本公开涉及叠对误差(overlay error)测量结构，用于半导体装置制造操作中，并且涉及叠对误差测量方法。
背景技术
随着半导体产业在追求更高的装置密度中发展至纳米技术工艺节点，在一光刻操作中减少光刻胶图案与下方图案的叠对误差已成为重要的问题之一。特别是因为各种因素(例如测量结构的不对称形状)，精确地测量叠对误差变得越来越困难。因此，需要能够更精确地测量叠对误差的叠对测量图案及方法。
发明内容
本公开提供一种叠对误差测量结构，包括一下层图案，被配置在一基板上；以及一上层图案，被配置在上述下层图案上，并且与上述下层图案至少有部分重叠，其中：上述下层图案包括多个第一子图案，上述第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中上述第二方向与上述第一方向交错，上述上层图案包括多个第二子图案，上述第二子图案沿着上述第一方向延伸并且沿着上述第二方向排列，以及在至少一部分上述第一子图案和/或至少一部分上述第二子图案中的一图案间距和一图案宽度的至少一者沿着上述第二方向变化。
本公开提供一种叠对误差测量结构，包括一下层图案，被配置在一基板上；以及一上层图案，被配置在上述下层图案上，其中：上述下层图案包括一第一组第一子图案以及一第二组第一子图案，上述第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中上述第二方向与上述第一方向交错，上述上层图案包括一第一组第二子图案以及一第二组第二子图案，上述第二子图案沿着上述第一方向延伸并且沿着上述第二方向排列，上述上层图案的上述第一组第二子图案与上述下层图案的上述第一组第一子图案至少部分地重叠，并且相对于上述下层图案的上述第一组第一子图案沿着上述第二方向具有一偏移量D+OV，上述上层图案的上述第二组第二子图案与上述下层图案的上述第二组第一子图案至少部分地重叠，并且相对于上述下层图案的上述第二组第一子图案沿着上述第二方向具有一偏移量-D+OV，D为一既定设计值，并且OV为在上述上层图案及上述下层图案之间沿着上述第二方向的一叠对误差，以及在至少一部分上述第一子图案和/或至少一部分上述第二子图案中的一图案间距和一图案宽度的至少一者沿着上述第二方向变化。
本公开提供一种叠对误差测量方法，包括在一下层叠对测量图案上，形成一上层叠对测量图案；对上述上层叠对测量图案及上述下层叠对测量图案，施加测量光；从上述上层叠对测量图案及上述下层叠对测量图案，得到多个绕射图案；分析关于在一绕射图案影像内多个区域的上述绕射图案的上述绕射图案影像；以及通过使用多个分析结果，得到上述上层叠对测量图案及上述下层叠对测量图案之间的叠对误差，其中上述上层叠对测量图案的一图案配置与上述下层叠对测量图案的一图案配置不同，并且上述上层叠对测量图案与上述下层叠对测量图案的一相对位置不同。
附图说明
本发明从后续实施例以及附图可以更佳理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。
图1A至图1D为根据本公开实施例的基于绕射叠对(diffraction based overlay,DBO)测量图案的示意图。
图2A及图2B为DBO测量图案的绕射光的光强度图。
图2C为根据本公开实施例的从DBO测量图案的光强度图得到的不对称函数图。
图2D为从一比较范例的光强度图得到的不对称函数图。
图3A至图3D为根据本公开实施例的各种DBO测量结构的示意图。
图4为根据本公开实施例的一DBO测量图案的示意图。
图5为根据本公开实施例的一DBO测量图案的示意图。
附图标记说明：
LL～下层
UL～上层
P1-P4～间距
W1-W5～宽度
TG～DBO测量结构
EX～曝光区域
CHIP～半导体芯片图案
SL～斜率
10～基板
12～下层DBO测量图案
14～第一中间层
16～第二中间层
18～上层DBO测量图案
P11-P1N～间距
P21-P2N～间距
W11-W1N～宽度
W21-W2N～宽度
SG1-SG3～区段
101～现有DBO测量图案组
102～DBO测量图案组
103～DBO测量图案组
104～DBO测量图案组
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，元件的尺寸不限于所公开的范围或数值，而可以取决于工艺条件及/或所需的装置特性。此外，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。为了精简及明确，各种特征可以在不同比例中被显示。
此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。另外，用词“由…制成”可以表示为“包括”或是“由…组成”。用词“A和B中至少一者”除非有另外的说明，否则其表示“A”、“B”或“A和B”而不是“一个来自A，一个来自B”。
在最近的光刻操作中，基于绕射叠对(diffraction based overlay,DBO)测量结构被用在叠对测量中。用于DBO测量的叠对测量结构(目标)包括在前一层(下层)以及当前层(图案化的光刻胶层)上的具有固定间距(constant pitch)的一周期性间距光栅(线段间隔图案(line-and-space patterns))。在当前的DBO测量结构中，下方图案因于各种理由(例如蚀刻操作、因薄膜沉积及/或热工艺所引起的内部应力、包括一回蚀工艺以及一化学机械研磨(CMP)工艺的一平坦化操作)常常为不对称的。当测量图案具有此不对称时，因为DBO测量技术测量到前一层以及当前层之间的不对称，并且将此不对称转换成为叠对误差的一部分，所以叠对测量误差会增加。通过使用DBO测量结构，分离来自叠对误差测量的图案不对称所引起的测量误差很困难。在本公开中，“叠对误差”表示将被对准的下方图案与当前(光刻胶)图案的一位置误差(偏移)，并且“测量误差”表示因各种因素于叠对误差测量所引起的一误差。
在本公开中将公开一种使用一特定计算方法以减少图案不对称所引起的测量误差的一新颖叠对测量结构。
图1A至图1C是根据本公开实施例的DBO测量图案的示意图。
一组DBO测量结构具有四个象限区域(目标区域)，例如用于X方向测量的两个目标区域，以及用于Y方向测量的两个目标区域。每个目标区域具有一尺寸，例如在基板上的8μm×8μm尺寸。四个目标区域的DBO测量结构被设置在一曝光区域(例如：一或两个芯片区域)中的多个位置上。
叠对误差被测量以作为先前所形成的图案与当前所形成的图案之间的一横向位移(X及Y方向)。当前所形成的图案通常是一光刻胶图案。由下层(例如：多晶硅层、金属层、绝缘材料层及/或基板)所形成的DBO测量结构被称为一下层图案、一先前图案及/或一下方图案。通过光刻操作形成的光刻胶图案所形成的DBO测量结构被称为一上层图案、一当前图案及/或一光刻胶图案。
如上面所述，现有的DBO测量结构包括具有线段间隔图案的光栅图案，其中线段间隔图案具有相同线宽并且在X方向及Y方向以一固定间距排列。DBO测量结构包括在下层及上层之间的设计图案偏移。举例来说，用于DBO测量结构的X方向测量的两个目标区域的一者被设计成在下层及上层之间在X方向上具有一偏移“d”，并且用于X方向测量的两个目标区域的另一者被设计成在下层及上层之间在X方向上具有一偏移“-d”。相似地，用于DBO测量结构的Y方向测量的两个目标区域的一者被设计成在下层及上层之间在Y方向上具有一偏移“d”，并且用于Y方向测量的两个目标区域的另一者被设计成在下层及上层之间在Y方向上具有一偏移“-d”。如下面更详细的说明，本发明实施例的DBO测量结构的光栅图案为不均匀的，并且DBO测量结构的图案间距及图案宽度的至少一者会变化。
如图1A所示，一组DBO测量结构TG包括四个正交目标区域，其中两个正交目标区域为X方向，另外两个正交目标区域为Y方向，并且每个正交目标区域相对于被对准的先前(下)层具有设计的偏移+d或-d。如图1D所示，包括四个正交目标区域的多组DBO测量结构TG被提供在例如一曝光区域EX的四个角。在一些实施例中，一曝光区域包括二或多个半导体芯片图案CHIP。在其他实施例中，额外的二或多组包括四个正交目标区域的多组DBO测量结构TG被提供。
一测量光被施加至DBO测量结构，并且得到±第一阶绕射光。测量光可具有在一可见光范围、一紫外光范围及一深紫外光范围的一波长。在一些实施例中，测量光的光源可以是一氙灯或一汞灯。形成在基板上的DBO测量结构所反射的测量光被引导至包括多个光学元件(例如透镜)的一光学系统，并且被一检测器接收。光学系统包括一暗场系统，其可以通过插入合适形式的一孔径板(aperture plate)到透镜之间(在光瞳平面(pupil plane)处)来实现。
当测量光被施加至DBO测量结构(光栅)时，其反射光包括一第零阶光、两个第一阶光(+1以及-1阶)以及更高阶光。由于光学系统的尺寸(数值孔径)是有限的，只有第零阶光以及±第一阶光进入光学系统。在光学系统中，第零阶光被设置在光瞳平面的孔径光阑(aperture stop)阻挡，因此DBO测量结构的影像仅从在检测器(例如一影像感测器)上的±第一阶光形成。
图2A显示作为叠对(偏移)函数的第一阶绕射光I+1以及I-1的光强度。如果没有叠对误差，±第一阶绕射光的光强度为相同。不对称函数As可以通过加入I+1以及I-1得到，如图2B所示。对于偏移+d的目标区域，其不对称函数为：
对于偏移-d的目标区域，其不对称函数为：
其中，ov是将被测量的下层及上层之间的一叠对误差，P是一图案(光栅)间距，并且k通过在下层及上层之间的测量条件(例如：光波长)、目标类型、薄膜结构(例如：厚度、折射率、吸收系数)所决定。基于上述不对称函数As(+d)以及As(-d)，可以计算出叠对误差ov。当足够小时，As(+d)可以近似为并且As(-d)可以近似为这两者等于在图2B中的一斜率SL，因此可以计算出ov。
相对的，在本实施例中的DBO测量结构中，图案宽度以及图案间距的至少一者在一目标区域内变化(即图案宽度/间距不均匀)。
举例来说，如图1B所示，位在左下的目标图案之上的上层UL与现有的DBO测量结构相似地被设计成相对于下层LL具有一偏移+d，但是具有彼此互相不同的非固定图案间距P1、P2、P3、P4及P5。在一些实施例中，间距满足P1<P2<P3<P4<P5或P1>P2>P3>P4>P5。当然，间距不需要照顺序或逐渐地改变，并且在一些实施例中，间距被设计为随机改变。对于右上的目标图案，可以使用相对于下层LL具有一偏移-d的有相似间距配置的相似图案。
在其他实施例中，如图1C所示，位在右上的目标图案之上的上层UL与现有的DBO测量结构相似地被设计成相对于下层LL具有一偏移-d，但是具有彼此互相不同的图案宽度W1、W2、W3、W4及W5。在一些实施例中，宽度满足W1<W2<W3<W4<W5或W1>W2>W3>W4>W5。当然，宽度不需要照顺序或逐渐地改变，并且在一些实施例中，宽度被设计为随机改变。对于左下的目标图案，可以使用相对于下层LL具有一偏移+d的有相似宽度配置的相似图案。虽然图1B及图1C为了说明而显示五条线段的图案，但实际的DBO测量结构包括五条以上的线段。在某些实施例中，线段的数量在10条至50条的范围中。
当DBO测量结构包括图案不对称时，不对称函数As可表示如下：
其中ΔAs1及ΔAs2是上方DBO测量结构及/或下方DBO测量结构的图案形状引起的不对称误差。从上面的方程式，可以得到下面的方程式。
此外，从上面的方程式，可以得到下面的方程式。
另外，此方程式可被重写成如下：
As(+d)＝k2·As(-d)+ΔAs
其中，因子k2与下层及上层之间的测量条件、目标类型及/或薄膜结构无关。
因此，当得到多个测量图案在不对称函数As(+d)及As(-d)中的光强度的多个测量结果，并且绘制在一X-Y坐标上时，其结果应该与斜率k2成线性关系。
在本实施例中，来自具有四个目标区域的上方及下方DBO测量结构的绕射图案是通过一光学影像感测器来得到。光学影像感测器包括在一矩阵中所排列的多个像素。在一些实施例中，每个绕射图案的绕射影像(亦称为绕射图案影像)的像素数量为50个或以上，并且在某些实施例中，像素的数量约200个至400个。在一些实施例中，通过使用影像处理来逐像素基础(pixel-by-pixel basis)地分析从光学影像感测器得到的绕射影像。举例来说，不对称函数As(+d)及/或As(-d)，可通过逐像素基础得到，因此得到不对称函数As(+d)及/或As(-d)的数百个数据，并且被绘制，如图2C所示。通过得到线性的近似线，可以得到ΔAs以及值k2。
因此，可以从下面方程式得到叠对误差ov：
其中，ov1是从在Y方向上延伸并且在X方向上排列的DBO测量图案所得到的在X方向上的叠对误差。相似地，ov2是从在X方向上延伸并且在Y方向上排列的DBO测量图案所得到的在Y方向上的叠对误差。换句话说，通过上述方法，X方向的绕射影像以及Y方向的绕射影像被分别地分析，以独立地得到X方向及Y方向的叠对误差。
如果DBO测量结构具有一固定宽度以及一固定间距(即图案宽度/间距一致)，不对称函数As(+d)及/或As(-d)的测量结果将如图2D被聚集在一点上，并且无法得到线性近似。相对的，如上面所述，本实施例的DBO测量图案使用不均匀图案，不对称函数As(+d)及/或As(-d)的测量结果会如图2C般散布，并因此可以从图2C中的绘图得到斜率k2。不对称函数As(+d)及/或As(-d)的测量结果的绘图以及获得斜率k2可以通过使用一电脑系统执行存储在一存储器中的程序来执行。在一些实施例中，这种用于计算叠对误差的电脑系统被提供在具有一光学系统的叠对误差测量设备内部。在其他实施例中，电脑系统与叠对误差测量设备分开地设置的，并通过一有线或无线网络耦接至叠对误差测量设备。另外，所得到的叠对误差被反馈到一光刻设备(扫描器及/或步进器)以通过补偿叠对误差执行后续的光刻操作。
值得注意的是，在一些实施例中，当图案间距及/或图案宽度变化(为不固定的)时，可以从在平面图中的上层图案的重心以及在平面图中的下层图案的重心之间的距离决定所设计的偏移量+d及-d。在其他实施例中，所设计的偏移量+d及-d可以是下层图案的中心图案以及上层图案的中心图案之间的距离。
在一些实施例中，光学影像感测器的像素尺寸在0.1μm2至1.0μm2的范围中。在某些实施例中，光学影像感测器的像素尺寸是0.4μm×0.4μm。
在一些实施例中，可以使用一组像素(例如彼此在X方向及Y方向上相邻的四个像素)作为将被进行影像分析的一区域代替逐像素基础分析。在此情况中，在一些实施例中，每个绕射影像的像素组为50组以上。
图3A至图3D为根据本公开实施例的各种DBO测量结构。图3A至图3D显示对应正交目标区域的一者的横截面图。在图3A至图3D中，下层DBO测量图案12形成在一基板10上。一第一中间层14形成在下层DBO测量图案12上，并且第二中间层16形成在第一中间层14上。上层DBO测量图案18通过光刻胶形成在第二中间层16上。虽然两个中间层(第一中间层14及第二中间层16)被设置在下层DBO测量图案12及上层DBO测量图案18之间，但中间层的数目并不限于两个。中间层的数目可以是两个以上。在图3A至图3D中，下层DBO测量图案12及上层DBO测量图案18之间没有叠对误差。
在一些实施例中，下层DBO测量图案12由导电材料(例如多晶硅)制成，并且通过光刻及蚀刻操作形成。在一些实施例中，下层DBO测量图案12是一多晶硅图案用于一半导体装置的一测试栅极，其将被一金属栅极取代。在基板10上形成一多晶硅覆盖层后，由一或多个介电材料层制成的一硬光罩(掩模)被形成在多晶硅层上。在一些实施例中，基板10包括多个结构及/或区域，例如隔离绝缘区域(即浅沟槽隔离(STI))。接着，执行一或多个第一光刻操作以形成一光刻胶图案。第一光刻操作使用一深紫外光源，例如一氟化氪(KrF)准分子激光或一氟化氩(ArF)准分子激光，或一极紫外光源。接着，通过使用光刻胶图案作为一蚀刻光罩，使用干蚀刻图案化硬光罩层，并接着使用图案化的硬光罩层作为一蚀刻光罩来蚀刻多晶硅层。接着，在图案化的多晶硅层上形成一或多个中间层。当形成用于半导体装置的多晶硅图案时，同时形成下层DBO测量结构。
一或多个中间层由绝缘材料制成，例如氧化硅或氮化硅。一或多个中间层可以通过一合适薄膜形成方法被形成，例如化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD)。在一些实施例中，在形成中间层之后，可以执行一热操作(例如快速热退火)。在其他实施例中，在形成中间层之后，执行一平坦化操作，例如一回蚀操作或一化学机械研磨(CMP)操作。在形成一或多个中间层之后，执行用于下一个图案的第二光刻操作。执行第二光刻操作以检测通过多晶硅层形成的对准标记，使得通过第二光刻操作形成的光刻胶图案精确地对准多晶硅图案。应了解上述工艺之前、之间及之后亦可提供一些额外操作，并且一些操作在方法的额外实施例可被替换或删除。这些操作/工艺的顺序可以互相交换。
在图3A中，下层DBO测量图案12具有一固定线宽及一固定间距(即当线段的数量为N，P11＝P12＝P13…＝P1N)，而上层DBO测量图案18具有变化(或不固定)的间距P21、P22、…、P2N，并且彼此互相不同。在一些实施例中，不一致/不均匀的间距P21至P2N在约400nm至约800nm的范围中，在其他实施例中则在约500nm至约700nm的范围中。在一些实施例中，不一致的间距满足P21>P22>…>P2N或P21<P22<…<P2N。在其他实施例中，一组图案具有与另一组图案不同的间距。举例来说，间距满足P21＝P22<P23＝…＝P2N。在某些实施例中，在间距中的差值(例如：ΔP＝|P21-P22|)是固定的。上层DBO测量图案18的重心被设计为相对下层DBO测量图案12的重心有+d的偏移。当间距变化(为不固定的)时，上述不对称函数As的间距P可以是不一致的间距P21、P22、…、P2N的平均值，或对应于逐像素分析(例如：一个像素)的区域的图案间距的平均值。
在图3B中，下层DBO测量图案12具有一固定线宽以及一固定间距(即W11＝W12＝W13…＝W1N)，而上层DBO测量图案18具有不一致并且彼此互相不同的宽度W21、W22、…、W2N。在一些实施例中，不一致的宽度满足W21>W22>…>W2N或W21<W22<…<W2N。在一些实施例中，不一致的宽度W21至W2N在约200nm至约400nm的范围中，在其他实施例中则在约250nm至约350nm的范围中。在其他实施例中，一组图案具有与另一组图案不同的宽度。举例来说，宽度满足W21＝W22<W23＝…＝W2N。在某些实施例中，在宽度中的差值(例如：ΔW＝|W21-W22|)是固定的。上层DBO测量图案18的重心被设计为相对下层DBO测量图案12的重心有+d的偏移。
在图3C中，上层DBO测量图案18具有一固定线宽及一固定间距(即当线的数量为N，P11＝P12＝P13…＝P1N)，而下层DBO测量图案12具有不一致且彼此互相不同的间距P21、P22、…、P2N。在一些实施例中，不一致的间距满足P11>P12>…>P1N或P11<P12<…<P1N。在其他实施例中，一组图案具有与另一组图案不同的间距。在某些实施例中，在间距中的差值(例如：ΔP＝|P11-P12|)是固定的。在一些实施例中，不一致的间距P11至P1N在约400nm至约800nm的范围中，在其他实施例中则在约500nm至约700nm的范围中。上层DBO测量图案18的重心被设计为相对下层DBO测量图案12的重心有+d的偏移。
在图3D中，上层DBO测量图案18具有一固定线宽以及一固定间距(即W21＝W22＝W23…＝W2N)，而下层DBO测量图案12具有不一致且彼此互相不同的宽度W11、W12、…、W1N。在一些实施例中，不一致的宽度满足W11>W12>…>W1N或W11<W12<…<W1N。在其他实施例中，一组图案具有与另一组图案不同的宽度。在某些实施例中，在宽度中的差值(例如：ΔW＝|W11-W12|)是固定的。在一些实施例中，不一致的宽度W11至W1N在约200nm至约400nm的范围中，在其他实施例中则在约250nm至约350nm的范围中。上层DBO测量图案18的重心被设计为相对下层DBO测量图案12的重心有+d的偏移。
在图3A至图3D中，下层DBO测量图案12及上层DBO测量图案18的一者具有一固定的光栅结构。在其他实施例中，下层DBO测量图案12及上层DBO测量图案18两者皆具有可变的间距及/或可变的宽度。举例来说，在一些实施例中，下层DBO测量图案具有可变的宽度并且上层DBO测量图案具有可变的间距，或下层DBO测量图案具有可变的间距并且上层DBO测量图案具有可变的宽度。在其他实施例中，下层DBO测量图案具有可变的宽度并且上层DBO测量图案亦具有可变的宽度，或下层DBO测量图案具有可变的间距并且上层DBO测量图案亦具有可变的间距。
在图1A至图1C以及图3A至图3B中，象限图案的一个目标区域在与图案排列方向交错的方向上具有相同的线宽。举例来说，如图1B及图1C所示，从目标区域下端大致在Y方向延伸至目标区域上端的线段图案具有相同的线长，而X方向上的间距及/或宽度会变化。换句话说，在一个目标区域内，图案在X方向不一致，但在Y方向一致。
图4为根据本公开实施例的一DBO测量图案的示意图。在图4中，DBO测量图案在X方向及Y方向是不一致/不均匀的。在一些实施例中，象限区域(目标区域)(在图4中的左下区域)之一在Y方向被分成两个以上的区段。
在区段SG1中，每个图案具有一单独线段。在区段SG2中，每个图案具有两个以上在Y方向上排列的子图案。在区段SG3中，每个图案具有两个以上在X方向上排列的子图案。在一些实施例中，在每个区段内，子图案在Y方向上为一致，并且在X方向上不一致。在其他实施例中，当子图案为在Y方向上排列的多个图案时，子图案的间距可以变化(不一致或不同的)。虽然图4显示了三个区段，但区段的数量可以是两个或大于三个。
当图4的DBO测量图案被用作下层图案及上层图案的一者时，下层图案及上层图案的另一者可以是与图4相似的图案，图案具有一固定间距及一固定宽度，或是图3A至图3D所示的不一致图案的一者。
图5为根据本公开实施例的一DBO测量图案。在图5中，多组DBO测量图案被丛集在一起以配置在一曝光区域的多个位置(例如：四个角落)。
在一些实施例中，DBO测量图案丛集包括具有一致间距及一致宽度的一现有DBO测量图案组101。DBO测量图案丛集亦包括如上述的“不一致”的DBO测量图案组102。
另外，在一些实施例中，在DBO测量图案簇中包括其他类型的DBO测量图案组。举例来说，DBO测量图案组103包括二或多条细线段图案取代一条线段图案，与在图4中区段SG3的图案相似，并且DBO测量图案组104包括多个小图案取代一条线段图案，与在图4中区段SG2的图案相似。在DBO测量图案组103及/或104中，图案间距及图案宽度至少一者会变化。在DBO测量图案组103及/或104中，DBO测量图案组的配对物(counter part)可以是现有的DBO测量图案组，亦可以是根据本实施例的DBO测量图案组的一者。
在上述的实施例中，解释了用于半导体装置制造的一DBO测量结构。然而，本公开的DBO测量结构可以应用于包括光刻操作的一液晶显示器(LCD)面板制造操作，一微电子机械系统(MEMS)制造操作及/或任何其他微米或纳米结构工艺操作。
此处所描述的实施例或示例相对于现有技术提供了多个优点。举例来说，在本公开中，通过结合不一致的光栅图案(DBO测量结构)与一特定计算方法，可以消除由半导体制造操作所引起的图案不对称的不利影响，并因此可以减少由这种图案不对称所引起的叠对测量误差。
应了解于此不须讨论全部优点，全部实施例或示例无特定优点，并且其他实施例或示例可提供不同优点。
本发明实施例提供一种叠对误差测量结构，此叠对误差测量结构包括配置在一基板上的一下层图案，以及配置在下层图案上并且与下层图案至少有部分重叠的一上层图案。下层图案包括多个第一子图案，第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中第二方向与第一方向交错。上层图案包括多个第二子图案，第二子图案沿着第一方向延伸并且沿着第二方向排列。在至少一部分第一子图案和/或至少一部分第二子图案中的一图案间距和一图案宽度的至少一者沿着第二方向变化。在一或多个实施例中，第一子图案的图案间距为固定的，以及第二子图案的图案间距沿着第二方向变化，并且至少一部分第二子图案具有与第一子图案不同的图案间距。在一或多个实施例中，第二子图案的图案间距为固定的，以及第一子图案的图案间距沿着第二方向变化，并且至少一部分第一子图案具有与第二子图案不同的图案间距。在一或多个实施例中，第一子图案包括具有一固定线宽的多个线段间隔图案，以及第二子图案包括多个线段间隔图案，并且第二子图案的线段间隔图案的多个线段图案的线宽沿着第二方向变化。在一或多个实施例中，第二子图案包括具有一固定线宽的多个线段间隔图案，以及第一子图案包括多个线段间隔图案，并且第一子图案的线段间隔图案的多个线段图案的线宽沿着第二方向变化。在一或多个实施例中，第一子图案和第二子图案的至少一者包括多组线段间隔图案，每一组线段间隔图案包括沿着第二方向排列的多个线段间隔图案，以及沿着第一方向排列的多个线段间隔图案。在一或多个实施例中，线段间隔图案组的线段间隔图案的长度在多组线段间隔图案之间变化。在一或多个实施例中，多组线段间隔图案的线段间隔图案的长度在多组线段间隔图案之间是固定的。
本发明实施例提供一种叠对误差测量结构，此叠对误差测量结构包括配置在一基板上的一下层图案，以及配置在下层图案上的一上层图案。下层图案包括一第一组第一子图案以及一第二组第一子图案，第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中第二方向与第一方向交错。上层图案包括一第一组第二子图案以及一第二组第二子图案，第二子图案沿着第一方向延伸并且沿着第二方向排列。上层图案的第一组第二子图案与下层图案的第一组第一子图案至少部分地重叠，并且相对于下层图案的第一组第一子图案沿着第二方向有一偏移量D+OV。上层图案的第二组第二子图案与下层图案的第二组第一子图案至少部分地重叠，并且相对于下层图案的第二组第一子图案沿着第二方向有一偏移量-D+OV。D为一既定设计值，并且OV为在上层图案及下层图案之间沿着第二方向的一叠对误差。在至少一部分第一子图案和/或至少一部分第二子图案中的一图案间距和一图案宽度的至少一者沿着第二方向变化。在一或多个实施例中，第一子图案的图案间距为固定的，以及第二子图案的图案间距沿着第二方向变化，并且至少一部分第二子图案具有与第一子图案不同的图案间距。在一或多个实施例中，第二子图案的图案间距为固定的，以及第一子图案的图案间距沿着第二方向变化，并且至少一部分第一子图案具有与第二子图案不同的图案间距。在一或多个实施例中，第一子图案包括具有一固定线宽的多个线段间隔图案，以及第二子图案包括多个线段间隔图案，并且第二子图案的线段间隔图案的多个线段图案的线宽沿着第二方向变化。在一或多个实施例中，第二子图案包括具有一固定线宽的多个线段间隔图案，以及第一子图案包括多个线段间隔图案，并且第一子图案的线段间隔图案的多个线段图案的线宽沿着第二方向变化。在一或多个实施例中，上层图案的第一组第二子图案的重心相对于下层图案的第一组第一子图案的重心沿着第二方向具有一偏移量D+OV，以及上层图案的第二组第二子图案的重心相对于下层图案的第二组第一子图案的重心沿着第二方向具有一偏移量-D+OV。
本发明实施例提供一种叠对误差测量方法，在此叠对误差测量方法中，在一下层叠对测量图案上形成一上层叠对测量图案。对上层叠对测量图案及下层叠对测量图案，施加测量光。从上层叠对测量图案及下层叠对测量图案，得到多个绕射图案。分析关于在一绕射图案影像内多个区域的绕射图案的绕射图案影像。通过使用多个分析结果，得到上层叠对测量图案及下层叠对测量图案之间的叠对误差。上层叠对测量图案的一图案配置与下层叠对测量图案的一图案配置不同，并且上层叠对测量图案与下层叠对测量图案的一相对位置不同。在一或多个实施例中，下层叠对测量图案包括一第一组第一子图案以及一第二组第一子图案，第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中第二方向与第一方向交错。上层叠对测量图案包括一第一组第二子图案以及一第二组第二子图案，第二子图案沿着第一方向延伸并且沿着第二方向排列。上层叠对测量图案的第一组第二子图案相对于下层叠对测量图案的第一组第一子图案沿着第二方向具有一偏移量D1+OV1，其中OV1为沿着第二方向的一叠对误差，并且D1为一既定设计值。上层叠对测量图案的第二组第二子图案相对于下层叠对测量图案的第二组第一子图案沿着第二方向具有一偏移量-D1+OV1。在一或多个实施例中，绕射图案是通过一光学影像感测器所得到，以及绕射图案影像是通过一逐像素基础(pixel-by-pixel basis)分析。在一或多个实施例中，每个绕射图案影像的多个区域的数量为50个以上。在一或多个实施例中，下层叠对测量图案还包括一第三组第一子图案以及一第四组第一子图案，第一子图案沿着第二方向延伸，并且沿着第一方向排列。上层叠对测量图案还包括一第三组第二子图案以及一第四组第二子图案，第二子图案沿着第一方向延伸，并且沿着第二方向排列。上层叠对测量图案的第三组第二子图案相对于下层叠对测量图案的第三组第一子图案沿着第一方向具有一偏移量D2+OV2，其中OV2为沿着第一方向的一叠对误差，并且D2为一既定设计值。上层叠对测量图案的第四组第二子图案相对于下层叠对测量图案的第四组第一子图案沿着第一方向具有一偏移量-D2+OV2。在一或多个实施例中，所得到的叠对误差不受下层叠对测量图案的不对称图案轮廓影响。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种叠对误差测量结构，包括：
一下层图案，被配置在一基板上；以及
一上层图案，被配置在上述下层图案上，并且与上述下层图案至少有部分重叠，其中：
上述下层图案包括多个第一子图案，上述第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中上述第二方向与上述第一方向交错，
上述上层图案包括多个第二子图案，上述第二子图案沿着上述第一方向延伸并且沿着上述第二方向排列，
在至少一部分上述第一子图案和/或至少一部分上述第二子图案中的一图案间距和一图案宽度的至少一者沿着上述第二方向变化。
2.如权利要求1所述的叠对误差测量结构，其中：
上述第一子图案的图案间距为固定的，上述第二子图案的图案间距沿着上述第二方向变化，并且至少一部分上述第二子图案具有与上述第一子图案不同的图案间距。
3.如权利要求1所述的叠对误差测量结构，其中：
上述第二子图案的图案间距为固定的，
上述第一子图案的图案间距沿着上述第二方向变化，并且至少一部分上述第一子图案具有与上述第二子图案不同的图案间距。
4.如权利要求1所述的叠对误差测量结构，其中：
上述第一子图案和上述第二子图案的至少一者包括多组线段间隔图案，每一组线段间隔图案包括沿着上述第二方向排列的多个线段间隔图案，以及沿着上述第一方向排列的多个线段间隔图案。
5.一种叠对误差测量结构，包括：
一下层图案，被配置在一基板上；以及
一上层图案，被配置在上述下层图案上，其中：
上述下层图案包括一第一组第一子图案以及一第二组第一子图案，上述第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中上述第二方向与上述第一方向交错，
上述上层图案包括一第一组第二子图案以及一第二组第二子图案，上述第二子图案沿着上述第一方向延伸并且沿着上述第二方向排列，
上述上层图案的上述第一组第二子图案与上述下层图案的上述第一组第一子图案至少部分地重叠，并且相对于上述下层图案的上述第一组第一子图案沿着上述第二方向具有一偏移量D+OV，
上述上层图案的上述第二组第二子图案与上述下层图案的上述第二组第一子图案至少部分地重叠，并且相对于上述下层图案的上述第二组第一子图案沿着上述第二方向具有一偏移量-D+OV，
D为一既定设计值，并且OV为在上述上层图案及上述下层图案之间沿着上述第二方向的一叠对误差，
在至少一部分上述第一子图案和/或至少一部分上述第二子图案中的一图案间距和一图案宽度的至少一者沿着上述第二方向变化。
6.如权利要求5所述的叠对误差测量结构，其中：
上述第一子图案的图案间距为固定的，
上述第二子图案的图案间距沿着上述第二方向变化，并且至少一部分上述第二子图案具有与上述第一子图案不同的图案间距。
7.如权利要求5所述的叠对误差测量结构，其中：
上述第二子图案的图案间距为固定的，
上述第一子图案的图案间距沿着上述第二方向变化，并且至少一部分上述第一子图案具有与上述第二子图案不同的图案间距。
8.一种叠对误差测量方法，包括：
在一下层叠对测量图案上，形成一上层叠对测量图案；
对上述上层叠对测量图案及上述下层叠对测量图案，施加测量光；
从上述上层叠对测量图案及上述下层叠对测量图案，得到多个绕射图案；
分析关于在一绕射图案影像内多个区域的上述绕射图案的上述绕射图案影像；以及
通过使用多个分析结果，得到上述上层叠对测量图案及上述下层叠对测量图案之间的叠对误差，
其中上述上层叠对测量图案的一图案配置与上述下层叠对测量图案的一图案配置不同，并且上述上层叠对测量图案与上述下层叠对测量图案的一相对位置不同。
9.如权利要求8所述的叠对误差测量方法，其中：
上述下层叠对测量图案包括一第一组第一子图案以及一第二组第一子图案，上述第一子图案沿着一第一方向延伸并且沿着一第二方向排列，其中上述第二方向与上述第一方向交错，
上述上层叠对测量图案包括一第一组第二子图案以及一第二组第二子图案，上述第二子图案沿着上述第一方向延伸并且沿着上述第二方向排列，
上述上层叠对测量图案的上述第一组第二子图案相对于上述下层叠对测量图案的上述第一组第一子图案沿着上述第二方向具有一偏移量D1+OV1，
其中OV1为沿着上述第二方向的叠对误差，并且D1为一既定设计值，
上述上层叠对测量图案的上述第二组第二子图案相对于上述下层叠对测量图案的上述第二组第一子图案沿着上述第二方向具有一偏移量-D1+OV1。
10.如权利要求9所述的叠对误差测量方法，其中：
上述下层叠对测量图案还包括一第三组第一子图案以及一第四组第一子图案，上述第一子图案沿着上述第二方向延伸，并且沿着上述第一方向排列，
上述上层叠对测量图案还包括一第三组第二子图案以及一第四组第二子图案，上述第二子图案沿着上述第一方向延伸，并且沿着上述第二方向排列，
上述上层叠对测量图案的上述第三组第二子图案相对于上述下层叠对测量图案的上述第三组第一子图案沿着上述第一方向具有一偏移量D2+OV2，
其中OV2为沿着上述第一方向的叠对误差，并且D2为一既定设计值，以及
上述上层叠对测量图案的上述第四组第二子图案相对于上述下层叠对测量图案的上述第四组第一子图案沿着上述第一方向具有一偏移量-D2+OV2。
CN201810671085.4A 2017-09-29 2018-06-26 叠对误差测量结构以及叠对误差测量方法 Active CN109581832B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,064 US10795268B2 (en) 2017-09-29 2017-09-29 Method and apparatus for measuring overlay errors using overlay measurement patterns
US15/721,064 2017-09-29

Publications (2)

Publication Number Publication Date
CN109581832A true CN109581832A (zh) 2019-04-05
CN109581832B CN109581832B (zh) 2021-08-27

Family

ID=65896569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810671085.4A Active CN109581832B (zh) 2017-09-29 2018-06-26 叠对误差测量结构以及叠对误差测量方法

Country Status (3)

Country Link
US (3) US10795268B2 (zh)
CN (1) CN109581832B (zh)
TW (1) TWI721281B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112230514A (zh) * 2020-10-23 2021-01-15 泉芯集成电路制造(济南)有限公司 套刻误差量测标记结构及其制程方法和套刻误差量测方法
CN113130340A (zh) * 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111448519A (zh) * 2017-12-11 2020-07-24 Asml荷兰有限公司 电压对比量测标记
TWI734284B (zh) * 2018-12-04 2021-07-21 荷蘭商Ａｓｍｌ荷蘭公司 用於判定微影製程之效能參數之目標
WO2020205601A1 (en) * 2019-04-05 2020-10-08 Kla Corporation Multi-layered moiré targets and methods for using the same in measuring misregistration of semiconductor devices
US10990023B1 (en) * 2020-02-27 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for diffraction-based overlay measurement
US20230236515A1 (en) * 2020-06-09 2023-07-27 Asml Netherlands B.V. A target for measuring a parameter of a lithographic process
US20230175835A1 (en) * 2021-12-02 2023-06-08 Micron Technology, Inc. Apparatuses and methods for diffraction base overlay measurements
US11796925B2 (en) 2022-01-03 2023-10-24 Kla Corporation Scanning overlay metrology using overlay targets having multiple spatial frequencies
TWI817418B (zh) * 2022-01-04 2023-10-01 南亞科技股份有限公司 疊置誤差的測量標記
US20230314319A1 (en) * 2022-03-30 2023-10-05 Kla Corporation Scanning scatterometry overlay metrology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246482A1 (en) * 2003-06-06 2004-12-09 Abdurrahman Sezginer Diffracting, aperiodic targets for overlay metrology and method to detect gross overlay
US20070291269A1 (en) * 2006-06-20 2007-12-20 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
KR20080096297A (ko) * 2007-04-27 2008-10-30 삼성전자주식회사 반도체 소자의 오버레이 마크
KR20100065657A (ko) * 2008-12-08 2010-06-17 주식회사 하이닉스반도체 오버레이 버니어 및 그 형성 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6573975B2 (en) * 2001-04-04 2003-06-03 Pradeep K. Govil DUV scanner linewidth control by mask error factor compensation
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
WO2005108914A2 (en) 2004-05-06 2005-11-17 Zetetic Institute Apparatus and methods for measurement of critical dimensions of features and detection of defects in uv, vuv, and euv lithography masks
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
JP2013120872A (ja) * 2011-12-08 2013-06-17 Toshiba Corp 重ね合わせ計測方法
NL2010401A (en) 2012-03-27 2013-09-30 Asml Netherlands Bv Metrology method and apparatus, lithographic system and device manufacturing method.
WO2014194095A1 (en) * 2013-05-30 2014-12-04 Kla-Tencor Corporation Combined imaging and scatterometry metrology
JP6336068B2 (ja) 2013-08-07 2018-06-06 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法および装置、リソグラフィシステムならびにデバイス製造方法
US10152654B2 (en) * 2014-02-20 2018-12-11 Kla-Tencor Corporation Signal response metrology for image based overlay measurements
TWI730050B (zh) * 2017-02-15 2021-06-11 聯華電子股份有限公司 層疊對準標記與評估製程穩定度的方法
US11112369B2 (en) * 2017-06-19 2021-09-07 Kla-Tencor Corporation Hybrid overlay target design for imaging-based overlay and scatterometry-based overlay

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246482A1 (en) * 2003-06-06 2004-12-09 Abdurrahman Sezginer Diffracting, aperiodic targets for overlay metrology and method to detect gross overlay
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
US20070291269A1 (en) * 2006-06-20 2007-12-20 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
KR20080096297A (ko) * 2007-04-27 2008-10-30 삼성전자주식회사 반도체 소자의 오버레이 마크
KR20100065657A (ko) * 2008-12-08 2010-06-17 주식회사 하이닉스반도체 오버레이 버니어 및 그 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130340A (zh) * 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构
CN113130340B (zh) * 2020-02-27 2024-02-20 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构
CN112230514A (zh) * 2020-10-23 2021-01-15 泉芯集成电路制造(济南)有限公司 套刻误差量测标记结构及其制程方法和套刻误差量测方法
CN112230514B (zh) * 2020-10-23 2022-04-12 泉芯集成电路制造(济南)有限公司 套刻误差量测标记结构及其制程方法和套刻误差量测方法

Also Published As

Publication number Publication date
TWI721281B (zh) 2021-03-11
US20190101835A1 (en) 2019-04-04
US20220155696A1 (en) 2022-05-19
CN109581832B (zh) 2021-08-27
US11243475B2 (en) 2022-02-08
US10795268B2 (en) 2020-10-06
TW201915599A (zh) 2019-04-16
US20210018851A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
CN109581832A (zh) 叠对误差测量结构以及叠对误差测量方法
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US11768443B2 (en) Method for manufacturing semiconductor structure
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US9646896B2 (en) Lithographic overlay sampling
US20100291477A1 (en) Pattern forming method, pattern designing method, and mask set
JP5821490B2 (ja) 半導体装置の製造方法
US7772710B2 (en) Zero-order overlay targets
CN104934413B (zh) 重叠对准标记和具有该重叠对准标记的基片
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
TWI320959B (en) Line end spacing measurement
CN113539797B (zh) 半导体器件及其制造方法
US9410902B1 (en) Overlay measurement method
US8906584B2 (en) Photomask and method for forming pattern of semiconductor device using the same
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
CN104570589B (zh) 掩模板及利用掩模板进行光刻和测量步进精度的方法
JP6094630B2 (ja) 半導体装置
US8119309B2 (en) Reflective photomask and method of fabricating, reflective illumination system and method of process using the same
JP2010114130A (ja) 半導体装置及びその製造方法
JP2007129221A (ja) 半導体素子の多目的測定マークとそれを利用したキャリブレーション方法、測定システム及びコンピュータプログラム
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR20100065657A (ko) 오버레이 버니어 및 그 형성 방법
JP2001155983A (ja) 半導体装置およびその製造方法
KR20100039037A (ko) 반도체 소자의 오버레이 버니어
KR20090001077A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant