TWI817418B - 疊置誤差的測量標記 - Google Patents

疊置誤差的測量標記 Download PDF

Info

Publication number
TWI817418B
TWI817418B TW111111674A TW111111674A TWI817418B TW I817418 B TWI817418 B TW I817418B TW 111111674 A TW111111674 A TW 111111674A TW 111111674 A TW111111674 A TW 111111674A TW I817418 B TWI817418 B TW I817418B
Authority
TW
Taiwan
Prior art keywords
pattern
patterns
sub
overlay
correction
Prior art date
Application number
TW111111674A
Other languages
English (en)
Other versions
TW202328699A (zh
Inventor
馬士元
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/568,033 external-priority patent/US20230213872A1/en
Priority claimed from US17/568,151 external-priority patent/US20230213874A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202328699A publication Critical patent/TW202328699A/zh
Application granted granted Critical
Publication of TWI817418B publication Critical patent/TWI817418B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Detection And Correction Of Errors (AREA)
  • Microscoopes, Condenser (AREA)
  • Polyurethanes Or Polyureas (AREA)
  • Prostheses (AREA)

Abstract

本揭露提供一種疊置誤差的測量標記。測量標記包括一第一圖案和一第二圖案。第一圖案設置在一基底上，並位於一第一水平高度上。第一圖案包括複數個第一次圖案和複數個第二次圖案。第一次圖案沿一第一方向延伸並沿不同於第一方向的一第二方向排列。第二次圖案沿第二方向排列，其中複數個第一次圖案中的每一個的輪廓與複數個第二次圖案中的每一個的輪廓不同。第二圖案設置在與第一水平高度不同的一第二水高度上。

Description

疊置誤差的測量標記
本申請案主張美國第17/568,033及17/568,151號專利申請案之優先權（即優先權日為「2022年1月4日」），其內容以全文引用之方式併入本文中。
本揭露關於一種疊置測量標記。
隨著半導體產業的發展，在微影操作中減少光阻圖案和底層圖案的疊置誤差(overlay error)變得更加重要。由於各種因素，例如測量結構的不對稱形狀，使得正確測量疊置誤差變得更加困難，因此需要一種新的疊置測量標記和測量方法以更精確地測量疊置誤差。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種疊置校正的標記。該標記包括一第一圖案和一第二圖案。該第一圖案設置在一基底上，並位於一第一水高度。該第一圖案包括複數個第一次圖案和複數個第二次圖案。該第一次圖案沿一第一方向延伸並沿不同於該第一方向的一第二方向排列。該第二次圖案沿該第二方向排列，其中該複數個第一次圖案中的每一個的輪廓與該複數個第二次圖案中的每一個的輪廓不同。該第二圖案設置在與該第一水高度不同的一第二水平高度上。
本揭露的另一個方面提供一種疊置誤差的校正方法。該校正方法包括：根據一晶圓的一下層圖案和一上層圖案得到一疊置誤差，其中該下層圖案由該晶圓經過的一第一製造設備獲得，而該上層圖案由一曝光設備獲得；根據該疊置誤差和在該第一製造設備之後、該曝光設備之前對該晶圓執行的一製程，產生一校正疊置誤差；以及根據該校正疊置誤差調整該曝光設備。
本揭露的另一個方面提供一種疊置誤差的校正方法。該校正方法包括：接收具有基底的一晶圓；在該晶圓的基底上形成一第一圖案；對該晶圓執行複數個製程；藉由一曝光設備在該晶圓的第一圖案上形成一第二圖案；根據該晶圓的第一圖案和第二圖案得到一疊置誤差；根據該疊置誤差和該複數個製程產生一校正疊置誤差；以及根據該校正疊置誤差調整該曝光設備。
本揭露的實施例揭露一種用於疊置誤差測量的疊置標記。疊置標記的前層可包括不同的次圖案，以便可以從每個次圖案中產生校正資料。從特定的次圖案中選擇校正資料可以細化校正疊置誤差，因此使校正疊置誤差更符合實際情況。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不旨在限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不旨在一個實施例的特徵適用於另一個實施例，即使它們共用相同的參考數字。
應理解的是，儘管術語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分。可用於描述各種元素、部件、區域、層或部分，但這些元素、部件、區域、層或部分不受這些術語的限制。相反，這些術語只是用來區分一個元素、元件、區域、層或部分與另一個區域、層或部分。因此，下面討論的第一個元素、元件、區域、層或部分可以被稱為第二個元素、元件、區域、層或部分而不偏離本發明概念的教導。
本文使用的術語僅用於描述特定的實施例，並不旨在局限於本發明的概念。正如本文所使用的，單數形式的"一"、"一個"和"該"旨在包括複數形式，除非上下文明確指出。應進一步理解，術語”包括”和”包含”在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或複數個其他特徵、整數、步驟、操作、元素、元件或其組。
參照圖1和圖2，圖1是例示本揭露各個方面之晶圓10的俯視圖，圖2是圖1中點狀區域的放大視圖。
如圖1和圖2所示，晶圓10沿切割道30被鋸成複數個晶片40。每個晶片40可包括一半導體元件，半導體元件可包括一主動元件和/或被動元件。主動元件可包括一記憶體晶片(例如，動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片等)、一電源管理晶片(例如，電源管理積體電路(PMIC)晶片)、一邏輯晶片(例如，系統晶片(SoC)、中央處理單元(CPU)、圖形處理單元(GPU)、應用處理器(AP)、微控制器等)、一射頻(RF)晶片、一感測器晶片、一微機電系統(MEMS)晶片、一訊號處理晶片(如數位訊號處理(DSP)晶片)、一前端晶片(如類比前端(AFE)晶片)或其他主動元件。被動元件可包括一電容器、一電阻器、一電感器、一熔絲或其他被動元件。
在一些實施例中，疊置標記20可位於切割道30上。疊置標記20可設置在每個晶片40的邊緣的角上。在一些實施例中，疊置標記可位於晶片40的內部。疊置標記20可用於測量當層(current layer)，如光阻層的開口，是否與半導體製程中的一前層(pre-layer)精確對齊。
圖3是俯視圖，例示本揭露各個方面之用於在基底100上對準不同層的疊置標記110。如圖3所示，一半導體元件結構，如晶圓，可包括在基底100上的疊置標記110。
基底100可以是一種半導體基底，例如塊狀(bulk)半導體、絕緣體上的半導體(SOI)基底，或類似的基底。基底100可包括一元素(elementary)半導體，包括單晶形式、多晶形式或無定形(amorphous)形式的矽或鍺；一化合物半導體材料，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦中的至少一種。一合金半導體材料，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP中的至少一種；任何其他合適的材料；或其組合。在一些實施例中，合金半導體基底可以是具有梯度Ge特徵的SiGe合金，其中Si和Ge的組成從梯度SiGe特徵的一個位置的比例變為另一個位置的比例。在另一個實施例中，SiGe合金是在矽基底上形成。在一些實施例中，SiGe合金可被與SiGe合金接觸的另一種材料機械地拉緊。在一些實施例中，基底100可以具有一多層結構，或者基底100可以包括一多層化合物半導體結構。
疊置標記110可包括基底100上的圖案120和圖案130。圖案120可以是一前層的圖案。圖案130可以是一當層的圖案。前層(或下層)可位於與當層(或上層)不同的水平層面。每個圖案120(或圖案130)可以位於四個正交目的地區域之一，其中兩個用於測量X方向的疊置誤差，兩個用於測量Y方向的疊置誤差。
在使用疊置標記(如疊置標記110)測量一疊置誤差時，沿疊置標記110的X方向的一直線來測量X方向的偏差。Y方向的偏差是沿著疊置標記110的Y方向的一直線進一步測量。一個單個疊置標記，包括圖案120和130，可以用來測量基底上兩個層之間的一個X方向和一個Y方向的偏差。因此，可以根據X方向和Y方向的偏差來確定當層和前層是否精確對準。疊置誤差可包括X方向的偏差(ΔX)，Y方向的偏差(ΔY)，或其兩者的組合。
圖4A是沿圖3的切割線A-A'拍攝的剖視圖。
如圖3和圖4A所示，圖案120可設置在基底100上。圖案120可設置在中間結構140中。在一些實施例中，圖案120可包括與一隔離結構相同的材料。在一些實施例中，圖案120可以設置在與隔離結構相同的標高處。隔離結構可包括，例如，淺溝隔離(STI)、場氧化(FOX)、矽的局部氧化(LOCOS)特徵、和/或其他合適的隔離元件。隔離結構可包括一介電質材料，如氧化矽、氮化矽、氮氧化矽(silicon oxy-nitride)、摻氟矽酸鹽(FSG)、一低k介電質材料、其組合和/或其他合適的材料。
在一些實施例中，圖案120可包括一閘極結構相同的材料。例如，閘極結構可以是犧牲性的，如一假(dymmy)閘極結構。在一些實施例中，圖案120可以設置在與閘極結構相同的標高處。在一些實施例中，圖案120可包括一介電質層，其材料與一閘極介電質層相同，以及一導電層，其材料與一閘極電極層相同。
在一些實施例中，閘極介電質層可包括氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON)，或其組合。在一些實施例中，閘極介電質層可包括介電質材料，如一高k介電質材料。高k材料可具有大於4的介電常數(k值)。高k材料可包括氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化鈦(TiO2)或其他適用材料。其他合適的材料也在本揭露的考量範圍內。
在一些實施例中，閘極電極層可包括一多晶矽層。在一些實施例中，閘極電極層的製作技術可以是一導電材料，如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他適用材料。在一些實施例中，閘極電極層可包括一功函數層。功函數層的製作技術是一金屬材料，且金屬材料可包括N-功函數的金屬或P-功函數的金屬。N-功函數金屬包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化鉭碳(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)或其組合。P-功函數的金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或其組合。其他合適的材料也在本揭露的考量範圍內。閘極電極層可藉由低壓化學氣相沉積(LPCVD)和電漿增強CVD(PECVD)形成。
在一些實施例中，圖案120可包括與一導電通孔相同的材料，該材料可設置在一導電導線上，如第一金屬層(M1層)。在本實施例中，圖案120可包括一阻障層和由阻障層包圍的一導電層。阻障層可包括金屬氮化物或其他合適的材料。導電層可包括金屬，如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他合適的材料。在本實施例中，圖案120可藉由合適的沉積製程形成，例如，濺鍍和物理氣相沉積(PVD)。
中間結構140可包括製作技術是絕緣材料的一個或複數個中間層，如氧化矽或氮化矽。在一些實施例中，中間結構140可包括導電層，如金屬層或合金層。在一些實施例中，一個或複數個中間層可藉由一合適的成膜方法形成，如化學氣相沉積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD)。在中間層形成後，可執行一熱操作，如快速熱退火。在其他的實施例中，執行一平坦化操作，如化學機械研磨(CMP)操作。在其他實施例中，可執行一移除操作，如一蝕刻製程。蝕刻製程可包括，例如，乾蝕刻製程或濕蝕刻製程。可以理解的是，在上述製程之前、期間和之後可以提供額外的操作，而且對於本方法的其他實施例，可以替換或取消上述的一些操作。操作/製程的順序可以互換。
圖4B是沿圖3的切割線B-B'拍攝的剖視圖。
如圖3和圖4B所示，圖案130設置在中間結構140上。在一些實施例中，圖案130可以是由遮罩150定義的複數個開口。遮罩150可以形成在中間結構140上，並將在隨後的製程中被移除。遮罩150可包括一正型或一負型的光阻(如聚合物)，或一硬遮罩(如氮化矽或氮氧化矽)。包括遮罩150和圖案130在內的當層可使用合適的微影製程來進行圖案化，例如，在中間結構140上形成一光阻層，藉由一光罩將光阻層曝光成圖案，烘烤和顯影光阻以形成遮罩150和圖案130。然後，遮罩150可用於將圖案定義到中間結構140中，如此，中間結構140曝露於圖案130的部分就可以被移除。
由於在形成圖案120之後執行了複數個半導體製程，圖案120的輪廓可能會變形，並且具有不對稱的輪廓。變形的圖案120可能導致具有相對較大偏差的疊置誤差估計。
圖5是例示本揭露一些實施例之疊置標記210的俯視圖。
疊置標記210可包括基底100上的各種特徵，如圖案220和圖案230。圖案220可以是一前層的圖案。圖案230可以是一當層的圖案。前層(或下層)可以位於與當層(或上層)不同的水平層面。每個圖案220(或圖案230)可以位於四個正交目的地區域之一，其中兩個用於測量X方向的疊置誤差，兩個用於測量Y方向的疊置誤差。
在一些實施例中，圖案220可包括與一隔離特徵相同的材料，並且可位於與隔離特徵相同的標高處。在一些實施例中，圖案220可包括一閘極結構相同的材料，並且可以位於閘極結構相同的標高處。在一些實施例中，圖案220可包括與一導電孔相同的材料，並且可位於與導電孔相同的標高處。
在一些實施例中，每個圖案220可以有複數個次圖案222、次圖案224和次圖案226。在一些實施例中，在一平視圖中，每個次圖案222、224和226可以有不同的輪廓。在一些實施例中，每個次圖案222、224和226可以有不同的尺寸(例如，平視圖中的表面積)。
每個次圖案222可沿一第一方向，如Y方向延伸。複數個次圖案222可沿一第二方向，如X方向排列。在一些實施例中，每個次圖案222可有，例如，一矩形輪廓。
複數個次圖案224可沿第二方向排列。每個次圖案224可沿一第三方向延伸，第三方向相對於X方向和Y方向傾斜。例如，次圖案224可有一第一邊緣和相對於第一邊緣傾斜的一第二邊緣。第一邊緣可沿第二方向延伸，而第二邊緣可沿第三方向延伸。在一些實施例中，次圖案224可相對於次圖案222傾斜。在一些實施例中，次圖案224的尺寸可大於(或超過)次圖案222的尺寸。在一些實施例中，複數個次圖案224的間距可沿第二方向大於複數個次圖案222的間距。在一些實施例中，次圖案224的數量可以與次圖案222的數量不同。在一些實施例中，次圖案224的數量可以少於次圖案222的數量。在一些實施例中，每個次圖案224可有，例如，一平行四邊形輪廓。
複數個次圖案226可沿第二方向排列。每個次圖案226可以有複數個沿第一方向排列的片段226d。在一些實施例中，每個片段226d的尺寸可以小於每個次圖案222的尺寸。在一些實施例中，複數個次圖案226的間距可以與複數個次圖案222沿第二方向的間距相同。在一些實施例中，次圖案226的片段可以具有例如一矩形輪廓。儘管圖5說明了次圖案224被設置在次圖案222和226之間，但次圖案222、224和226之間的相對位置可被修改。例如，在其他實施例中，次圖案222可設置在次圖案224和226之間。
圖案230可以有複數個次圖案232。每個次圖案232可沿第一方向延伸。複數個次圖案232可沿第二方向排列。在一些實施例中，次圖案232的長度可以大於次圖案222沿第一方向的長度。在一些實施例中，複數個次圖案232的間距可以與複數個次圖案222沿第二方向的間距相同。在一些實施例中，複數個次圖案232的間距可以小於複數個次圖案224沿第二方向的間距。在一些實施例中，每個次圖案232可以有，例如，一矩形輪廓。在一些實施例中，圖案220可由具有兩個或複數個不同輪廓的次圖案組成，而圖案230可由具有單一輪廓的次圖案組成。
雖然在圖5中沒有顯示，但應該注意的是，可設置一中間結構來疊置圖案220，並且圖案230被設置在中間結構上。
在使用疊置標記(如疊置標記210)測量一疊置誤差時，沿疊置標記210的X方向的一直線來測量X方向的偏差。Y方向的偏差是沿著疊置標記210的Y方向的一直線進一步測量。一個單個疊置標記，包括圖案220和230，可以用來測量基底上兩個層之間的一個X方向和一個Y方向的偏差。當層和前層是否精確對準可以根據X和Y方向的偏差來確定。疊置誤差可包括X方向的偏差(ΔX)，Y方向的偏差(ΔY)，或其兩者的組合。
更具體地說，從疊置測量設備獲得的圖案220和230的圖像可用於計算疊置誤差。如上所述，在形成圖案220之後，要執行多個半導體製造程；圖案220的輪廓可能會變形，並且具有不對稱的輪廓。為了獲得更符合實際情況的疊置誤差，可對從疊置測量設備獲得的疊置誤差做進一步校正。一疊置校正系統可接收來自前層的圖案和當層的圖案的光學圖像資訊，然後產生對應於每個相應的校正參數的複數個校正資料。因此，疊置校正系統可產生一校正疊置誤差。然後，一控制器(例如，電腦)將發送一訊號，指示如何根據校正疊置誤差來調整曝光設備。因此，用於定義圖案230的曝光設備將根據校正疊置誤差進行調整。在一些實施例中，校正資料可經配置以產生一X方向的偏移值，一Y方向的偏移值，或其兩者的組合，用於補償疊置誤差。
由於在形成前層後將在晶圓上執行一個或多個半導體製程，前層中的疊置標記的輪廓可能會由於不同的製程，例如一沉積製程、一蝕刻製程、一化學機械研磨製程或其他製程而發生變形並具有不對稱的輪廓。因此，根據前層的這些變形圖案的疊置誤差可能與實際情況有偏差。經發現，根據具有不同輪廓的圖案，校正資料的每個單元可能有不同程度的誤差。也就是說，一組校正資料根據圖案A可能有較小的誤差(或相對於實際情況的偏差)，而根據圖案B有較大的誤差，其輪廓與圖案A的輪廓不同。另一組校正資料可能有相反的結果：根據圖案A有較大的誤差，而根據圖案B有較小大的誤差。
例如，疊置校正系統可包括多組校正參數，如場間擴展和場間旋轉。如果在前層形成後執行一蝕刻製程，則由次圖案224產生的校正資料(由與場間擴展有關的校正參數產生)，相對於實際情況可有較小的誤差。如果在前層形成之後進行一化學機械研磨，則由次圖案226產生的校正資料(由與場間旋轉有關的校正參數產生)，相對於實際情況可有較小的誤差。由，由次圖案222產生的校正資料(不屬於場間擴展和場間旋轉的校正參數產生)，相對於實際情況可有較小的誤差。藉由選擇相對於實際情況具有較小偏差的校正資料，可以估計出具有較小偏差的校正疊置誤差。
如上所述，來自不同圖案(或次圖案)的校正資料可能有不同程度的誤差。在本揭露的實施例中，前層可包括具有不同輪廓的圖案，每個圖案可以用來產生一系列各自的校正資料。這些來自不同次圖案的校正資料可以被選擇，以獲得相對於實際情況有較小偏差的校正疊置誤差。曝光設備將根據校正疊置誤差進行調整，在後續的半導體製程中，前層和當層之間的對位精度將得到改善。
圖6是例示本揭露一些實施例之疊置標記210'的俯視圖。
圖6所示的疊置標記210'可以與圖5所示的疊置標記210相似，不同的是圖案220'的組成。在一些實施例中，在形成前層之後可以省略CMP製程，圖案220'可以由次圖案222和224組成。在本實施例中，不屬於場間擴展的校正參數可以由次圖案222中選擇，來產生校正資料。
如上所述，來自不同圖案(或次圖案)的校正資料可能有不同程度的誤差。在本實施例中，前層可包括具有不同輪廓的圖案，這些圖案可以用來產生與實際情況偏差較小的校正疊置誤差。曝光設備將根據這個校正疊置誤差進行調整，在接下來的半導體製程中，前層和當層之間的對位精度將得到改善。
圖7是例示本揭露一些實施例之疊置標記210''的俯視圖。
圖7所示的疊置標記210''可以與圖5所示的疊置標記210相似，不同的是圖案220''的組成。在一些實施例中，在形成前層之後可以省略蝕刻製程，圖案220''可以由次圖案222和226組成。在本實施例中，可以從次圖案222中選擇不屬於場間旋轉的校正參數，以產生校正資料。
如上所述，來自不同圖案(或次圖案)的校正資料可能有不同程度的誤差。在本實施例中，前層可包括具有不同輪廓的圖案，這些圖案可以用來產生與實際情況偏差較小的校正疊置誤差。曝光設備將根據這個校正疊置誤差進行調整，在接下來的半導體製程中，前層和當層之間的對位精度將得到改善。
圖8是例示本揭露一些實施例之半導體製備系統300的方塊圖。
半導體製備系統300可包括複數個製造設備310、320-1，...，320-N、曝光設備330、以及疊置測量設備340。製造設備310、320-1、...和320-N、曝光設備330以及疊置測量設備340可藉由網路350與控制器360和疊置(OVL)校正系統370耦合。
製造設備310可經配置以在前層中形成圖案，例如圖5中所示的圖案220。在一些實施例中，製造設備310可經配置以形成一隔離結構、一閘極結構、一導電通孔或其他層。製造設備320-1，...，和320-N可經配置以形成一中間結構，例如圖4A所示的中間結構140。製造設備320-1，...，和320-N中的每一個可經配置以執行一沉積製程、一蝕刻製程、一化學機械研磨製程、光阻塗層製程、烘烤製程、一對準製程或其他製程。
曝光設備330可經配置以在當層中形成圖案，例如圖5中所示的圖案230。
疊置測量設備340可經配置以獲得前層和當層的圖案的光學圖像，並根據上述前層和當層的圖案的光學圖像產生一疊置誤差。
網路350可以是網際網路或應用網路通訊協定(如傳輸控制協議(TCP))的內部網路。透過網路350，每個製造設備310、320-1-320-N、曝光設備330和疊置測量設備340可以從控制器360或疊置校正系統370下載或上傳關於晶圓或製造設備的在製品(WIP)資訊。
控制器360可包括一處理器，例如一中央處理單元(CPU)，以根據疊置測量設備340和從疊置校正系統370產生的校正資料產生校正疊置誤差。
疊置校正系統370可包括與光學圖像的資訊相關的校正參數，因此可以從相應的校正參數產生校正資料。疊置校正系統370可包括，例如，一計算機或一伺服器。在一些實施例中，校正資料可藉由程式碼或程式語言產生或計算。在一些實施例中，X方向的偏差(ΔX)、Y方向的偏差(ΔY)或其兩者的組合可由包含校正參數的一公式產生。儘管圖8說明疊置校正系統370透過網路350與疊置測量設備340訊號連接，但本揭露的內容並不旨在是限制性的。在其他實施例中，疊置校正系統370可以是建立在疊置測量設備340內的一個程式。
儘管圖8沒有顯示在製造設備310之前的任何其他製造設備，但該例示性實施例並不旨在是限制性的。在其他例示性實施例中，各種製造設備可以安排在製造設備310之前，並且可根據設計要求用於執行各種製程。
在例示性的實施例中，晶圓301被轉移到製造設備310，以開始一連串不同的製程。晶圓301可藉由各種階段的製程形成至少一層材料。例示性實施例並不旨在限制晶圓301的製程。在其他例示性實施例中，在晶圓301被轉移到製造設備310之前，晶圓301可包括各種層，或產品的開始和完成之間的任何階段。在例示性實施例中，晶圓301可按順序由製造設備310、320-1至320-N、曝光設備330和疊層測量設備340處理。
圖9流程圖，例示本揭露各個方面之由疊置校正系統產生校正資料的方法400。
方法400從操作410開始，在該操作中，提供一疊置校正系統，例如疊置校正系統370。在一些實施例中，疊置校正系統370可包括複數個校正參數P1、P2、...和PN，它們可以用來產生一相應的校正資料或一校正疊置誤差。
方法400繼續進行操作420，其中提供光學圖像的資訊。例如，光學圖像可以由圖案(或次圖案)A、B、C和D產生，並且光學圖像的資訊可被上傳到網路。在一些實施例中，圖案或次圖案A、B、C和D可以分別對應於次圖案222、次圖案224、次圖案226和圖案230。
方法400繼續進行操作430，其中產生校正資料。在一些實施例中，圖案(或次圖案)A可用於從參數P1產生校正資料a1，從參數P2產生校正資料a2，等等。因此，校正資料a1，a2，...，和aN是根據圖案或次圖案A和校正參數P1-PN產生。同樣，校正資料b1，b2，...，和bN是根據圖案(或次圖案B)和校正參數P1-PN產生，校正資料c1，c2，...，和cN是根據圖案(或次圖案)C和校正參數P1-PN產生，以及校正資料d1，d2，...，和dN是根據圖案(或次圖案)D和校正參數P1-PN產生。
方法400繼續進行操作440，在該操作中，產生一校正疊置誤差。校正疊置誤差可根據相應參數P1-PN的校正資料產生。校正疊置誤差可由包含X方向的偏移值、Y方向的偏移值或其兩者的組合和從疊置測量設備產生的疊置誤差的公式來表示。
在其他一些實施例中，可以省略操作430。在本實施例中，校正疊置誤差，包括X方向的偏差(ΔX)、Y方向的偏差(ΔY)，或其兩者的組合，可由校正參數產生。每個X方向的偏差(ΔX)，Y方向的偏差(ΔY)，或其兩者的組合可用包含校正參數做為變數的公式來表示。當收到光學圖像的資訊時，可以確定這些變數，因此產生X方向的偏差(ΔX)，Y方向的偏差(ΔY)，或其兩者的組合。
圖10、圖11和圖12是例示本揭露各個方面之疊置校正的校正方法500的流程圖。
參照圖10，校正方法500從操作510開始，其中接收一晶圓。晶圓可包括一半導體基底，例如一矽基底。晶圓可包括複數個由切割道分開的晶片。
校正方法500繼續進行操作520，其中由一第一製造設備形成一第一圖案(例如，一前層圖案)。在形成第一圖案之前，可以在晶圓的基底上執行多個製程，以便在第一圖案下面形成許多特徵。在一些實施例中，第一圖案可包括一介電質材料、一導電材料或其他合適的材料。在一些實施例中，第一圖案可以在經配置以形成例如閘極結構、隔離特徵、導電孔或其他特徵的操作中形成。在一些實施例中，第一圖案可以對應於圖5中所示的圖案220。
參照圖11，操作520可包括操作522、524和526，其中形成複數個第一、第二和第三次圖案。在一些實施例中，第一、第二和第三次圖案可以同時形成。在一些實施例中，第一、第二和第三次圖案中的每一個可以分別對應於圖5中所示的次圖案222、224和226。
回到圖10，校正方法500繼續進行操作530，其中在形成第一圖案後，在晶圓的基底上執行多個製程。這些製程可用於形成覆蓋第一圖案的中間層。中間層可由多個製造設備形成，這些設備可用於執行一沉積製程、一蝕刻製程、一化學機械研磨製程、光阻塗層製程、烘烤製程、一對準製程或其他製程。
校正方法500繼續進行操作540，其中藉由曝光設備形成一第二圖案(例如，一當層)。在一些實施例中，第二圖案可以是遮罩的開口圖案，例如光阻。在一些實施例中，第二圖案可以對應於圖5中所示的圖案230。
校正方法500繼續進行操作550，其中與沿X方向和Y方向的移動有關的一疊置誤差由疊置測量設備產生。在一些實施例中，第一圖案，包括第一、第二、第三次圖案和第二圖案的複數個光學圖像由疊置測量設備產生，並且可以根據這些光學圖像產生疊置誤差。在一些實施例中，疊置誤差可包括X方向的偏差(ΔX)、Y方向的偏差(ΔY)，或兩者的組合。
校正方法500繼續進行操作560，在該操作中，藉由校正在操作550中獲得的疊置誤差而產生一校正疊置誤差。在一些實施例中，可以產生X方向的偏移值、Y方向的偏移值，或其兩者的組合，以補償在操作550中產生的疊置誤差。在一些實施例中，可以根據用於形成位於當層之下的上述中間層的操作，如操作530，來確定或計算校正疊置誤差。
參照圖12，操作560可包括操作562、564、566和568。操作562可包括將校正參數分類為第一、第二和第三組。例如，校正參數可被分為與場間擴展有關的第一組、與場間旋轉有關的第二組、以及不屬於第一和第二組的第三組。
操作564可包括操作5641、5642和5643，其中從第一、第二和第三次圖案產生一第一校正資料、一第二校正資料和一第三校正資料。第一、第二或第三次圖案中的每一個可用來產生第一、第二和第三校正資料。也就是說，可以根據第一、第二和第三次圖案產生九個單元的校正資料。第一、第二和第三校正資料可以分別對應於校正參數的第一、第二和第三組。
操作566可包括選擇用於產生校正疊置誤差的資料。在一些實施例中，第一校正資料分別從第一次圖案中選擇，第二校正資料從第二次圖案中選擇，以及第三校正資料從第三圖案中選擇。
例如，校正參數P1、P2、...和P9，以及參數P1、P2和P3屬於第一組，參數P4、P5和P6屬於第二組，而參數P7、P8和P9屬於第三組。校正資料a1，a2，...，和a9由第一組次圖案產生，校正資料b1，b2，...，和b9由第二組次圖案產生，校正資料c1，c2，...，和c9由第三組次圖案產生。在本實施例中，校正資料a1、a2、a3、b4、b5、b6、c7、c8和c9經選擇以產生X方向的偏移值、Y方向的偏移值，或其兩者的組合。因此，可根據上述偏移量和在操作550中產生的疊置誤差來產生校正疊置誤差。
在其他實施例中，校正參數的組數可由操作530中對晶圓執行的製程決定。在一些實施例中，可以省略一蝕刻製程或一化學機械研磨製程，且校正參數可相應地被分為兩組。在這種情況下，如果有校正參數P1、P2、...和P9，校正資料a1-a6可以從第一組次圖案中選擇，校正資料b7-b9可以從第二組次圖案中選擇，以產生校正疊置誤差。在其他實施例中，根據如何對製程進行分類，校正參數的組數可以大於3，因此根據分類後的製程對校正參數進行分類。
操作568可包括根據疊置誤差和選定的校正資料來產生校正疊置誤差。操作568可由一控制器執行，例如圖8所示的控制器360。
操作562、564、566和/或568可由疊置校正系統執行，例如圖8中所示的疊置校正系統370。
在其他實施例中，可省略操作564、566和566。在本實施例中，校正疊置誤差，包括X方向的偏差(ΔX)、Y方向的偏差(ΔY)，或其兩者的組合，可以由校正參數產生。每個X方向的偏差(ΔX)，Y方向的偏差(ΔY)，或其兩者的組合可用包含校正參數做為變數的公式來表示。例如，校正參數P1、P2、...和P9，以及參數P1、P2和P3屬於第一組，參數P4、P5和P6屬於第二組，參數P7、P8和P9屬於第三組。包含校正參數P1-P3、P4-P6和P7-P9的變數可分別從第一組次圖案、第二組次圖案和第三組次圖案的光學資訊中確定。因此，可以確定校正疊置誤差。
參照圖10，校正方法500繼續進行操作570，其中根據校正疊置誤差來調整曝光設備。在一些實施例中，操作570可包括調整曝光設備的一光罩的位置，以便可用較小的疊置誤差執行下一個曝光製程。
校正方法500包含將校正參數分類為不同的組。如上所述，來自不同圖案(或次圖案)的校正資料可能有不同程度的誤差。在本實施例中，前層可包括具有不同輪廓的圖案，這些圖案可用來產生與實際情況的偏差較小的一校正疊置誤差。曝光設備將根據這個校正疊置誤差進行調整，在後續的半導體製程中，前層和當層之間的對位精度將得到改善。
校正方法500僅僅是一個例子，並不旨在將本揭露的內容限制在申請專利範圍中明確敘述的範圍之外。可以在方法500的每個操作之前、期間或之後提供額外的操作，並且所述的一些操作可以被替換、消除或移動，以用於該方法的額外實施例。在一些實施例中，校正方法500還可包括圖10至圖12中未描繪的操作。在一些實施例中，校正方法500可包括圖10至圖12中描述的一個或複數個操作。
圖10至圖12中說明的製程可以在控制器360，或者藉由控制設施中的每一部分或一部分製造設備來組織製備晶圓的計算系統中實現。圖13是方塊圖，例示本揭露各個方面之半導體製備系統600的硬體。系統600包括一個或多個硬體的處理器601和編碼有，即儲存有程式碼(即一組可執行指令)的一非臨時性的電腦可讀儲存媒介603。電腦可讀儲存媒介603也可以編碼有用於與生產半導體元件的製造設備介面的指令。處理器601經由匯流排605與電腦可讀儲存媒介603電耦合。處理器601也藉由匯流排605與輸入及輸出(I/O)介面607電耦合。網路介面609也經由匯流排605與處理器601電連接。網路介面連接到一網路，因此處理器601和電腦可讀儲存媒介603能夠經由網路350連接到外部元件。處理器601經配置以執行編碼在電腦可讀儲存媒介605中的電腦程式碼，以使系統600可用於執行如圖10至圖12所示方法中描述的部分或全部操作。
在一些例示性的實施例中，處理器601可以是但不限於一中央處理單元(CPU)、一多處理器、一分散式處理系統、一特定應用積體電路(ASIC)和/或一合適的處理單元。各種電路或單元都在本揭露的考量範圍內。
在一些例示性實施例中，電腦可讀儲存媒介603可以是但不限於電子、磁性、光學、電磁、紅外和/或半導體系統(或裝置或設備)。例如，電腦可讀儲存媒介603包括一半導體或固態記憶體、一磁帶、一抽取式電腦磁碟、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一硬碟和/或一光碟。在一個或多個使用光碟的例示性實施例中，電腦可讀儲存媒介603還包括光碟-唯讀記憶體(CD-ROM)、光碟-讀/寫(CD-R/W)和/或數位視訊光碟(DVD)。
在一些例示性的實施例中，儲存媒介603儲存電腦程式碼，該程式碼經配置以使系統600執行圖8至圖12中所示的方法。在一個或複數個例示性實施例中，儲存媒介601還儲存執行圖8至圖12所示方法的所需資訊以及在執行這些方法期間產生的資訊和/或一組可執行指令以執行圖8至圖12所示方法的操作。在一些例示性實施例中，可提供使用者介面610，例如，一圖形化使用者介面(GUI)，供使用者在系統600上操作。
在一些例示性實施例中，儲存媒介603儲存用於與外部機器介面的指令。該指令使處理器601能夠產生可由外部機器讀取的指令，以便在分析過程中有效地實施圖8至圖12中所示的方法。
系統600包括輸入及輸出(I/O)介面607。I/O介面607與外部電路相連接。在一些例示性實施例中，I/O介面607可包括但不限於鍵盤、鍵板、滑鼠、軌跡球、觸控板、觸控式螢幕和/或游標方向鍵，用於向處理器601傳達資訊和命令。
在一些例示性的實施例中，I/O介面607可包括一顯示器，如一陰極射線管(CRT)、液晶顯示器(LCD)、揚聲器等。例如，顯示器顯示資訊。
系統600還可包括與處理器601耦合的網路介面609。網路介面609允許系統600與網路350通訊，其中一個或多個其他電腦系統連接到網路350。例如，系統600可透過連接到網路350的網路介面609連接到製造設備310、320-1，...，和320-N、曝光設備、疊層測量設備340和疊層校正系統370。
本揭露的一個方面提供一種疊置校正的標記。該標記包括一第一圖案和一第二圖案。該第一圖案設置在一基底上，並位於一第一水高度。該第一圖案包括複數個第一次圖案和複數個第二次圖案。該第一次圖案沿一第一方向延伸並沿不同於該第一方向的一第二方向排列。該第二次圖案沿該第二方向排列，其中該複數個第一次圖案中的每一個的輪廓與該複數個第二次圖案中的每一個的輪廓不同。該第二圖案設置在與該第一水高度不同的一第二水平高度上。
本揭露的另一個方面提供一種疊置誤差的校正方法。該校正方法包括：根據一晶圓的一下層圖案和一上層圖案得到一疊置誤差，其中該下層圖案由該晶圓經過的一第一製造設備獲得，而該上層圖案由一曝光設備獲得；根據該疊置誤差和在該第一製造設備之後、該曝光設備之前對該晶圓執行的一製程，產生一校正疊置誤差；以及根據該校正疊置誤差調整該曝光設備。
本揭露的另一個方面提供一種疊置誤差的校正方法。該校正方法包括：接收具有基底的一晶圓；在該晶圓的基底上形成一第一圖案；對該晶圓執行複數個製程；藉由一曝光設備在該晶圓的第一圖案上形成一第二圖案；根據該晶圓的第一圖案和第二圖案得到一疊置誤差；根據該疊置誤差和該複數個製程產生一校正疊置誤差；以及根據該校正疊置誤差調整該曝光設備。
本揭露的實施例揭露一種用於疊置誤差測量的疊置標記。疊置標記的前層可包括不同的次圖案，以便可以從每個次圖案中產生校正資料。從特定的次圖案中選擇校正資料可以細化校正疊置誤差，因此使校正疊置誤差更符合實際情況。
雖然已詳述本揭露及其優點，然而應理解可以進行其他變化、取代與替代而不脫離揭露專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。
10:晶圓 20:疊置標記 30:切割道 40:晶片 100:基底 110:疊置標記 120:圖案 130:圖案 140:中間結構 150:遮罩 210:疊置標記 210':疊置標記 210'':疊置標記 220:圖案 220':圖案 222:次圖案 224:次圖案 226:次圖案 226d:分段 230:圖案 232:次圖案 300:半導體製備系統 301:晶圓 310:製造設備 320-1，…，320-N:製造設備 330:曝光設備 340:疊置測量設備 350:網路 350:網路 360:控制器 370:疊置(OVL)校正系統 400:方法 410:操作 420:操作 430:操作 440:操作 500:校正方法 510:操作 520:操作 522:操作 524:操作 526:操作 530:操作 540:操作 550:操作 560:操作 562:操作 564:操作 5641:操作 5642:操作 5643:操作 566:操作 568:操作 570:操作 600:半導體製備系統 601:處理器 603:非臨時性的電腦可讀儲存媒介 605:匯流排 607:輸入及輸出(I/O)介面 609:網路介面 610:使用者介面 A-A':線(切割道) B-B':線(切割道) X:方向 Y:方向 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是俯視圖，例示本揭露一些實施例之晶圓。 圖2是放大視圖，例示本揭露一些實施例之圖1中的點狀區域。 圖3是俯視圖，例示本揭露一些實施例之疊置標記。 圖4A是例示本揭露一些實施例之沿圖3的A-A'線的剖視圖。 圖4B是例示本揭露一些實施例之沿圖3的B-B'線的剖視圖。 圖5是俯視圖，例示本揭露一些實施例之疊置標記。 圖6是俯視圖，例示本揭露一些實施例之疊置標記。 圖7是俯視圖，例示本揭露一些實施例之疊置標記。 圖8是方塊圖，例示本揭露一些實施例之半導體製備系統。 圖9是流程圖，例示本揭露一些實施例之由疊置校正系統產生校正資料的方法。 圖10是流程圖，例示本揭露各個方面之疊置錯誤的校正方法。 圖11是流程圖，例示本揭露各個方面之疊置錯誤的校正方法。 圖12是流程圖，例示本揭露各個方面之疊置錯誤的校正的方法。 圖13是方塊圖，例示本揭露各個方面之半導體製備系統的硬體。
100:基底 210:疊置標記 220:圖案 222:次圖案 224:次圖案 226:次圖案 226d:分段 230:圖案 232:次圖案 X:方向 Y:方向 Z:方向

Claims (11)

  1. 一種疊置誤差的測量標記，包括：一第一圖案，以一第一水平高度設置在一基底上，其中該第一圖案包括：複數個第一次圖案，沿一第一方向延伸並沿不同於該第一方向的一第二方向排列；以及複數個第二次圖案，沿該第二方向排列，其中該複數個第一次圖案中的每一個的輪廓與該複數個第二次圖案中的每一個的輪廓不同；以及一第二圖案，設置在與該第一水平高度不同的一第二水平高度上；其中該第二圖案包括沿該第一方向延伸並沿該第二方向排列的複數個第三次圖案。
  2. 如請求項1所述的測量標記，其中該複數個第二次圖案的間距與該複數個第一次圖案的間距不同。
  3. 如請求項1所述的測量標記，其中在一平視圖中，該複數個第二次圖案中的每一個沿不同於該第一方向和該第二方向的一第三方向延伸。
  4. 如請求項3所述的測量標記，其中該第三方向相對於該第一方向傾斜。
  5. 如請求項4所述的測量標記，其中該複數個第二次圖案中的每一個具 有一第一邊緣和相對傾斜於該第一邊緣的一第二邊緣。
  6. 如請求項1所述的測量標記，其中該複數個第二次圖案中的每一個包括沿該第一方向排列的複數個片段。
  7. 如請求項1所述的測量標記，其中在一平視圖中，該複數個第二次圖案中的每一個的尺寸與該複數個第一次圖案中的每一個的尺寸不同。
  8. 如請求項1所述的測量標記，其中該複數個第二次圖案的數量與該複數個第一次圖案的數量不同。
  9. 如請求項1所述的測量標記，其中該複數個第三次圖案中的每一個具有沿該第一方向的長度，與該複數個第一次圖案中的每一個的不同。
  10. 如請求項1所述的測量標記，其中該複數個第二次圖案的間距與該複數個第三次圖案的間距不同。
  11. 如請求項1所述的測量標記，其中該複數個第一次圖案的間距與該複數個第三次圖案的間距相同。
TW111111674A 2022-01-04 2022-03-28 疊置誤差的測量標記 TWI817418B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/568,033 2022-01-04
US17/568,151 2022-01-04
US17/568,033 US20230213872A1 (en) 2022-01-04 2022-01-04 Mark for overlay measurement
US17/568,151 US20230213874A1 (en) 2022-01-04 2022-01-04 Method for overlay error correction

Publications (2)

Publication Number Publication Date
TW202328699A TW202328699A (zh) 2023-07-16
TWI817418B true TWI817418B (zh) 2023-10-01

Family

ID=87016630

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111111674A TWI817418B (zh) 2022-01-04 2022-03-28 疊置誤差的測量標記
TW111111676A TWI809784B (zh) 2022-01-04 2022-03-28 疊置誤差的校正方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111111676A TWI809784B (zh) 2022-01-04 2022-03-28 疊置誤差的校正方法

Country Status (2)

Country Link
CN (2) CN116435291A (zh)
TW (2) TWI817418B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072083A1 (en) * 2002-08-29 2004-04-15 Sanyo Electric Co., Ltd. Photomask for manufacturing semiconductor device
US9747682B2 (en) * 2013-03-08 2017-08-29 Samsung Electronics Co., Ltd. Methods for measuring overlays
TW202113463A (zh) * 2019-09-27 2021-04-01 聯華電子股份有限公司 多層對位標記及其對位方法
US20210382402A1 (en) * 2020-06-03 2021-12-09 Zhongke Jingyuan Electron Limited, Beijing (CN) Overlay Alignment Mark and Method for Measuring Overlay Error
TWI749985B (zh) * 2021-01-04 2021-12-11 南亞科技股份有限公司 半導體曝光機校正方法以及半導體結構製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066517A1 (en) * 2002-09-05 2004-04-08 Hsu-Ting Huang Interferometry-based method and apparatus for overlay metrology
WO2004090978A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark
US10795268B2 (en) * 2017-09-29 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for measuring overlay errors using overlay measurement patterns
CN113130340B (zh) * 2020-02-27 2024-02-20 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072083A1 (en) * 2002-08-29 2004-04-15 Sanyo Electric Co., Ltd. Photomask for manufacturing semiconductor device
US9747682B2 (en) * 2013-03-08 2017-08-29 Samsung Electronics Co., Ltd. Methods for measuring overlays
TW202113463A (zh) * 2019-09-27 2021-04-01 聯華電子股份有限公司 多層對位標記及其對位方法
US20210382402A1 (en) * 2020-06-03 2021-12-09 Zhongke Jingyuan Electron Limited, Beijing (CN) Overlay Alignment Mark and Method for Measuring Overlay Error
TWI749985B (zh) * 2021-01-04 2021-12-11 南亞科技股份有限公司 半導體曝光機校正方法以及半導體結構製造方法

Also Published As

Publication number Publication date
TWI809784B (zh) 2023-07-21
CN116400573A (zh) 2023-07-07
CN116435291A (zh) 2023-07-14
TW202328699A (zh) 2023-07-16
TW202328811A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
TWI477929B (zh) 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統
US9607835B2 (en) Semiconductor device with biased feature
TWI817418B (zh) 疊置誤差的測量標記
TWI833185B (zh) 疊置誤差的校正方法及半導體元件的製備方法
US20230213872A1 (en) Mark for overlay measurement
US20230213874A1 (en) Method for overlay error correction
US8234602B2 (en) Semiconductor-device manufacturing method
US12002765B2 (en) Marks for overlay measurement and overlay error correction
US11796924B2 (en) Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US20230215809A1 (en) Marks for overlay measurement and overlay error correction
TW202409747A (zh) 半導體元件及其製備方法
TW202407468A (zh) 半導體元件及其製備方法
JP3913145B2 (ja) パターン形成方法
JP4066483B2 (ja) 半導体製造方法及び製造装置
TWI799272B (zh) 具有疊置標記結構之半導體元件結構的製備方法
TWI809929B (zh) 具有疊對標記的半導體元件結構
TWI803256B (zh) 半導體元件結構的製備方法
US20230411162A1 (en) Method of manufacturing semiconductor structure
CN116709871A (zh) 半导体元件结构的制备方法
TW202412171A (zh) 半導體結構的製造方法
JP2014160749A (ja) 半導体装置の製造方法